Sensor de vibração MQTT - Trabalho de conclusão de curso V01
Data Structures | Macros | Enumerations
stm32l475xx.h File Reference

CMSIS STM32L475xx Device Peripheral Access Layer Header File. More...

#include "core_cm4.h"
#include "system_stm32l4xx.h"
#include <stdint.h>
Include dependency graph for stm32l475xx.h:

Go to the source code of this file.

Data Structures

struct  ADC_TypeDef
 Analog to Digital Converter. More...
 
struct  ADC_Common_TypeDef
 
struct  CAN_TxMailBox_TypeDef
 Controller Area Network TxMailBox. More...
 
struct  CAN_FIFOMailBox_TypeDef
 Controller Area Network FIFOMailBox. More...
 
struct  CAN_FilterRegister_TypeDef
 Controller Area Network FilterRegister. More...
 
struct  CAN_TypeDef
 Controller Area Network. More...
 
struct  COMP_TypeDef
 Comparator. More...
 
struct  COMP_Common_TypeDef
 
struct  CRC_TypeDef
 CRC calculation unit. More...
 
struct  DAC_TypeDef
 Digital to Analog Converter. More...
 
struct  DFSDM_Filter_TypeDef
 DFSDM module registers. More...
 
struct  DFSDM_Channel_TypeDef
 DFSDM channel configuration registers. More...
 
struct  DBGMCU_TypeDef
 Debug MCU. More...
 
struct  DMA_Channel_TypeDef
 DMA Controller. More...
 
struct  DMA_TypeDef
 
struct  DMA_Request_TypeDef
 
struct  EXTI_TypeDef
 External Interrupt/Event Controller. More...
 
struct  FIREWALL_TypeDef
 Firewall. More...
 
struct  FLASH_TypeDef
 FLASH Registers. More...
 
struct  FMC_Bank1_TypeDef
 Flexible Memory Controller. More...
 
struct  FMC_Bank1E_TypeDef
 Flexible Memory Controller Bank1E. More...
 
struct  FMC_Bank3_TypeDef
 Flexible Memory Controller Bank3. More...
 
struct  GPIO_TypeDef
 General Purpose I/O. More...
 
struct  I2C_TypeDef
 Inter-integrated Circuit Interface. More...
 
struct  IWDG_TypeDef
 Independent WATCHDOG. More...
 
struct  LPTIM_TypeDef
 LPTIMER. More...
 
struct  OPAMP_TypeDef
 Operational Amplifier (OPAMP) More...
 
struct  OPAMP_Common_TypeDef
 
struct  PWR_TypeDef
 Power Control. More...
 
struct  QUADSPI_TypeDef
 QUAD Serial Peripheral Interface. More...
 
struct  RCC_TypeDef
 Reset and Clock Control. More...
 
struct  RTC_TypeDef
 Real-Time Clock. More...
 
struct  SAI_TypeDef
 Serial Audio Interface. More...
 
struct  SAI_Block_TypeDef
 
struct  SDMMC_TypeDef
 Secure digital input/output Interface. More...
 
struct  SPI_TypeDef
 Serial Peripheral Interface. More...
 
struct  SWPMI_TypeDef
 Single Wire Protocol Master Interface SPWMI. More...
 
struct  SYSCFG_TypeDef
 System configuration controller. More...
 
struct  TIM_TypeDef
 TIM. More...
 
struct  TSC_TypeDef
 Touch Sensing Controller (TSC) More...
 
struct  USART_TypeDef
 Universal Synchronous Asynchronous Receiver Transmitter. More...
 
struct  VREFBUF_TypeDef
 VREFBUF. More...
 
struct  WWDG_TypeDef
 Window WATCHDOG. More...
 
struct  RNG_TypeDef
 RNG. More...
 
struct  USB_OTG_GlobalTypeDef
 USB_OTG_Core_register. More...
 
struct  USB_OTG_DeviceTypeDef
 USB_OTG_device_Registers. More...
 
struct  USB_OTG_INEndpointTypeDef
 USB_OTG_IN_Endpoint-Specific_Register. More...
 
struct  USB_OTG_OUTEndpointTypeDef
 USB_OTG_OUT_Endpoint-Specific_Registers. More...
 
struct  USB_OTG_HostTypeDef
 USB_OTG_Host_Mode_Register_Structures. More...
 
struct  USB_OTG_HostChannelTypeDef
 USB_OTG_Host_Channel_Specific_Registers. More...
 

Macros

#define __CM4_REV   0x0001
 Configuration of the Cortex-M4 Processor and Core Peripherals. More...
 
#define __MPU_PRESENT   1
 
#define __NVIC_PRIO_BITS   4
 
#define __Vendor_SysTickConfig   0
 
#define __FPU_PRESENT   1
 
#define DMA_request_TypeDef   DMA_Request_TypeDef
 
#define FLASH_BASE   (0x08000000UL)
 
#define FLASH_END   (0x080FFFFFUL)
 
#define FLASH_BANK1_END   (0x0807FFFFUL)
 
#define FLASH_BANK2_END   (0x080FFFFFUL)
 
#define SRAM1_BASE   (0x20000000UL)
 
#define SRAM2_BASE   (0x10000000UL)
 
#define PERIPH_BASE   (0x40000000UL)
 
#define FMC_BASE   (0x60000000UL)
 
#define QSPI_BASE   (0x90000000UL)
 
#define FMC_R_BASE   (0xA0000000UL)
 
#define QSPI_R_BASE   (0xA0001000UL)
 
#define SRAM1_BB_BASE   (0x22000000UL)
 
#define PERIPH_BB_BASE   (0x42000000UL)
 
#define SRAM_BASE   SRAM1_BASE
 
#define SRAM_BB_BASE   SRAM1_BB_BASE
 
#define SRAM1_SIZE_MAX   (0x00018000UL)
 
#define SRAM2_SIZE   (0x00008000UL)
 
#define FLASH_SIZE_DATA_REGISTER   ((uint32_t)0x1FFF75E0)
 
#define FLASH_SIZE
 
#define APB1PERIPH_BASE   PERIPH_BASE
 
#define APB2PERIPH_BASE   (PERIPH_BASE + 0x00010000UL)
 
#define AHB1PERIPH_BASE   (PERIPH_BASE + 0x00020000UL)
 
#define AHB2PERIPH_BASE   (PERIPH_BASE + 0x08000000UL)
 
#define FMC_BANK1   FMC_BASE
 
#define FMC_BANK1_1   FMC_BANK1
 
#define FMC_BANK1_2   (FMC_BANK1 + 0x04000000UL)
 
#define FMC_BANK1_3   (FMC_BANK1 + 0x08000000UL)
 
#define FMC_BANK1_4   (FMC_BANK1 + 0x0C000000UL)
 
#define FMC_BANK3   (FMC_BASE + 0x20000000UL)
 
#define TIM2_BASE   (APB1PERIPH_BASE + 0x0000UL)
 
#define TIM3_BASE   (APB1PERIPH_BASE + 0x0400UL)
 
#define TIM4_BASE   (APB1PERIPH_BASE + 0x0800UL)
 
#define TIM5_BASE   (APB1PERIPH_BASE + 0x0C00UL)
 
#define TIM6_BASE   (APB1PERIPH_BASE + 0x1000UL)
 
#define TIM7_BASE   (APB1PERIPH_BASE + 0x1400UL)
 
#define RTC_BASE   (APB1PERIPH_BASE + 0x2800UL)
 
#define WWDG_BASE   (APB1PERIPH_BASE + 0x2C00UL)
 
#define IWDG_BASE   (APB1PERIPH_BASE + 0x3000UL)
 
#define SPI2_BASE   (APB1PERIPH_BASE + 0x3800UL)
 
#define SPI3_BASE   (APB1PERIPH_BASE + 0x3C00UL)
 
#define USART2_BASE   (APB1PERIPH_BASE + 0x4400UL)
 
#define USART3_BASE   (APB1PERIPH_BASE + 0x4800UL)
 
#define UART4_BASE   (APB1PERIPH_BASE + 0x4C00UL)
 
#define UART5_BASE   (APB1PERIPH_BASE + 0x5000UL)
 
#define I2C1_BASE   (APB1PERIPH_BASE + 0x5400UL)
 
#define I2C2_BASE   (APB1PERIPH_BASE + 0x5800UL)
 
#define I2C3_BASE   (APB1PERIPH_BASE + 0x5C00UL)
 
#define CAN1_BASE   (APB1PERIPH_BASE + 0x6400UL)
 
#define PWR_BASE   (APB1PERIPH_BASE + 0x7000UL)
 
#define DAC_BASE   (APB1PERIPH_BASE + 0x7400UL)
 
#define DAC1_BASE   (APB1PERIPH_BASE + 0x7400UL)
 
#define OPAMP_BASE   (APB1PERIPH_BASE + 0x7800UL)
 
#define OPAMP1_BASE   (APB1PERIPH_BASE + 0x7800UL)
 
#define OPAMP2_BASE   (APB1PERIPH_BASE + 0x7810UL)
 
#define LPTIM1_BASE   (APB1PERIPH_BASE + 0x7C00UL)
 
#define LPUART1_BASE   (APB1PERIPH_BASE + 0x8000UL)
 
#define SWPMI1_BASE   (APB1PERIPH_BASE + 0x8800UL)
 
#define LPTIM2_BASE   (APB1PERIPH_BASE + 0x9400UL)
 
#define SYSCFG_BASE   (APB2PERIPH_BASE + 0x0000UL)
 
#define VREFBUF_BASE   (APB2PERIPH_BASE + 0x0030UL)
 
#define COMP1_BASE   (APB2PERIPH_BASE + 0x0200UL)
 
#define COMP2_BASE   (APB2PERIPH_BASE + 0x0204UL)
 
#define EXTI_BASE   (APB2PERIPH_BASE + 0x0400UL)
 
#define FIREWALL_BASE   (APB2PERIPH_BASE + 0x1C00UL)
 
#define SDMMC1_BASE   (APB2PERIPH_BASE + 0x2800UL)
 
#define TIM1_BASE   (APB2PERIPH_BASE + 0x2C00UL)
 
#define SPI1_BASE   (APB2PERIPH_BASE + 0x3000UL)
 
#define TIM8_BASE   (APB2PERIPH_BASE + 0x3400UL)
 
#define USART1_BASE   (APB2PERIPH_BASE + 0x3800UL)
 
#define TIM15_BASE   (APB2PERIPH_BASE + 0x4000UL)
 
#define TIM16_BASE   (APB2PERIPH_BASE + 0x4400UL)
 
#define TIM17_BASE   (APB2PERIPH_BASE + 0x4800UL)
 
#define SAI1_BASE   (APB2PERIPH_BASE + 0x5400UL)
 
#define SAI1_Block_A_BASE   (SAI1_BASE + 0x0004UL)
 
#define SAI1_Block_B_BASE   (SAI1_BASE + 0x0024UL)
 
#define SAI2_BASE   (APB2PERIPH_BASE + 0x5800UL)
 
#define SAI2_Block_A_BASE   (SAI2_BASE + 0x0004UL)
 
#define SAI2_Block_B_BASE   (SAI2_BASE + 0x0024UL)
 
#define DFSDM1_BASE   (APB2PERIPH_BASE + 0x6000UL)
 
#define DFSDM1_Channel0_BASE   (DFSDM1_BASE + 0x0000UL)
 
#define DFSDM1_Channel1_BASE   (DFSDM1_BASE + 0x0020UL)
 
#define DFSDM1_Channel2_BASE   (DFSDM1_BASE + 0x0040UL)
 
#define DFSDM1_Channel3_BASE   (DFSDM1_BASE + 0x0060UL)
 
#define DFSDM1_Channel4_BASE   (DFSDM1_BASE + 0x0080UL)
 
#define DFSDM1_Channel5_BASE   (DFSDM1_BASE + 0x00A0UL)
 
#define DFSDM1_Channel6_BASE   (DFSDM1_BASE + 0x00C0UL)
 
#define DFSDM1_Channel7_BASE   (DFSDM1_BASE + 0x00E0UL)
 
#define DFSDM1_Filter0_BASE   (DFSDM1_BASE + 0x0100UL)
 
#define DFSDM1_Filter1_BASE   (DFSDM1_BASE + 0x0180UL)
 
#define DFSDM1_Filter2_BASE   (DFSDM1_BASE + 0x0200UL)
 
#define DFSDM1_Filter3_BASE   (DFSDM1_BASE + 0x0280UL)
 
#define DMA1_BASE   (AHB1PERIPH_BASE)
 
#define DMA2_BASE   (AHB1PERIPH_BASE + 0x0400UL)
 
#define RCC_BASE   (AHB1PERIPH_BASE + 0x1000UL)
 
#define FLASH_R_BASE   (AHB1PERIPH_BASE + 0x2000UL)
 
#define CRC_BASE   (AHB1PERIPH_BASE + 0x3000UL)
 
#define TSC_BASE   (AHB1PERIPH_BASE + 0x4000UL)
 
#define DMA1_Channel1_BASE   (DMA1_BASE + 0x0008UL)
 
#define DMA1_Channel2_BASE   (DMA1_BASE + 0x001CUL)
 
#define DMA1_Channel3_BASE   (DMA1_BASE + 0x0030UL)
 
#define DMA1_Channel4_BASE   (DMA1_BASE + 0x0044UL)
 
#define DMA1_Channel5_BASE   (DMA1_BASE + 0x0058UL)
 
#define DMA1_Channel6_BASE   (DMA1_BASE + 0x006CUL)
 
#define DMA1_Channel7_BASE   (DMA1_BASE + 0x0080UL)
 
#define DMA1_CSELR_BASE   (DMA1_BASE + 0x00A8UL)
 
#define DMA2_Channel1_BASE   (DMA2_BASE + 0x0008UL)
 
#define DMA2_Channel2_BASE   (DMA2_BASE + 0x001CUL)
 
#define DMA2_Channel3_BASE   (DMA2_BASE + 0x0030UL)
 
#define DMA2_Channel4_BASE   (DMA2_BASE + 0x0044UL)
 
#define DMA2_Channel5_BASE   (DMA2_BASE + 0x0058UL)
 
#define DMA2_Channel6_BASE   (DMA2_BASE + 0x006CUL)
 
#define DMA2_Channel7_BASE   (DMA2_BASE + 0x0080UL)
 
#define DMA2_CSELR_BASE   (DMA2_BASE + 0x00A8UL)
 
#define GPIOA_BASE   (AHB2PERIPH_BASE + 0x0000UL)
 
#define GPIOB_BASE   (AHB2PERIPH_BASE + 0x0400UL)
 
#define GPIOC_BASE   (AHB2PERIPH_BASE + 0x0800UL)
 
#define GPIOD_BASE   (AHB2PERIPH_BASE + 0x0C00UL)
 
#define GPIOE_BASE   (AHB2PERIPH_BASE + 0x1000UL)
 
#define GPIOF_BASE   (AHB2PERIPH_BASE + 0x1400UL)
 
#define GPIOG_BASE   (AHB2PERIPH_BASE + 0x1800UL)
 
#define GPIOH_BASE   (AHB2PERIPH_BASE + 0x1C00UL)
 
#define USBOTG_BASE   (AHB2PERIPH_BASE + 0x08000000UL)
 
#define ADC1_BASE   (AHB2PERIPH_BASE + 0x08040000UL)
 
#define ADC2_BASE   (AHB2PERIPH_BASE + 0x08040100UL)
 
#define ADC3_BASE   (AHB2PERIPH_BASE + 0x08040200UL)
 
#define ADC123_COMMON_BASE   (AHB2PERIPH_BASE + 0x08040300UL)
 
#define RNG_BASE   (AHB2PERIPH_BASE + 0x08060800UL)
 
#define FMC_Bank1_R_BASE   (FMC_R_BASE + 0x0000UL)
 
#define FMC_Bank1E_R_BASE   (FMC_R_BASE + 0x0104UL)
 
#define FMC_Bank3_R_BASE   (FMC_R_BASE + 0x0080UL)
 
#define DBGMCU_BASE   (0xE0042000UL)
 
#define USB_OTG_FS_PERIPH_BASE   (0x50000000UL)
 
#define USB_OTG_GLOBAL_BASE   (0x00000000UL)
 
#define USB_OTG_DEVICE_BASE   (0x00000800UL)
 
#define USB_OTG_IN_ENDPOINT_BASE   (0x00000900UL)
 
#define USB_OTG_OUT_ENDPOINT_BASE   (0x00000B00UL)
 
#define USB_OTG_EP_REG_SIZE   (0x00000020UL)
 
#define USB_OTG_HOST_BASE   (0x00000400UL)
 
#define USB_OTG_HOST_PORT_BASE   (0x00000440UL)
 
#define USB_OTG_HOST_CHANNEL_BASE   (0x00000500UL)
 
#define USB_OTG_HOST_CHANNEL_SIZE   (0x00000020UL)
 
#define USB_OTG_PCGCCTL_BASE   (0x00000E00UL)
 
#define USB_OTG_FIFO_BASE   (0x00001000UL)
 
#define USB_OTG_FIFO_SIZE   (0x00001000UL)
 
#define PACKAGE_BASE   (0x1FFF7500UL)
 
#define UID_BASE   (0x1FFF7590UL)
 
#define FLASHSIZE_BASE   (0x1FFF75E0UL)
 
#define TIM2   ((TIM_TypeDef *) TIM2_BASE)
 
#define TIM3   ((TIM_TypeDef *) TIM3_BASE)
 
#define TIM4   ((TIM_TypeDef *) TIM4_BASE)
 
#define TIM5   ((TIM_TypeDef *) TIM5_BASE)
 
#define TIM6   ((TIM_TypeDef *) TIM6_BASE)
 
#define TIM7   ((TIM_TypeDef *) TIM7_BASE)
 
#define RTC   ((RTC_TypeDef *) RTC_BASE)
 
#define WWDG   ((WWDG_TypeDef *) WWDG_BASE)
 
#define IWDG   ((IWDG_TypeDef *) IWDG_BASE)
 
#define SPI2   ((SPI_TypeDef *) SPI2_BASE)
 
#define SPI3   ((SPI_TypeDef *) SPI3_BASE)
 
#define USART2   ((USART_TypeDef *) USART2_BASE)
 
#define USART3   ((USART_TypeDef *) USART3_BASE)
 
#define UART4   ((USART_TypeDef *) UART4_BASE)
 
#define UART5   ((USART_TypeDef *) UART5_BASE)
 
#define I2C1   ((I2C_TypeDef *) I2C1_BASE)
 
#define I2C2   ((I2C_TypeDef *) I2C2_BASE)
 
#define I2C3   ((I2C_TypeDef *) I2C3_BASE)
 
#define CAN   ((CAN_TypeDef *) CAN1_BASE)
 
#define CAN1   ((CAN_TypeDef *) CAN1_BASE)
 
#define PWR   ((PWR_TypeDef *) PWR_BASE)
 
#define DAC   ((DAC_TypeDef *) DAC1_BASE)
 
#define DAC1   ((DAC_TypeDef *) DAC1_BASE)
 
#define OPAMP   ((OPAMP_TypeDef *) OPAMP_BASE)
 
#define OPAMP1   ((OPAMP_TypeDef *) OPAMP1_BASE)
 
#define OPAMP2   ((OPAMP_TypeDef *) OPAMP2_BASE)
 
#define OPAMP12_COMMON   ((OPAMP_Common_TypeDef *) OPAMP1_BASE)
 
#define LPTIM1   ((LPTIM_TypeDef *) LPTIM1_BASE)
 
#define LPUART1   ((USART_TypeDef *) LPUART1_BASE)
 
#define SWPMI1   ((SWPMI_TypeDef *) SWPMI1_BASE)
 
#define LPTIM2   ((LPTIM_TypeDef *) LPTIM2_BASE)
 
#define SYSCFG   ((SYSCFG_TypeDef *) SYSCFG_BASE)
 
#define VREFBUF   ((VREFBUF_TypeDef *) VREFBUF_BASE)
 
#define COMP1   ((COMP_TypeDef *) COMP1_BASE)
 
#define COMP2   ((COMP_TypeDef *) COMP2_BASE)
 
#define COMP12_COMMON   ((COMP_Common_TypeDef *) COMP2_BASE)
 
#define EXTI   ((EXTI_TypeDef *) EXTI_BASE)
 
#define FIREWALL   ((FIREWALL_TypeDef *) FIREWALL_BASE)
 
#define SDMMC1   ((SDMMC_TypeDef *) SDMMC1_BASE)
 
#define TIM1   ((TIM_TypeDef *) TIM1_BASE)
 
#define SPI1   ((SPI_TypeDef *) SPI1_BASE)
 
#define TIM8   ((TIM_TypeDef *) TIM8_BASE)
 
#define USART1   ((USART_TypeDef *) USART1_BASE)
 
#define TIM15   ((TIM_TypeDef *) TIM15_BASE)
 
#define TIM16   ((TIM_TypeDef *) TIM16_BASE)
 
#define TIM17   ((TIM_TypeDef *) TIM17_BASE)
 
#define SAI1   ((SAI_TypeDef *) SAI1_BASE)
 
#define SAI1_Block_A   ((SAI_Block_TypeDef *)SAI1_Block_A_BASE)
 
#define SAI1_Block_B   ((SAI_Block_TypeDef *)SAI1_Block_B_BASE)
 
#define SAI2   ((SAI_TypeDef *) SAI2_BASE)
 
#define SAI2_Block_A   ((SAI_Block_TypeDef *)SAI2_Block_A_BASE)
 
#define SAI2_Block_B   ((SAI_Block_TypeDef *)SAI2_Block_B_BASE)
 
#define DFSDM1_Channel0   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel0_BASE)
 
#define DFSDM1_Channel1   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel1_BASE)
 
#define DFSDM1_Channel2   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel2_BASE)
 
#define DFSDM1_Channel3   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel3_BASE)
 
#define DFSDM1_Channel4   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel4_BASE)
 
#define DFSDM1_Channel5   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel5_BASE)
 
#define DFSDM1_Channel6   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel6_BASE)
 
#define DFSDM1_Channel7   ((DFSDM_Channel_TypeDef *) DFSDM1_Channel7_BASE)
 
#define DFSDM1_Filter0   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter0_BASE)
 
#define DFSDM1_Filter1   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter1_BASE)
 
#define DFSDM1_Filter2   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter2_BASE)
 
#define DFSDM1_Filter3   ((DFSDM_Filter_TypeDef *) DFSDM1_Filter3_BASE)
 
#define DFSDM_Channel0   DFSDM1_Channel0
 
#define DFSDM_Channel1   DFSDM1_Channel1
 
#define DFSDM_Channel2   DFSDM1_Channel2
 
#define DFSDM_Channel3   DFSDM1_Channel3
 
#define DFSDM_Channel4   DFSDM1_Channel4
 
#define DFSDM_Channel5   DFSDM1_Channel5
 
#define DFSDM_Channel6   DFSDM1_Channel6
 
#define DFSDM_Channel7   DFSDM1_Channel7
 
#define DFSDM_Filter0   DFSDM1_Filter0
 
#define DFSDM_Filter1   DFSDM1_Filter1
 
#define DFSDM_Filter2   DFSDM1_Filter2
 
#define DFSDM_Filter3   DFSDM1_Filter3
 
#define DMA1   ((DMA_TypeDef *) DMA1_BASE)
 
#define DMA2   ((DMA_TypeDef *) DMA2_BASE)
 
#define RCC   ((RCC_TypeDef *) RCC_BASE)
 
#define FLASH   ((FLASH_TypeDef *) FLASH_R_BASE)
 
#define CRC   ((CRC_TypeDef *) CRC_BASE)
 
#define TSC   ((TSC_TypeDef *) TSC_BASE)
 
#define GPIOA   ((GPIO_TypeDef *) GPIOA_BASE)
 
#define GPIOB   ((GPIO_TypeDef *) GPIOB_BASE)
 
#define GPIOC   ((GPIO_TypeDef *) GPIOC_BASE)
 
#define GPIOD   ((GPIO_TypeDef *) GPIOD_BASE)
 
#define GPIOE   ((GPIO_TypeDef *) GPIOE_BASE)
 
#define GPIOF   ((GPIO_TypeDef *) GPIOF_BASE)
 
#define GPIOG   ((GPIO_TypeDef *) GPIOG_BASE)
 
#define GPIOH   ((GPIO_TypeDef *) GPIOH_BASE)
 
#define ADC1   ((ADC_TypeDef *) ADC1_BASE)
 
#define ADC2   ((ADC_TypeDef *) ADC2_BASE)
 
#define ADC3   ((ADC_TypeDef *) ADC3_BASE)
 
#define ADC123_COMMON   ((ADC_Common_TypeDef *) ADC123_COMMON_BASE)
 
#define RNG   ((RNG_TypeDef *) RNG_BASE)
 
#define DMA1_Channel1   ((DMA_Channel_TypeDef *) DMA1_Channel1_BASE)
 
#define DMA1_Channel2   ((DMA_Channel_TypeDef *) DMA1_Channel2_BASE)
 
#define DMA1_Channel3   ((DMA_Channel_TypeDef *) DMA1_Channel3_BASE)
 
#define DMA1_Channel4   ((DMA_Channel_TypeDef *) DMA1_Channel4_BASE)
 
#define DMA1_Channel5   ((DMA_Channel_TypeDef *) DMA1_Channel5_BASE)
 
#define DMA1_Channel6   ((DMA_Channel_TypeDef *) DMA1_Channel6_BASE)
 
#define DMA1_Channel7   ((DMA_Channel_TypeDef *) DMA1_Channel7_BASE)
 
#define DMA1_CSELR   ((DMA_Request_TypeDef *) DMA1_CSELR_BASE)
 
#define DMA2_Channel1   ((DMA_Channel_TypeDef *) DMA2_Channel1_BASE)
 
#define DMA2_Channel2   ((DMA_Channel_TypeDef *) DMA2_Channel2_BASE)
 
#define DMA2_Channel3   ((DMA_Channel_TypeDef *) DMA2_Channel3_BASE)
 
#define DMA2_Channel4   ((DMA_Channel_TypeDef *) DMA2_Channel4_BASE)
 
#define DMA2_Channel5   ((DMA_Channel_TypeDef *) DMA2_Channel5_BASE)
 
#define DMA2_Channel6   ((DMA_Channel_TypeDef *) DMA2_Channel6_BASE)
 
#define DMA2_Channel7   ((DMA_Channel_TypeDef *) DMA2_Channel7_BASE)
 
#define DMA2_CSELR   ((DMA_Request_TypeDef *) DMA2_CSELR_BASE)
 
#define FMC_Bank1_R   ((FMC_Bank1_TypeDef *) FMC_Bank1_R_BASE)
 
#define FMC_Bank1E_R   ((FMC_Bank1E_TypeDef *) FMC_Bank1E_R_BASE)
 
#define FMC_Bank3_R   ((FMC_Bank3_TypeDef *) FMC_Bank3_R_BASE)
 
#define QUADSPI   ((QUADSPI_TypeDef *) QSPI_R_BASE)
 
#define DBGMCU   ((DBGMCU_TypeDef *) DBGMCU_BASE)
 
#define USB_OTG_FS   ((USB_OTG_GlobalTypeDef *) USB_OTG_FS_PERIPH_BASE)
 
#define ADC_MULTIMODE_SUPPORT
 
#define ADC_ISR_ADRDY_Pos   (0U)
 
#define ADC_ISR_ADRDY_Msk   (0x1UL << ADC_ISR_ADRDY_Pos)
 
#define ADC_ISR_ADRDY   ADC_ISR_ADRDY_Msk
 
#define ADC_ISR_EOSMP_Pos   (1U)
 
#define ADC_ISR_EOSMP_Msk   (0x1UL << ADC_ISR_EOSMP_Pos)
 
#define ADC_ISR_EOSMP   ADC_ISR_EOSMP_Msk
 
#define ADC_ISR_EOC_Pos   (2U)
 
#define ADC_ISR_EOC_Msk   (0x1UL << ADC_ISR_EOC_Pos)
 
#define ADC_ISR_EOC   ADC_ISR_EOC_Msk
 
#define ADC_ISR_EOS_Pos   (3U)
 
#define ADC_ISR_EOS_Msk   (0x1UL << ADC_ISR_EOS_Pos)
 
#define ADC_ISR_EOS   ADC_ISR_EOS_Msk
 
#define ADC_ISR_OVR_Pos   (4U)
 
#define ADC_ISR_OVR_Msk   (0x1UL << ADC_ISR_OVR_Pos)
 
#define ADC_ISR_OVR   ADC_ISR_OVR_Msk
 
#define ADC_ISR_JEOC_Pos   (5U)
 
#define ADC_ISR_JEOC_Msk   (0x1UL << ADC_ISR_JEOC_Pos)
 
#define ADC_ISR_JEOC   ADC_ISR_JEOC_Msk
 
#define ADC_ISR_JEOS_Pos   (6U)
 
#define ADC_ISR_JEOS_Msk   (0x1UL << ADC_ISR_JEOS_Pos)
 
#define ADC_ISR_JEOS   ADC_ISR_JEOS_Msk
 
#define ADC_ISR_AWD1_Pos   (7U)
 
#define ADC_ISR_AWD1_Msk   (0x1UL << ADC_ISR_AWD1_Pos)
 
#define ADC_ISR_AWD1   ADC_ISR_AWD1_Msk
 
#define ADC_ISR_AWD2_Pos   (8U)
 
#define ADC_ISR_AWD2_Msk   (0x1UL << ADC_ISR_AWD2_Pos)
 
#define ADC_ISR_AWD2   ADC_ISR_AWD2_Msk
 
#define ADC_ISR_AWD3_Pos   (9U)
 
#define ADC_ISR_AWD3_Msk   (0x1UL << ADC_ISR_AWD3_Pos)
 
#define ADC_ISR_AWD3   ADC_ISR_AWD3_Msk
 
#define ADC_ISR_JQOVF_Pos   (10U)
 
#define ADC_ISR_JQOVF_Msk   (0x1UL << ADC_ISR_JQOVF_Pos)
 
#define ADC_ISR_JQOVF   ADC_ISR_JQOVF_Msk
 
#define ADC_IER_ADRDYIE_Pos   (0U)
 
#define ADC_IER_ADRDYIE_Msk   (0x1UL << ADC_IER_ADRDYIE_Pos)
 
#define ADC_IER_ADRDYIE   ADC_IER_ADRDYIE_Msk
 
#define ADC_IER_EOSMPIE_Pos   (1U)
 
#define ADC_IER_EOSMPIE_Msk   (0x1UL << ADC_IER_EOSMPIE_Pos)
 
#define ADC_IER_EOSMPIE   ADC_IER_EOSMPIE_Msk
 
#define ADC_IER_EOCIE_Pos   (2U)
 
#define ADC_IER_EOCIE_Msk   (0x1UL << ADC_IER_EOCIE_Pos)
 
#define ADC_IER_EOCIE   ADC_IER_EOCIE_Msk
 
#define ADC_IER_EOSIE_Pos   (3U)
 
#define ADC_IER_EOSIE_Msk   (0x1UL << ADC_IER_EOSIE_Pos)
 
#define ADC_IER_EOSIE   ADC_IER_EOSIE_Msk
 
#define ADC_IER_OVRIE_Pos   (4U)
 
#define ADC_IER_OVRIE_Msk   (0x1UL << ADC_IER_OVRIE_Pos)
 
#define ADC_IER_OVRIE   ADC_IER_OVRIE_Msk
 
#define ADC_IER_JEOCIE_Pos   (5U)
 
#define ADC_IER_JEOCIE_Msk   (0x1UL << ADC_IER_JEOCIE_Pos)
 
#define ADC_IER_JEOCIE   ADC_IER_JEOCIE_Msk
 
#define ADC_IER_JEOSIE_Pos   (6U)
 
#define ADC_IER_JEOSIE_Msk   (0x1UL << ADC_IER_JEOSIE_Pos)
 
#define ADC_IER_JEOSIE   ADC_IER_JEOSIE_Msk
 
#define ADC_IER_AWD1IE_Pos   (7U)
 
#define ADC_IER_AWD1IE_Msk   (0x1UL << ADC_IER_AWD1IE_Pos)
 
#define ADC_IER_AWD1IE   ADC_IER_AWD1IE_Msk
 
#define ADC_IER_AWD2IE_Pos   (8U)
 
#define ADC_IER_AWD2IE_Msk   (0x1UL << ADC_IER_AWD2IE_Pos)
 
#define ADC_IER_AWD2IE   ADC_IER_AWD2IE_Msk
 
#define ADC_IER_AWD3IE_Pos   (9U)
 
#define ADC_IER_AWD3IE_Msk   (0x1UL << ADC_IER_AWD3IE_Pos)
 
#define ADC_IER_AWD3IE   ADC_IER_AWD3IE_Msk
 
#define ADC_IER_JQOVFIE_Pos   (10U)
 
#define ADC_IER_JQOVFIE_Msk   (0x1UL << ADC_IER_JQOVFIE_Pos)
 
#define ADC_IER_JQOVFIE   ADC_IER_JQOVFIE_Msk
 
#define ADC_IER_ADRDY   (ADC_IER_ADRDYIE)
 
#define ADC_IER_EOSMP   (ADC_IER_EOSMPIE)
 
#define ADC_IER_EOC   (ADC_IER_EOCIE)
 
#define ADC_IER_EOS   (ADC_IER_EOSIE)
 
#define ADC_IER_OVR   (ADC_IER_OVRIE)
 
#define ADC_IER_JEOC   (ADC_IER_JEOCIE)
 
#define ADC_IER_JEOS   (ADC_IER_JEOSIE)
 
#define ADC_IER_AWD1   (ADC_IER_AWD1IE)
 
#define ADC_IER_AWD2   (ADC_IER_AWD2IE)
 
#define ADC_IER_AWD3   (ADC_IER_AWD3IE)
 
#define ADC_IER_JQOVF   (ADC_IER_JQOVFIE)
 
#define ADC_CR_ADEN_Pos   (0U)
 
#define ADC_CR_ADEN_Msk   (0x1UL << ADC_CR_ADEN_Pos)
 
#define ADC_CR_ADEN   ADC_CR_ADEN_Msk
 
#define ADC_CR_ADDIS_Pos   (1U)
 
#define ADC_CR_ADDIS_Msk   (0x1UL << ADC_CR_ADDIS_Pos)
 
#define ADC_CR_ADDIS   ADC_CR_ADDIS_Msk
 
#define ADC_CR_ADSTART_Pos   (2U)
 
#define ADC_CR_ADSTART_Msk   (0x1UL << ADC_CR_ADSTART_Pos)
 
#define ADC_CR_ADSTART   ADC_CR_ADSTART_Msk
 
#define ADC_CR_JADSTART_Pos   (3U)
 
#define ADC_CR_JADSTART_Msk   (0x1UL << ADC_CR_JADSTART_Pos)
 
#define ADC_CR_JADSTART   ADC_CR_JADSTART_Msk
 
#define ADC_CR_ADSTP_Pos   (4U)
 
#define ADC_CR_ADSTP_Msk   (0x1UL << ADC_CR_ADSTP_Pos)
 
#define ADC_CR_ADSTP   ADC_CR_ADSTP_Msk
 
#define ADC_CR_JADSTP_Pos   (5U)
 
#define ADC_CR_JADSTP_Msk   (0x1UL << ADC_CR_JADSTP_Pos)
 
#define ADC_CR_JADSTP   ADC_CR_JADSTP_Msk
 
#define ADC_CR_ADVREGEN_Pos   (28U)
 
#define ADC_CR_ADVREGEN_Msk   (0x1UL << ADC_CR_ADVREGEN_Pos)
 
#define ADC_CR_ADVREGEN   ADC_CR_ADVREGEN_Msk
 
#define ADC_CR_DEEPPWD_Pos   (29U)
 
#define ADC_CR_DEEPPWD_Msk   (0x1UL << ADC_CR_DEEPPWD_Pos)
 
#define ADC_CR_DEEPPWD   ADC_CR_DEEPPWD_Msk
 
#define ADC_CR_ADCALDIF_Pos   (30U)
 
#define ADC_CR_ADCALDIF_Msk   (0x1UL << ADC_CR_ADCALDIF_Pos)
 
#define ADC_CR_ADCALDIF   ADC_CR_ADCALDIF_Msk
 
#define ADC_CR_ADCAL_Pos   (31U)
 
#define ADC_CR_ADCAL_Msk   (0x1UL << ADC_CR_ADCAL_Pos)
 
#define ADC_CR_ADCAL   ADC_CR_ADCAL_Msk
 
#define ADC_CFGR_DMAEN_Pos   (0U)
 
#define ADC_CFGR_DMAEN_Msk   (0x1UL << ADC_CFGR_DMAEN_Pos)
 
#define ADC_CFGR_DMAEN   ADC_CFGR_DMAEN_Msk
 
#define ADC_CFGR_DMACFG_Pos   (1U)
 
#define ADC_CFGR_DMACFG_Msk   (0x1UL << ADC_CFGR_DMACFG_Pos)
 
#define ADC_CFGR_DMACFG   ADC_CFGR_DMACFG_Msk
 
#define ADC_CFGR_RES_Pos   (3U)
 
#define ADC_CFGR_RES_Msk   (0x3UL << ADC_CFGR_RES_Pos)
 
#define ADC_CFGR_RES   ADC_CFGR_RES_Msk
 
#define ADC_CFGR_RES_0   (0x1UL << ADC_CFGR_RES_Pos)
 
#define ADC_CFGR_RES_1   (0x2UL << ADC_CFGR_RES_Pos)
 
#define ADC_CFGR_ALIGN_Pos   (5U)
 
#define ADC_CFGR_ALIGN_Msk   (0x1UL << ADC_CFGR_ALIGN_Pos)
 
#define ADC_CFGR_ALIGN   ADC_CFGR_ALIGN_Msk
 
#define ADC_CFGR_EXTSEL_Pos   (6U)
 
#define ADC_CFGR_EXTSEL_Msk   (0xFUL << ADC_CFGR_EXTSEL_Pos)
 
#define ADC_CFGR_EXTSEL   ADC_CFGR_EXTSEL_Msk
 
#define ADC_CFGR_EXTSEL_0   (0x1UL << ADC_CFGR_EXTSEL_Pos)
 
#define ADC_CFGR_EXTSEL_1   (0x2UL << ADC_CFGR_EXTSEL_Pos)
 
#define ADC_CFGR_EXTSEL_2   (0x4UL << ADC_CFGR_EXTSEL_Pos)
 
#define ADC_CFGR_EXTSEL_3   (0x8UL << ADC_CFGR_EXTSEL_Pos)
 
#define ADC_CFGR_EXTEN_Pos   (10U)
 
#define ADC_CFGR_EXTEN_Msk   (0x3UL << ADC_CFGR_EXTEN_Pos)
 
#define ADC_CFGR_EXTEN   ADC_CFGR_EXTEN_Msk
 
#define ADC_CFGR_EXTEN_0   (0x1UL << ADC_CFGR_EXTEN_Pos)
 
#define ADC_CFGR_EXTEN_1   (0x2UL << ADC_CFGR_EXTEN_Pos)
 
#define ADC_CFGR_OVRMOD_Pos   (12U)
 
#define ADC_CFGR_OVRMOD_Msk   (0x1UL << ADC_CFGR_OVRMOD_Pos)
 
#define ADC_CFGR_OVRMOD   ADC_CFGR_OVRMOD_Msk
 
#define ADC_CFGR_CONT_Pos   (13U)
 
#define ADC_CFGR_CONT_Msk   (0x1UL << ADC_CFGR_CONT_Pos)
 
#define ADC_CFGR_CONT   ADC_CFGR_CONT_Msk
 
#define ADC_CFGR_AUTDLY_Pos   (14U)
 
#define ADC_CFGR_AUTDLY_Msk   (0x1UL << ADC_CFGR_AUTDLY_Pos)
 
#define ADC_CFGR_AUTDLY   ADC_CFGR_AUTDLY_Msk
 
#define ADC_CFGR_DISCEN_Pos   (16U)
 
#define ADC_CFGR_DISCEN_Msk   (0x1UL << ADC_CFGR_DISCEN_Pos)
 
#define ADC_CFGR_DISCEN   ADC_CFGR_DISCEN_Msk
 
#define ADC_CFGR_DISCNUM_Pos   (17U)
 
#define ADC_CFGR_DISCNUM_Msk   (0x7UL << ADC_CFGR_DISCNUM_Pos)
 
#define ADC_CFGR_DISCNUM   ADC_CFGR_DISCNUM_Msk
 
#define ADC_CFGR_DISCNUM_0   (0x1UL << ADC_CFGR_DISCNUM_Pos)
 
#define ADC_CFGR_DISCNUM_1   (0x2UL << ADC_CFGR_DISCNUM_Pos)
 
#define ADC_CFGR_DISCNUM_2   (0x4UL << ADC_CFGR_DISCNUM_Pos)
 
#define ADC_CFGR_JDISCEN_Pos   (20U)
 
#define ADC_CFGR_JDISCEN_Msk   (0x1UL << ADC_CFGR_JDISCEN_Pos)
 
#define ADC_CFGR_JDISCEN   ADC_CFGR_JDISCEN_Msk
 
#define ADC_CFGR_JQM_Pos   (21U)
 
#define ADC_CFGR_JQM_Msk   (0x1UL << ADC_CFGR_JQM_Pos)
 
#define ADC_CFGR_JQM   ADC_CFGR_JQM_Msk
 
#define ADC_CFGR_AWD1SGL_Pos   (22U)
 
#define ADC_CFGR_AWD1SGL_Msk   (0x1UL << ADC_CFGR_AWD1SGL_Pos)
 
#define ADC_CFGR_AWD1SGL   ADC_CFGR_AWD1SGL_Msk
 
#define ADC_CFGR_AWD1EN_Pos   (23U)
 
#define ADC_CFGR_AWD1EN_Msk   (0x1UL << ADC_CFGR_AWD1EN_Pos)
 
#define ADC_CFGR_AWD1EN   ADC_CFGR_AWD1EN_Msk
 
#define ADC_CFGR_JAWD1EN_Pos   (24U)
 
#define ADC_CFGR_JAWD1EN_Msk   (0x1UL << ADC_CFGR_JAWD1EN_Pos)
 
#define ADC_CFGR_JAWD1EN   ADC_CFGR_JAWD1EN_Msk
 
#define ADC_CFGR_JAUTO_Pos   (25U)
 
#define ADC_CFGR_JAUTO_Msk   (0x1UL << ADC_CFGR_JAUTO_Pos)
 
#define ADC_CFGR_JAUTO   ADC_CFGR_JAUTO_Msk
 
#define ADC_CFGR_AWD1CH_Pos   (26U)
 
#define ADC_CFGR_AWD1CH_Msk   (0x1FUL << ADC_CFGR_AWD1CH_Pos)
 
#define ADC_CFGR_AWD1CH   ADC_CFGR_AWD1CH_Msk
 
#define ADC_CFGR_AWD1CH_0   (0x01UL << ADC_CFGR_AWD1CH_Pos)
 
#define ADC_CFGR_AWD1CH_1   (0x02UL << ADC_CFGR_AWD1CH_Pos)
 
#define ADC_CFGR_AWD1CH_2   (0x04UL << ADC_CFGR_AWD1CH_Pos)
 
#define ADC_CFGR_AWD1CH_3   (0x08UL << ADC_CFGR_AWD1CH_Pos)
 
#define ADC_CFGR_AWD1CH_4   (0x10UL << ADC_CFGR_AWD1CH_Pos)
 
#define ADC_CFGR_JQDIS_Pos   (31U)
 
#define ADC_CFGR_JQDIS_Msk   (0x1UL << ADC_CFGR_JQDIS_Pos)
 
#define ADC_CFGR_JQDIS   ADC_CFGR_JQDIS_Msk
 
#define ADC_CFGR2_ROVSE_Pos   (0U)
 
#define ADC_CFGR2_ROVSE_Msk   (0x1UL << ADC_CFGR2_ROVSE_Pos)
 
#define ADC_CFGR2_ROVSE   ADC_CFGR2_ROVSE_Msk
 
#define ADC_CFGR2_JOVSE_Pos   (1U)
 
#define ADC_CFGR2_JOVSE_Msk   (0x1UL << ADC_CFGR2_JOVSE_Pos)
 
#define ADC_CFGR2_JOVSE   ADC_CFGR2_JOVSE_Msk
 
#define ADC_CFGR2_OVSR_Pos   (2U)
 
#define ADC_CFGR2_OVSR_Msk   (0x7UL << ADC_CFGR2_OVSR_Pos)
 
#define ADC_CFGR2_OVSR   ADC_CFGR2_OVSR_Msk
 
#define ADC_CFGR2_OVSR_0   (0x1UL << ADC_CFGR2_OVSR_Pos)
 
#define ADC_CFGR2_OVSR_1   (0x2UL << ADC_CFGR2_OVSR_Pos)
 
#define ADC_CFGR2_OVSR_2   (0x4UL << ADC_CFGR2_OVSR_Pos)
 
#define ADC_CFGR2_OVSS_Pos   (5U)
 
#define ADC_CFGR2_OVSS_Msk   (0xFUL << ADC_CFGR2_OVSS_Pos)
 
#define ADC_CFGR2_OVSS   ADC_CFGR2_OVSS_Msk
 
#define ADC_CFGR2_OVSS_0   (0x1UL << ADC_CFGR2_OVSS_Pos)
 
#define ADC_CFGR2_OVSS_1   (0x2UL << ADC_CFGR2_OVSS_Pos)
 
#define ADC_CFGR2_OVSS_2   (0x4UL << ADC_CFGR2_OVSS_Pos)
 
#define ADC_CFGR2_OVSS_3   (0x8UL << ADC_CFGR2_OVSS_Pos)
 
#define ADC_CFGR2_TROVS_Pos   (9U)
 
#define ADC_CFGR2_TROVS_Msk   (0x1UL << ADC_CFGR2_TROVS_Pos)
 
#define ADC_CFGR2_TROVS   ADC_CFGR2_TROVS_Msk
 
#define ADC_CFGR2_ROVSM_Pos   (10U)
 
#define ADC_CFGR2_ROVSM_Msk   (0x1UL << ADC_CFGR2_ROVSM_Pos)
 
#define ADC_CFGR2_ROVSM   ADC_CFGR2_ROVSM_Msk
 
#define ADC_SMPR1_SMP0_Pos   (0U)
 
#define ADC_SMPR1_SMP0_Msk   (0x7UL << ADC_SMPR1_SMP0_Pos)
 
#define ADC_SMPR1_SMP0   ADC_SMPR1_SMP0_Msk
 
#define ADC_SMPR1_SMP0_0   (0x1UL << ADC_SMPR1_SMP0_Pos)
 
#define ADC_SMPR1_SMP0_1   (0x2UL << ADC_SMPR1_SMP0_Pos)
 
#define ADC_SMPR1_SMP0_2   (0x4UL << ADC_SMPR1_SMP0_Pos)
 
#define ADC_SMPR1_SMP1_Pos   (3U)
 
#define ADC_SMPR1_SMP1_Msk   (0x7UL << ADC_SMPR1_SMP1_Pos)
 
#define ADC_SMPR1_SMP1   ADC_SMPR1_SMP1_Msk
 
#define ADC_SMPR1_SMP1_0   (0x1UL << ADC_SMPR1_SMP1_Pos)
 
#define ADC_SMPR1_SMP1_1   (0x2UL << ADC_SMPR1_SMP1_Pos)
 
#define ADC_SMPR1_SMP1_2   (0x4UL << ADC_SMPR1_SMP1_Pos)
 
#define ADC_SMPR1_SMP2_Pos   (6U)
 
#define ADC_SMPR1_SMP2_Msk   (0x7UL << ADC_SMPR1_SMP2_Pos)
 
#define ADC_SMPR1_SMP2   ADC_SMPR1_SMP2_Msk
 
#define ADC_SMPR1_SMP2_0   (0x1UL << ADC_SMPR1_SMP2_Pos)
 
#define ADC_SMPR1_SMP2_1   (0x2UL << ADC_SMPR1_SMP2_Pos)
 
#define ADC_SMPR1_SMP2_2   (0x4UL << ADC_SMPR1_SMP2_Pos)
 
#define ADC_SMPR1_SMP3_Pos   (9U)
 
#define ADC_SMPR1_SMP3_Msk   (0x7UL << ADC_SMPR1_SMP3_Pos)
 
#define ADC_SMPR1_SMP3   ADC_SMPR1_SMP3_Msk
 
#define ADC_SMPR1_SMP3_0   (0x1UL << ADC_SMPR1_SMP3_Pos)
 
#define ADC_SMPR1_SMP3_1   (0x2UL << ADC_SMPR1_SMP3_Pos)
 
#define ADC_SMPR1_SMP3_2   (0x4UL << ADC_SMPR1_SMP3_Pos)
 
#define ADC_SMPR1_SMP4_Pos   (12U)
 
#define ADC_SMPR1_SMP4_Msk   (0x7UL << ADC_SMPR1_SMP4_Pos)
 
#define ADC_SMPR1_SMP4   ADC_SMPR1_SMP4_Msk
 
#define ADC_SMPR1_SMP4_0   (0x1UL << ADC_SMPR1_SMP4_Pos)
 
#define ADC_SMPR1_SMP4_1   (0x2UL << ADC_SMPR1_SMP4_Pos)
 
#define ADC_SMPR1_SMP4_2   (0x4UL << ADC_SMPR1_SMP4_Pos)
 
#define ADC_SMPR1_SMP5_Pos   (15U)
 
#define ADC_SMPR1_SMP5_Msk   (0x7UL << ADC_SMPR1_SMP5_Pos)
 
#define ADC_SMPR1_SMP5   ADC_SMPR1_SMP5_Msk
 
#define ADC_SMPR1_SMP5_0   (0x1UL << ADC_SMPR1_SMP5_Pos)
 
#define ADC_SMPR1_SMP5_1   (0x2UL << ADC_SMPR1_SMP5_Pos)
 
#define ADC_SMPR1_SMP5_2   (0x4UL << ADC_SMPR1_SMP5_Pos)
 
#define ADC_SMPR1_SMP6_Pos   (18U)
 
#define ADC_SMPR1_SMP6_Msk   (0x7UL << ADC_SMPR1_SMP6_Pos)
 
#define ADC_SMPR1_SMP6   ADC_SMPR1_SMP6_Msk
 
#define ADC_SMPR1_SMP6_0   (0x1UL << ADC_SMPR1_SMP6_Pos)
 
#define ADC_SMPR1_SMP6_1   (0x2UL << ADC_SMPR1_SMP6_Pos)
 
#define ADC_SMPR1_SMP6_2   (0x4UL << ADC_SMPR1_SMP6_Pos)
 
#define ADC_SMPR1_SMP7_Pos   (21U)
 
#define ADC_SMPR1_SMP7_Msk   (0x7UL << ADC_SMPR1_SMP7_Pos)
 
#define ADC_SMPR1_SMP7   ADC_SMPR1_SMP7_Msk
 
#define ADC_SMPR1_SMP7_0   (0x1UL << ADC_SMPR1_SMP7_Pos)
 
#define ADC_SMPR1_SMP7_1   (0x2UL << ADC_SMPR1_SMP7_Pos)
 
#define ADC_SMPR1_SMP7_2   (0x4UL << ADC_SMPR1_SMP7_Pos)
 
#define ADC_SMPR1_SMP8_Pos   (24U)
 
#define ADC_SMPR1_SMP8_Msk   (0x7UL << ADC_SMPR1_SMP8_Pos)
 
#define ADC_SMPR1_SMP8   ADC_SMPR1_SMP8_Msk
 
#define ADC_SMPR1_SMP8_0   (0x1UL << ADC_SMPR1_SMP8_Pos)
 
#define ADC_SMPR1_SMP8_1   (0x2UL << ADC_SMPR1_SMP8_Pos)
 
#define ADC_SMPR1_SMP8_2   (0x4UL << ADC_SMPR1_SMP8_Pos)
 
#define ADC_SMPR1_SMP9_Pos   (27U)
 
#define ADC_SMPR1_SMP9_Msk   (0x7UL << ADC_SMPR1_SMP9_Pos)
 
#define ADC_SMPR1_SMP9   ADC_SMPR1_SMP9_Msk
 
#define ADC_SMPR1_SMP9_0   (0x1UL << ADC_SMPR1_SMP9_Pos)
 
#define ADC_SMPR1_SMP9_1   (0x2UL << ADC_SMPR1_SMP9_Pos)
 
#define ADC_SMPR1_SMP9_2   (0x4UL << ADC_SMPR1_SMP9_Pos)
 
#define ADC_SMPR2_SMP10_Pos   (0U)
 
#define ADC_SMPR2_SMP10_Msk   (0x7UL << ADC_SMPR2_SMP10_Pos)
 
#define ADC_SMPR2_SMP10   ADC_SMPR2_SMP10_Msk
 
#define ADC_SMPR2_SMP10_0   (0x1UL << ADC_SMPR2_SMP10_Pos)
 
#define ADC_SMPR2_SMP10_1   (0x2UL << ADC_SMPR2_SMP10_Pos)
 
#define ADC_SMPR2_SMP10_2   (0x4UL << ADC_SMPR2_SMP10_Pos)
 
#define ADC_SMPR2_SMP11_Pos   (3U)
 
#define ADC_SMPR2_SMP11_Msk   (0x7UL << ADC_SMPR2_SMP11_Pos)
 
#define ADC_SMPR2_SMP11   ADC_SMPR2_SMP11_Msk
 
#define ADC_SMPR2_SMP11_0   (0x1UL << ADC_SMPR2_SMP11_Pos)
 
#define ADC_SMPR2_SMP11_1   (0x2UL << ADC_SMPR2_SMP11_Pos)
 
#define ADC_SMPR2_SMP11_2   (0x4UL << ADC_SMPR2_SMP11_Pos)
 
#define ADC_SMPR2_SMP12_Pos   (6U)
 
#define ADC_SMPR2_SMP12_Msk   (0x7UL << ADC_SMPR2_SMP12_Pos)
 
#define ADC_SMPR2_SMP12   ADC_SMPR2_SMP12_Msk
 
#define ADC_SMPR2_SMP12_0   (0x1UL << ADC_SMPR2_SMP12_Pos)
 
#define ADC_SMPR2_SMP12_1   (0x2UL << ADC_SMPR2_SMP12_Pos)
 
#define ADC_SMPR2_SMP12_2   (0x4UL << ADC_SMPR2_SMP12_Pos)
 
#define ADC_SMPR2_SMP13_Pos   (9U)
 
#define ADC_SMPR2_SMP13_Msk   (0x7UL << ADC_SMPR2_SMP13_Pos)
 
#define ADC_SMPR2_SMP13   ADC_SMPR2_SMP13_Msk
 
#define ADC_SMPR2_SMP13_0   (0x1UL << ADC_SMPR2_SMP13_Pos)
 
#define ADC_SMPR2_SMP13_1   (0x2UL << ADC_SMPR2_SMP13_Pos)
 
#define ADC_SMPR2_SMP13_2   (0x4UL << ADC_SMPR2_SMP13_Pos)
 
#define ADC_SMPR2_SMP14_Pos   (12U)
 
#define ADC_SMPR2_SMP14_Msk   (0x7UL << ADC_SMPR2_SMP14_Pos)
 
#define ADC_SMPR2_SMP14   ADC_SMPR2_SMP14_Msk
 
#define ADC_SMPR2_SMP14_0   (0x1UL << ADC_SMPR2_SMP14_Pos)
 
#define ADC_SMPR2_SMP14_1   (0x2UL << ADC_SMPR2_SMP14_Pos)
 
#define ADC_SMPR2_SMP14_2   (0x4UL << ADC_SMPR2_SMP14_Pos)
 
#define ADC_SMPR2_SMP15_Pos   (15U)
 
#define ADC_SMPR2_SMP15_Msk   (0x7UL << ADC_SMPR2_SMP15_Pos)
 
#define ADC_SMPR2_SMP15   ADC_SMPR2_SMP15_Msk
 
#define ADC_SMPR2_SMP15_0   (0x1UL << ADC_SMPR2_SMP15_Pos)
 
#define ADC_SMPR2_SMP15_1   (0x2UL << ADC_SMPR2_SMP15_Pos)
 
#define ADC_SMPR2_SMP15_2   (0x4UL << ADC_SMPR2_SMP15_Pos)
 
#define ADC_SMPR2_SMP16_Pos   (18U)
 
#define ADC_SMPR2_SMP16_Msk   (0x7UL << ADC_SMPR2_SMP16_Pos)
 
#define ADC_SMPR2_SMP16   ADC_SMPR2_SMP16_Msk
 
#define ADC_SMPR2_SMP16_0   (0x1UL << ADC_SMPR2_SMP16_Pos)
 
#define ADC_SMPR2_SMP16_1   (0x2UL << ADC_SMPR2_SMP16_Pos)
 
#define ADC_SMPR2_SMP16_2   (0x4UL << ADC_SMPR2_SMP16_Pos)
 
#define ADC_SMPR2_SMP17_Pos   (21U)
 
#define ADC_SMPR2_SMP17_Msk   (0x7UL << ADC_SMPR2_SMP17_Pos)
 
#define ADC_SMPR2_SMP17   ADC_SMPR2_SMP17_Msk
 
#define ADC_SMPR2_SMP17_0   (0x1UL << ADC_SMPR2_SMP17_Pos)
 
#define ADC_SMPR2_SMP17_1   (0x2UL << ADC_SMPR2_SMP17_Pos)
 
#define ADC_SMPR2_SMP17_2   (0x4UL << ADC_SMPR2_SMP17_Pos)
 
#define ADC_SMPR2_SMP18_Pos   (24U)
 
#define ADC_SMPR2_SMP18_Msk   (0x7UL << ADC_SMPR2_SMP18_Pos)
 
#define ADC_SMPR2_SMP18   ADC_SMPR2_SMP18_Msk
 
#define ADC_SMPR2_SMP18_0   (0x1UL << ADC_SMPR2_SMP18_Pos)
 
#define ADC_SMPR2_SMP18_1   (0x2UL << ADC_SMPR2_SMP18_Pos)
 
#define ADC_SMPR2_SMP18_2   (0x4UL << ADC_SMPR2_SMP18_Pos)
 
#define ADC_TR1_LT1_Pos   (0U)
 
#define ADC_TR1_LT1_Msk   (0xFFFUL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1   ADC_TR1_LT1_Msk
 
#define ADC_TR1_LT1_0   (0x001UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_1   (0x002UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_2   (0x004UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_3   (0x008UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_4   (0x010UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_5   (0x020UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_6   (0x040UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_7   (0x080UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_8   (0x100UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_9   (0x200UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_10   (0x400UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_LT1_11   (0x800UL << ADC_TR1_LT1_Pos)
 
#define ADC_TR1_HT1_Pos   (16U)
 
#define ADC_TR1_HT1_Msk   (0xFFFUL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1   ADC_TR1_HT1_Msk
 
#define ADC_TR1_HT1_0   (0x001UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_1   (0x002UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_2   (0x004UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_3   (0x008UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_4   (0x010UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_5   (0x020UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_6   (0x040UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_7   (0x080UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_8   (0x100UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_9   (0x200UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_10   (0x400UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR1_HT1_11   (0x800UL << ADC_TR1_HT1_Pos)
 
#define ADC_TR2_LT2_Pos   (0U)
 
#define ADC_TR2_LT2_Msk   (0xFFUL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2   ADC_TR2_LT2_Msk
 
#define ADC_TR2_LT2_0   (0x01UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2_1   (0x02UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2_2   (0x04UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2_3   (0x08UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2_4   (0x10UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2_5   (0x20UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2_6   (0x40UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_LT2_7   (0x80UL << ADC_TR2_LT2_Pos)
 
#define ADC_TR2_HT2_Pos   (16U)
 
#define ADC_TR2_HT2_Msk   (0xFFUL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2   ADC_TR2_HT2_Msk
 
#define ADC_TR2_HT2_0   (0x01UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2_1   (0x02UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2_2   (0x04UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2_3   (0x08UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2_4   (0x10UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2_5   (0x20UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2_6   (0x40UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR2_HT2_7   (0x80UL << ADC_TR2_HT2_Pos)
 
#define ADC_TR3_LT3_Pos   (0U)
 
#define ADC_TR3_LT3_Msk   (0xFFUL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3   ADC_TR3_LT3_Msk
 
#define ADC_TR3_LT3_0   (0x01UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3_1   (0x02UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3_2   (0x04UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3_3   (0x08UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3_4   (0x10UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3_5   (0x20UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3_6   (0x40UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_LT3_7   (0x80UL << ADC_TR3_LT3_Pos)
 
#define ADC_TR3_HT3_Pos   (16U)
 
#define ADC_TR3_HT3_Msk   (0xFFUL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3   ADC_TR3_HT3_Msk
 
#define ADC_TR3_HT3_0   (0x01UL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3_1   (0x02UL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3_2   (0x04UL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3_3   (0x08UL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3_4   (0x10UL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3_5   (0x20UL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3_6   (0x40UL << ADC_TR3_HT3_Pos)
 
#define ADC_TR3_HT3_7   (0x80UL << ADC_TR3_HT3_Pos)
 
#define ADC_SQR1_L_Pos   (0U)
 
#define ADC_SQR1_L_Msk   (0xFUL << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L   ADC_SQR1_L_Msk
 
#define ADC_SQR1_L_0   (0x1UL << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L_1   (0x2UL << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L_2   (0x4UL << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_L_3   (0x8UL << ADC_SQR1_L_Pos)
 
#define ADC_SQR1_SQ1_Pos   (6U)
 
#define ADC_SQR1_SQ1_Msk   (0x1FUL << ADC_SQR1_SQ1_Pos)
 
#define ADC_SQR1_SQ1   ADC_SQR1_SQ1_Msk
 
#define ADC_SQR1_SQ1_0   (0x01UL << ADC_SQR1_SQ1_Pos)
 
#define ADC_SQR1_SQ1_1   (0x02UL << ADC_SQR1_SQ1_Pos)
 
#define ADC_SQR1_SQ1_2   (0x04UL << ADC_SQR1_SQ1_Pos)
 
#define ADC_SQR1_SQ1_3   (0x08UL << ADC_SQR1_SQ1_Pos)
 
#define ADC_SQR1_SQ1_4   (0x10UL << ADC_SQR1_SQ1_Pos)
 
#define ADC_SQR1_SQ2_Pos   (12U)
 
#define ADC_SQR1_SQ2_Msk   (0x1FUL << ADC_SQR1_SQ2_Pos)
 
#define ADC_SQR1_SQ2   ADC_SQR1_SQ2_Msk
 
#define ADC_SQR1_SQ2_0   (0x01UL << ADC_SQR1_SQ2_Pos)
 
#define ADC_SQR1_SQ2_1   (0x02UL << ADC_SQR1_SQ2_Pos)
 
#define ADC_SQR1_SQ2_2   (0x04UL << ADC_SQR1_SQ2_Pos)
 
#define ADC_SQR1_SQ2_3   (0x08UL << ADC_SQR1_SQ2_Pos)
 
#define ADC_SQR1_SQ2_4   (0x10UL << ADC_SQR1_SQ2_Pos)
 
#define ADC_SQR1_SQ3_Pos   (18U)
 
#define ADC_SQR1_SQ3_Msk   (0x1FUL << ADC_SQR1_SQ3_Pos)
 
#define ADC_SQR1_SQ3   ADC_SQR1_SQ3_Msk
 
#define ADC_SQR1_SQ3_0   (0x01UL << ADC_SQR1_SQ3_Pos)
 
#define ADC_SQR1_SQ3_1   (0x02UL << ADC_SQR1_SQ3_Pos)
 
#define ADC_SQR1_SQ3_2   (0x04UL << ADC_SQR1_SQ3_Pos)
 
#define ADC_SQR1_SQ3_3   (0x08UL << ADC_SQR1_SQ3_Pos)
 
#define ADC_SQR1_SQ3_4   (0x10UL << ADC_SQR1_SQ3_Pos)
 
#define ADC_SQR1_SQ4_Pos   (24U)
 
#define ADC_SQR1_SQ4_Msk   (0x1FUL << ADC_SQR1_SQ4_Pos)
 
#define ADC_SQR1_SQ4   ADC_SQR1_SQ4_Msk
 
#define ADC_SQR1_SQ4_0   (0x01UL << ADC_SQR1_SQ4_Pos)
 
#define ADC_SQR1_SQ4_1   (0x02UL << ADC_SQR1_SQ4_Pos)
 
#define ADC_SQR1_SQ4_2   (0x04UL << ADC_SQR1_SQ4_Pos)
 
#define ADC_SQR1_SQ4_3   (0x08UL << ADC_SQR1_SQ4_Pos)
 
#define ADC_SQR1_SQ4_4   (0x10UL << ADC_SQR1_SQ4_Pos)
 
#define ADC_SQR2_SQ5_Pos   (0U)
 
#define ADC_SQR2_SQ5_Msk   (0x1FUL << ADC_SQR2_SQ5_Pos)
 
#define ADC_SQR2_SQ5   ADC_SQR2_SQ5_Msk
 
#define ADC_SQR2_SQ5_0   (0x01UL << ADC_SQR2_SQ5_Pos)
 
#define ADC_SQR2_SQ5_1   (0x02UL << ADC_SQR2_SQ5_Pos)
 
#define ADC_SQR2_SQ5_2   (0x04UL << ADC_SQR2_SQ5_Pos)
 
#define ADC_SQR2_SQ5_3   (0x08UL << ADC_SQR2_SQ5_Pos)
 
#define ADC_SQR2_SQ5_4   (0x10UL << ADC_SQR2_SQ5_Pos)
 
#define ADC_SQR2_SQ6_Pos   (6U)
 
#define ADC_SQR2_SQ6_Msk   (0x1FUL << ADC_SQR2_SQ6_Pos)
 
#define ADC_SQR2_SQ6   ADC_SQR2_SQ6_Msk
 
#define ADC_SQR2_SQ6_0   (0x01UL << ADC_SQR2_SQ6_Pos)
 
#define ADC_SQR2_SQ6_1   (0x02UL << ADC_SQR2_SQ6_Pos)
 
#define ADC_SQR2_SQ6_2   (0x04UL << ADC_SQR2_SQ6_Pos)
 
#define ADC_SQR2_SQ6_3   (0x08UL << ADC_SQR2_SQ6_Pos)
 
#define ADC_SQR2_SQ6_4   (0x10UL << ADC_SQR2_SQ6_Pos)
 
#define ADC_SQR2_SQ7_Pos   (12U)
 
#define ADC_SQR2_SQ7_Msk   (0x1FUL << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7   ADC_SQR2_SQ7_Msk
 
#define ADC_SQR2_SQ7_0   (0x01UL << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_1   (0x02UL << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_2   (0x04UL << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_3   (0x08UL << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ7_4   (0x10UL << ADC_SQR2_SQ7_Pos)
 
#define ADC_SQR2_SQ8_Pos   (18U)
 
#define ADC_SQR2_SQ8_Msk   (0x1FUL << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8   ADC_SQR2_SQ8_Msk
 
#define ADC_SQR2_SQ8_0   (0x01UL << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_1   (0x02UL << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_2   (0x04UL << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_3   (0x08UL << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ8_4   (0x10UL << ADC_SQR2_SQ8_Pos)
 
#define ADC_SQR2_SQ9_Pos   (24U)
 
#define ADC_SQR2_SQ9_Msk   (0x1FUL << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9   ADC_SQR2_SQ9_Msk
 
#define ADC_SQR2_SQ9_0   (0x01UL << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_1   (0x02UL << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_2   (0x04UL << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_3   (0x08UL << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR2_SQ9_4   (0x10UL << ADC_SQR2_SQ9_Pos)
 
#define ADC_SQR3_SQ10_Pos   (0U)
 
#define ADC_SQR3_SQ10_Msk   (0x1FUL << ADC_SQR3_SQ10_Pos)
 
#define ADC_SQR3_SQ10   ADC_SQR3_SQ10_Msk
 
#define ADC_SQR3_SQ10_0   (0x01UL << ADC_SQR3_SQ10_Pos)
 
#define ADC_SQR3_SQ10_1   (0x02UL << ADC_SQR3_SQ10_Pos)
 
#define ADC_SQR3_SQ10_2   (0x04UL << ADC_SQR3_SQ10_Pos)
 
#define ADC_SQR3_SQ10_3   (0x08UL << ADC_SQR3_SQ10_Pos)
 
#define ADC_SQR3_SQ10_4   (0x10UL << ADC_SQR3_SQ10_Pos)
 
#define ADC_SQR3_SQ11_Pos   (6U)
 
#define ADC_SQR3_SQ11_Msk   (0x1FUL << ADC_SQR3_SQ11_Pos)
 
#define ADC_SQR3_SQ11   ADC_SQR3_SQ11_Msk
 
#define ADC_SQR3_SQ11_0   (0x01UL << ADC_SQR3_SQ11_Pos)
 
#define ADC_SQR3_SQ11_1   (0x02UL << ADC_SQR3_SQ11_Pos)
 
#define ADC_SQR3_SQ11_2   (0x04UL << ADC_SQR3_SQ11_Pos)
 
#define ADC_SQR3_SQ11_3   (0x08UL << ADC_SQR3_SQ11_Pos)
 
#define ADC_SQR3_SQ11_4   (0x10UL << ADC_SQR3_SQ11_Pos)
 
#define ADC_SQR3_SQ12_Pos   (12U)
 
#define ADC_SQR3_SQ12_Msk   (0x1FUL << ADC_SQR3_SQ12_Pos)
 
#define ADC_SQR3_SQ12   ADC_SQR3_SQ12_Msk
 
#define ADC_SQR3_SQ12_0   (0x01UL << ADC_SQR3_SQ12_Pos)
 
#define ADC_SQR3_SQ12_1   (0x02UL << ADC_SQR3_SQ12_Pos)
 
#define ADC_SQR3_SQ12_2   (0x04UL << ADC_SQR3_SQ12_Pos)
 
#define ADC_SQR3_SQ12_3   (0x08UL << ADC_SQR3_SQ12_Pos)
 
#define ADC_SQR3_SQ12_4   (0x10UL << ADC_SQR3_SQ12_Pos)
 
#define ADC_SQR3_SQ13_Pos   (18U)
 
#define ADC_SQR3_SQ13_Msk   (0x1FUL << ADC_SQR3_SQ13_Pos)
 
#define ADC_SQR3_SQ13   ADC_SQR3_SQ13_Msk
 
#define ADC_SQR3_SQ13_0   (0x01UL << ADC_SQR3_SQ13_Pos)
 
#define ADC_SQR3_SQ13_1   (0x02UL << ADC_SQR3_SQ13_Pos)
 
#define ADC_SQR3_SQ13_2   (0x04UL << ADC_SQR3_SQ13_Pos)
 
#define ADC_SQR3_SQ13_3   (0x08UL << ADC_SQR3_SQ13_Pos)
 
#define ADC_SQR3_SQ13_4   (0x10UL << ADC_SQR3_SQ13_Pos)
 
#define ADC_SQR3_SQ14_Pos   (24U)
 
#define ADC_SQR3_SQ14_Msk   (0x1FUL << ADC_SQR3_SQ14_Pos)
 
#define ADC_SQR3_SQ14   ADC_SQR3_SQ14_Msk
 
#define ADC_SQR3_SQ14_0   (0x01UL << ADC_SQR3_SQ14_Pos)
 
#define ADC_SQR3_SQ14_1   (0x02UL << ADC_SQR3_SQ14_Pos)
 
#define ADC_SQR3_SQ14_2   (0x04UL << ADC_SQR3_SQ14_Pos)
 
#define ADC_SQR3_SQ14_3   (0x08UL << ADC_SQR3_SQ14_Pos)
 
#define ADC_SQR3_SQ14_4   (0x10UL << ADC_SQR3_SQ14_Pos)
 
#define ADC_SQR4_SQ15_Pos   (0U)
 
#define ADC_SQR4_SQ15_Msk   (0x1FUL << ADC_SQR4_SQ15_Pos)
 
#define ADC_SQR4_SQ15   ADC_SQR4_SQ15_Msk
 
#define ADC_SQR4_SQ15_0   (0x01UL << ADC_SQR4_SQ15_Pos)
 
#define ADC_SQR4_SQ15_1   (0x02UL << ADC_SQR4_SQ15_Pos)
 
#define ADC_SQR4_SQ15_2   (0x04UL << ADC_SQR4_SQ15_Pos)
 
#define ADC_SQR4_SQ15_3   (0x08UL << ADC_SQR4_SQ15_Pos)
 
#define ADC_SQR4_SQ15_4   (0x10UL << ADC_SQR4_SQ15_Pos)
 
#define ADC_SQR4_SQ16_Pos   (6U)
 
#define ADC_SQR4_SQ16_Msk   (0x1FUL << ADC_SQR4_SQ16_Pos)
 
#define ADC_SQR4_SQ16   ADC_SQR4_SQ16_Msk
 
#define ADC_SQR4_SQ16_0   (0x01UL << ADC_SQR4_SQ16_Pos)
 
#define ADC_SQR4_SQ16_1   (0x02UL << ADC_SQR4_SQ16_Pos)
 
#define ADC_SQR4_SQ16_2   (0x04UL << ADC_SQR4_SQ16_Pos)
 
#define ADC_SQR4_SQ16_3   (0x08UL << ADC_SQR4_SQ16_Pos)
 
#define ADC_SQR4_SQ16_4   (0x10UL << ADC_SQR4_SQ16_Pos)
 
#define ADC_DR_RDATA_Pos   (0U)
 
#define ADC_DR_RDATA_Msk   (0xFFFFUL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA   ADC_DR_RDATA_Msk
 
#define ADC_DR_RDATA_0   (0x0001UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_1   (0x0002UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_2   (0x0004UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_3   (0x0008UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_4   (0x0010UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_5   (0x0020UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_6   (0x0040UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_7   (0x0080UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_8   (0x0100UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_9   (0x0200UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_10   (0x0400UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_11   (0x0800UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_12   (0x1000UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_13   (0x2000UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_14   (0x4000UL << ADC_DR_RDATA_Pos)
 
#define ADC_DR_RDATA_15   (0x8000UL << ADC_DR_RDATA_Pos)
 
#define ADC_JSQR_JL_Pos   (0U)
 
#define ADC_JSQR_JL_Msk   (0x3UL << ADC_JSQR_JL_Pos)
 
#define ADC_JSQR_JL   ADC_JSQR_JL_Msk
 
#define ADC_JSQR_JL_0   (0x1UL << ADC_JSQR_JL_Pos)
 
#define ADC_JSQR_JL_1   (0x2UL << ADC_JSQR_JL_Pos)
 
#define ADC_JSQR_JEXTSEL_Pos   (2U)
 
#define ADC_JSQR_JEXTSEL_Msk   (0xFUL << ADC_JSQR_JEXTSEL_Pos)
 
#define ADC_JSQR_JEXTSEL   ADC_JSQR_JEXTSEL_Msk
 
#define ADC_JSQR_JEXTSEL_0   (0x1UL << ADC_JSQR_JEXTSEL_Pos)
 
#define ADC_JSQR_JEXTSEL_1   (0x2UL << ADC_JSQR_JEXTSEL_Pos)
 
#define ADC_JSQR_JEXTSEL_2   (0x4UL << ADC_JSQR_JEXTSEL_Pos)
 
#define ADC_JSQR_JEXTSEL_3   (0x8UL << ADC_JSQR_JEXTSEL_Pos)
 
#define ADC_JSQR_JEXTEN_Pos   (6U)
 
#define ADC_JSQR_JEXTEN_Msk   (0x3UL << ADC_JSQR_JEXTEN_Pos)
 
#define ADC_JSQR_JEXTEN   ADC_JSQR_JEXTEN_Msk
 
#define ADC_JSQR_JEXTEN_0   (0x1UL << ADC_JSQR_JEXTEN_Pos)
 
#define ADC_JSQR_JEXTEN_1   (0x2UL << ADC_JSQR_JEXTEN_Pos)
 
#define ADC_JSQR_JSQ1_Pos   (8U)
 
#define ADC_JSQR_JSQ1_Msk   (0x1FUL << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1   ADC_JSQR_JSQ1_Msk
 
#define ADC_JSQR_JSQ1_0   (0x01UL << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_1   (0x02UL << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_2   (0x04UL << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_3   (0x08UL << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ1_4   (0x10UL << ADC_JSQR_JSQ1_Pos)
 
#define ADC_JSQR_JSQ2_Pos   (14U)
 
#define ADC_JSQR_JSQ2_Msk   (0x1FUL << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2   ADC_JSQR_JSQ2_Msk
 
#define ADC_JSQR_JSQ2_0   (0x01UL << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_1   (0x02UL << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_2   (0x04UL << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_3   (0x08UL << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ2_4   (0x10UL << ADC_JSQR_JSQ2_Pos)
 
#define ADC_JSQR_JSQ3_Pos   (20U)
 
#define ADC_JSQR_JSQ3_Msk   (0x1FUL << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3   ADC_JSQR_JSQ3_Msk
 
#define ADC_JSQR_JSQ3_0   (0x01UL << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_1   (0x02UL << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_2   (0x04UL << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_3   (0x08UL << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ3_4   (0x10UL << ADC_JSQR_JSQ3_Pos)
 
#define ADC_JSQR_JSQ4_Pos   (26U)
 
#define ADC_JSQR_JSQ4_Msk   (0x1FUL << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4   ADC_JSQR_JSQ4_Msk
 
#define ADC_JSQR_JSQ4_0   (0x01UL << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_1   (0x02UL << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_2   (0x04UL << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_3   (0x08UL << ADC_JSQR_JSQ4_Pos)
 
#define ADC_JSQR_JSQ4_4   (0x10UL << ADC_JSQR_JSQ4_Pos)
 
#define ADC_OFR1_OFFSET1_Pos   (0U)
 
#define ADC_OFR1_OFFSET1_Msk   (0xFFFUL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1   ADC_OFR1_OFFSET1_Msk
 
#define ADC_OFR1_OFFSET1_0   (0x001UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_1   (0x002UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_2   (0x004UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_3   (0x008UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_4   (0x010UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_5   (0x020UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_6   (0x040UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_7   (0x080UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_8   (0x100UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_9   (0x200UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_10   (0x400UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_11   (0x800UL << ADC_OFR1_OFFSET1_Pos)
 
#define ADC_OFR1_OFFSET1_CH_Pos   (26U)
 
#define ADC_OFR1_OFFSET1_CH_Msk   (0x1FUL << ADC_OFR1_OFFSET1_CH_Pos)
 
#define ADC_OFR1_OFFSET1_CH   ADC_OFR1_OFFSET1_CH_Msk
 
#define ADC_OFR1_OFFSET1_CH_0   (0x01UL << ADC_OFR1_OFFSET1_CH_Pos)
 
#define ADC_OFR1_OFFSET1_CH_1   (0x02UL << ADC_OFR1_OFFSET1_CH_Pos)
 
#define ADC_OFR1_OFFSET1_CH_2   (0x04UL << ADC_OFR1_OFFSET1_CH_Pos)
 
#define ADC_OFR1_OFFSET1_CH_3   (0x08UL << ADC_OFR1_OFFSET1_CH_Pos)
 
#define ADC_OFR1_OFFSET1_CH_4   (0x10UL << ADC_OFR1_OFFSET1_CH_Pos)
 
#define ADC_OFR1_OFFSET1_EN_Pos   (31U)
 
#define ADC_OFR1_OFFSET1_EN_Msk   (0x1UL << ADC_OFR1_OFFSET1_EN_Pos)
 
#define ADC_OFR1_OFFSET1_EN   ADC_OFR1_OFFSET1_EN_Msk
 
#define ADC_OFR2_OFFSET2_Pos   (0U)
 
#define ADC_OFR2_OFFSET2_Msk   (0xFFFUL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2   ADC_OFR2_OFFSET2_Msk
 
#define ADC_OFR2_OFFSET2_0   (0x001UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_1   (0x002UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_2   (0x004UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_3   (0x008UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_4   (0x010UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_5   (0x020UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_6   (0x040UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_7   (0x080UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_8   (0x100UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_9   (0x200UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_10   (0x400UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_11   (0x800UL << ADC_OFR2_OFFSET2_Pos)
 
#define ADC_OFR2_OFFSET2_CH_Pos   (26U)
 
#define ADC_OFR2_OFFSET2_CH_Msk   (0x1FUL << ADC_OFR2_OFFSET2_CH_Pos)
 
#define ADC_OFR2_OFFSET2_CH   ADC_OFR2_OFFSET2_CH_Msk
 
#define ADC_OFR2_OFFSET2_CH_0   (0x01UL << ADC_OFR2_OFFSET2_CH_Pos)
 
#define ADC_OFR2_OFFSET2_CH_1   (0x02UL << ADC_OFR2_OFFSET2_CH_Pos)
 
#define ADC_OFR2_OFFSET2_CH_2   (0x04UL << ADC_OFR2_OFFSET2_CH_Pos)
 
#define ADC_OFR2_OFFSET2_CH_3   (0x08UL << ADC_OFR2_OFFSET2_CH_Pos)
 
#define ADC_OFR2_OFFSET2_CH_4   (0x10UL << ADC_OFR2_OFFSET2_CH_Pos)
 
#define ADC_OFR2_OFFSET2_EN_Pos   (31U)
 
#define ADC_OFR2_OFFSET2_EN_Msk   (0x1UL << ADC_OFR2_OFFSET2_EN_Pos)
 
#define ADC_OFR2_OFFSET2_EN   ADC_OFR2_OFFSET2_EN_Msk
 
#define ADC_OFR3_OFFSET3_Pos   (0U)
 
#define ADC_OFR3_OFFSET3_Msk   (0xFFFUL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3   ADC_OFR3_OFFSET3_Msk
 
#define ADC_OFR3_OFFSET3_0   (0x001UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_1   (0x002UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_2   (0x004UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_3   (0x008UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_4   (0x010UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_5   (0x020UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_6   (0x040UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_7   (0x080UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_8   (0x100UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_9   (0x200UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_10   (0x400UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_11   (0x800UL << ADC_OFR3_OFFSET3_Pos)
 
#define ADC_OFR3_OFFSET3_CH_Pos   (26U)
 
#define ADC_OFR3_OFFSET3_CH_Msk   (0x1FUL << ADC_OFR3_OFFSET3_CH_Pos)
 
#define ADC_OFR3_OFFSET3_CH   ADC_OFR3_OFFSET3_CH_Msk
 
#define ADC_OFR3_OFFSET3_CH_0   (0x01UL << ADC_OFR3_OFFSET3_CH_Pos)
 
#define ADC_OFR3_OFFSET3_CH_1   (0x02UL << ADC_OFR3_OFFSET3_CH_Pos)
 
#define ADC_OFR3_OFFSET3_CH_2   (0x04UL << ADC_OFR3_OFFSET3_CH_Pos)
 
#define ADC_OFR3_OFFSET3_CH_3   (0x08UL << ADC_OFR3_OFFSET3_CH_Pos)
 
#define ADC_OFR3_OFFSET3_CH_4   (0x10UL << ADC_OFR3_OFFSET3_CH_Pos)
 
#define ADC_OFR3_OFFSET3_EN_Pos   (31U)
 
#define ADC_OFR3_OFFSET3_EN_Msk   (0x1UL << ADC_OFR3_OFFSET3_EN_Pos)
 
#define ADC_OFR3_OFFSET3_EN   ADC_OFR3_OFFSET3_EN_Msk
 
#define ADC_OFR4_OFFSET4_Pos   (0U)
 
#define ADC_OFR4_OFFSET4_Msk   (0xFFFUL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4   ADC_OFR4_OFFSET4_Msk
 
#define ADC_OFR4_OFFSET4_0   (0x001UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_1   (0x002UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_2   (0x004UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_3   (0x008UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_4   (0x010UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_5   (0x020UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_6   (0x040UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_7   (0x080UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_8   (0x100UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_9   (0x200UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_10   (0x400UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_11   (0x800UL << ADC_OFR4_OFFSET4_Pos)
 
#define ADC_OFR4_OFFSET4_CH_Pos   (26U)
 
#define ADC_OFR4_OFFSET4_CH_Msk   (0x1FUL << ADC_OFR4_OFFSET4_CH_Pos)
 
#define ADC_OFR4_OFFSET4_CH   ADC_OFR4_OFFSET4_CH_Msk
 
#define ADC_OFR4_OFFSET4_CH_0   (0x01UL << ADC_OFR4_OFFSET4_CH_Pos)
 
#define ADC_OFR4_OFFSET4_CH_1   (0x02UL << ADC_OFR4_OFFSET4_CH_Pos)
 
#define ADC_OFR4_OFFSET4_CH_2   (0x04UL << ADC_OFR4_OFFSET4_CH_Pos)
 
#define ADC_OFR4_OFFSET4_CH_3   (0x08UL << ADC_OFR4_OFFSET4_CH_Pos)
 
#define ADC_OFR4_OFFSET4_CH_4   (0x10UL << ADC_OFR4_OFFSET4_CH_Pos)
 
#define ADC_OFR4_OFFSET4_EN_Pos   (31U)
 
#define ADC_OFR4_OFFSET4_EN_Msk   (0x1UL << ADC_OFR4_OFFSET4_EN_Pos)
 
#define ADC_OFR4_OFFSET4_EN   ADC_OFR4_OFFSET4_EN_Msk
 
#define ADC_JDR1_JDATA_Pos   (0U)
 
#define ADC_JDR1_JDATA_Msk   (0xFFFFUL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA   ADC_JDR1_JDATA_Msk
 
#define ADC_JDR1_JDATA_0   (0x0001UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_1   (0x0002UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_2   (0x0004UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_3   (0x0008UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_4   (0x0010UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_5   (0x0020UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_6   (0x0040UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_7   (0x0080UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_8   (0x0100UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_9   (0x0200UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_10   (0x0400UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_11   (0x0800UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_12   (0x1000UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_13   (0x2000UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_14   (0x4000UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR1_JDATA_15   (0x8000UL << ADC_JDR1_JDATA_Pos)
 
#define ADC_JDR2_JDATA_Pos   (0U)
 
#define ADC_JDR2_JDATA_Msk   (0xFFFFUL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA   ADC_JDR2_JDATA_Msk
 
#define ADC_JDR2_JDATA_0   (0x0001UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_1   (0x0002UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_2   (0x0004UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_3   (0x0008UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_4   (0x0010UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_5   (0x0020UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_6   (0x0040UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_7   (0x0080UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_8   (0x0100UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_9   (0x0200UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_10   (0x0400UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_11   (0x0800UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_12   (0x1000UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_13   (0x2000UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_14   (0x4000UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR2_JDATA_15   (0x8000UL << ADC_JDR2_JDATA_Pos)
 
#define ADC_JDR3_JDATA_Pos   (0U)
 
#define ADC_JDR3_JDATA_Msk   (0xFFFFUL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA   ADC_JDR3_JDATA_Msk
 
#define ADC_JDR3_JDATA_0   (0x0001UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_1   (0x0002UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_2   (0x0004UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_3   (0x0008UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_4   (0x0010UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_5   (0x0020UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_6   (0x0040UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_7   (0x0080UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_8   (0x0100UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_9   (0x0200UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_10   (0x0400UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_11   (0x0800UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_12   (0x1000UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_13   (0x2000UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_14   (0x4000UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR3_JDATA_15   (0x8000UL << ADC_JDR3_JDATA_Pos)
 
#define ADC_JDR4_JDATA_Pos   (0U)
 
#define ADC_JDR4_JDATA_Msk   (0xFFFFUL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA   ADC_JDR4_JDATA_Msk
 
#define ADC_JDR4_JDATA_0   (0x0001UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_1   (0x0002UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_2   (0x0004UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_3   (0x0008UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_4   (0x0010UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_5   (0x0020UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_6   (0x0040UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_7   (0x0080UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_8   (0x0100UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_9   (0x0200UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_10   (0x0400UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_11   (0x0800UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_12   (0x1000UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_13   (0x2000UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_14   (0x4000UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_JDR4_JDATA_15   (0x8000UL << ADC_JDR4_JDATA_Pos)
 
#define ADC_AWD2CR_AWD2CH_Pos   (0U)
 
#define ADC_AWD2CR_AWD2CH_Msk   (0x7FFFFUL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH   ADC_AWD2CR_AWD2CH_Msk
 
#define ADC_AWD2CR_AWD2CH_0   (0x00001UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_1   (0x00002UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_2   (0x00004UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_3   (0x00008UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_4   (0x00010UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_5   (0x00020UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_6   (0x00040UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_7   (0x00080UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_8   (0x00100UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_9   (0x00200UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_10   (0x00400UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_11   (0x00800UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_12   (0x01000UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_13   (0x02000UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_14   (0x04000UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_15   (0x08000UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_16   (0x10000UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_17   (0x20000UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD2CR_AWD2CH_18   (0x40000UL << ADC_AWD2CR_AWD2CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_Pos   (0U)
 
#define ADC_AWD3CR_AWD3CH_Msk   (0x7FFFFUL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH   ADC_AWD3CR_AWD3CH_Msk
 
#define ADC_AWD3CR_AWD3CH_0   (0x00001UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_1   (0x00002UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_2   (0x00004UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_3   (0x00008UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_4   (0x00010UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_5   (0x00020UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_6   (0x00040UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_7   (0x00080UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_8   (0x00100UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_9   (0x00200UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_10   (0x00400UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_11   (0x00800UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_12   (0x01000UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_13   (0x02000UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_14   (0x04000UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_15   (0x08000UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_16   (0x10000UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_17   (0x20000UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_AWD3CR_AWD3CH_18   (0x40000UL << ADC_AWD3CR_AWD3CH_Pos)
 
#define ADC_DIFSEL_DIFSEL_Pos   (0U)
 
#define ADC_DIFSEL_DIFSEL_Msk   (0x7FFFFUL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL   ADC_DIFSEL_DIFSEL_Msk
 
#define ADC_DIFSEL_DIFSEL_0   (0x00001UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_1   (0x00002UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_2   (0x00004UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_3   (0x00008UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_4   (0x00010UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_5   (0x00020UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_6   (0x00040UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_7   (0x00080UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_8   (0x00100UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_9   (0x00200UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_10   (0x00400UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_11   (0x00800UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_12   (0x01000UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_13   (0x02000UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_14   (0x04000UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_15   (0x08000UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_16   (0x10000UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_17   (0x20000UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_DIFSEL_DIFSEL_18   (0x40000UL << ADC_DIFSEL_DIFSEL_Pos)
 
#define ADC_CALFACT_CALFACT_S_Pos   (0U)
 
#define ADC_CALFACT_CALFACT_S_Msk   (0x7FUL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_S   ADC_CALFACT_CALFACT_S_Msk
 
#define ADC_CALFACT_CALFACT_S_0   (0x01UL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_S_1   (0x02UL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_S_2   (0x04UL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_S_3   (0x08UL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_S_4   (0x10UL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_S_5   (0x20UL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_S_6   (0x40UL << ADC_CALFACT_CALFACT_S_Pos)
 
#define ADC_CALFACT_CALFACT_D_Pos   (16U)
 
#define ADC_CALFACT_CALFACT_D_Msk   (0x7FUL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CALFACT_CALFACT_D   ADC_CALFACT_CALFACT_D_Msk
 
#define ADC_CALFACT_CALFACT_D_0   (0x01UL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CALFACT_CALFACT_D_1   (0x02UL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CALFACT_CALFACT_D_2   (0x04UL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CALFACT_CALFACT_D_3   (0x08UL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CALFACT_CALFACT_D_4   (0x10UL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CALFACT_CALFACT_D_5   (0x20UL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CALFACT_CALFACT_D_6   (0x40UL << ADC_CALFACT_CALFACT_D_Pos)
 
#define ADC_CSR_ADRDY_MST_Pos   (0U)
 
#define ADC_CSR_ADRDY_MST_Msk   (0x1UL << ADC_CSR_ADRDY_MST_Pos)
 
#define ADC_CSR_ADRDY_MST   ADC_CSR_ADRDY_MST_Msk
 
#define ADC_CSR_EOSMP_MST_Pos   (1U)
 
#define ADC_CSR_EOSMP_MST_Msk   (0x1UL << ADC_CSR_EOSMP_MST_Pos)
 
#define ADC_CSR_EOSMP_MST   ADC_CSR_EOSMP_MST_Msk
 
#define ADC_CSR_EOC_MST_Pos   (2U)
 
#define ADC_CSR_EOC_MST_Msk   (0x1UL << ADC_CSR_EOC_MST_Pos)
 
#define ADC_CSR_EOC_MST   ADC_CSR_EOC_MST_Msk
 
#define ADC_CSR_EOS_MST_Pos   (3U)
 
#define ADC_CSR_EOS_MST_Msk   (0x1UL << ADC_CSR_EOS_MST_Pos)
 
#define ADC_CSR_EOS_MST   ADC_CSR_EOS_MST_Msk
 
#define ADC_CSR_OVR_MST_Pos   (4U)
 
#define ADC_CSR_OVR_MST_Msk   (0x1UL << ADC_CSR_OVR_MST_Pos)
 
#define ADC_CSR_OVR_MST   ADC_CSR_OVR_MST_Msk
 
#define ADC_CSR_JEOC_MST_Pos   (5U)
 
#define ADC_CSR_JEOC_MST_Msk   (0x1UL << ADC_CSR_JEOC_MST_Pos)
 
#define ADC_CSR_JEOC_MST   ADC_CSR_JEOC_MST_Msk
 
#define ADC_CSR_JEOS_MST_Pos   (6U)
 
#define ADC_CSR_JEOS_MST_Msk   (0x1UL << ADC_CSR_JEOS_MST_Pos)
 
#define ADC_CSR_JEOS_MST   ADC_CSR_JEOS_MST_Msk
 
#define ADC_CSR_AWD1_MST_Pos   (7U)
 
#define ADC_CSR_AWD1_MST_Msk   (0x1UL << ADC_CSR_AWD1_MST_Pos)
 
#define ADC_CSR_AWD1_MST   ADC_CSR_AWD1_MST_Msk
 
#define ADC_CSR_AWD2_MST_Pos   (8U)
 
#define ADC_CSR_AWD2_MST_Msk   (0x1UL << ADC_CSR_AWD2_MST_Pos)
 
#define ADC_CSR_AWD2_MST   ADC_CSR_AWD2_MST_Msk
 
#define ADC_CSR_AWD3_MST_Pos   (9U)
 
#define ADC_CSR_AWD3_MST_Msk   (0x1UL << ADC_CSR_AWD3_MST_Pos)
 
#define ADC_CSR_AWD3_MST   ADC_CSR_AWD3_MST_Msk
 
#define ADC_CSR_JQOVF_MST_Pos   (10U)
 
#define ADC_CSR_JQOVF_MST_Msk   (0x1UL << ADC_CSR_JQOVF_MST_Pos)
 
#define ADC_CSR_JQOVF_MST   ADC_CSR_JQOVF_MST_Msk
 
#define ADC_CSR_ADRDY_SLV_Pos   (16U)
 
#define ADC_CSR_ADRDY_SLV_Msk   (0x1UL << ADC_CSR_ADRDY_SLV_Pos)
 
#define ADC_CSR_ADRDY_SLV   ADC_CSR_ADRDY_SLV_Msk
 
#define ADC_CSR_EOSMP_SLV_Pos   (17U)
 
#define ADC_CSR_EOSMP_SLV_Msk   (0x1UL << ADC_CSR_EOSMP_SLV_Pos)
 
#define ADC_CSR_EOSMP_SLV   ADC_CSR_EOSMP_SLV_Msk
 
#define ADC_CSR_EOC_SLV_Pos   (18U)
 
#define ADC_CSR_EOC_SLV_Msk   (0x1UL << ADC_CSR_EOC_SLV_Pos)
 
#define ADC_CSR_EOC_SLV   ADC_CSR_EOC_SLV_Msk
 
#define ADC_CSR_EOS_SLV_Pos   (19U)
 
#define ADC_CSR_EOS_SLV_Msk   (0x1UL << ADC_CSR_EOS_SLV_Pos)
 
#define ADC_CSR_EOS_SLV   ADC_CSR_EOS_SLV_Msk
 
#define ADC_CSR_OVR_SLV_Pos   (20U)
 
#define ADC_CSR_OVR_SLV_Msk   (0x1UL << ADC_CSR_OVR_SLV_Pos)
 
#define ADC_CSR_OVR_SLV   ADC_CSR_OVR_SLV_Msk
 
#define ADC_CSR_JEOC_SLV_Pos   (21U)
 
#define ADC_CSR_JEOC_SLV_Msk   (0x1UL << ADC_CSR_JEOC_SLV_Pos)
 
#define ADC_CSR_JEOC_SLV   ADC_CSR_JEOC_SLV_Msk
 
#define ADC_CSR_JEOS_SLV_Pos   (22U)
 
#define ADC_CSR_JEOS_SLV_Msk   (0x1UL << ADC_CSR_JEOS_SLV_Pos)
 
#define ADC_CSR_JEOS_SLV   ADC_CSR_JEOS_SLV_Msk
 
#define ADC_CSR_AWD1_SLV_Pos   (23U)
 
#define ADC_CSR_AWD1_SLV_Msk   (0x1UL << ADC_CSR_AWD1_SLV_Pos)
 
#define ADC_CSR_AWD1_SLV   ADC_CSR_AWD1_SLV_Msk
 
#define ADC_CSR_AWD2_SLV_Pos   (24U)
 
#define ADC_CSR_AWD2_SLV_Msk   (0x1UL << ADC_CSR_AWD2_SLV_Pos)
 
#define ADC_CSR_AWD2_SLV   ADC_CSR_AWD2_SLV_Msk
 
#define ADC_CSR_AWD3_SLV_Pos   (25U)
 
#define ADC_CSR_AWD3_SLV_Msk   (0x1UL << ADC_CSR_AWD3_SLV_Pos)
 
#define ADC_CSR_AWD3_SLV   ADC_CSR_AWD3_SLV_Msk
 
#define ADC_CSR_JQOVF_SLV_Pos   (26U)
 
#define ADC_CSR_JQOVF_SLV_Msk   (0x1UL << ADC_CSR_JQOVF_SLV_Pos)
 
#define ADC_CSR_JQOVF_SLV   ADC_CSR_JQOVF_SLV_Msk
 
#define ADC_CCR_DUAL_Pos   (0U)
 
#define ADC_CCR_DUAL_Msk   (0x1FUL << ADC_CCR_DUAL_Pos)
 
#define ADC_CCR_DUAL   ADC_CCR_DUAL_Msk
 
#define ADC_CCR_DUAL_0   (0x01UL << ADC_CCR_DUAL_Pos)
 
#define ADC_CCR_DUAL_1   (0x02UL << ADC_CCR_DUAL_Pos)
 
#define ADC_CCR_DUAL_2   (0x04UL << ADC_CCR_DUAL_Pos)
 
#define ADC_CCR_DUAL_3   (0x08UL << ADC_CCR_DUAL_Pos)
 
#define ADC_CCR_DUAL_4   (0x10UL << ADC_CCR_DUAL_Pos)
 
#define ADC_CCR_DELAY_Pos   (8U)
 
#define ADC_CCR_DELAY_Msk   (0xFUL << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY   ADC_CCR_DELAY_Msk
 
#define ADC_CCR_DELAY_0   (0x1UL << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY_1   (0x2UL << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY_2   (0x4UL << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DELAY_3   (0x8UL << ADC_CCR_DELAY_Pos)
 
#define ADC_CCR_DMACFG_Pos   (13U)
 
#define ADC_CCR_DMACFG_Msk   (0x1UL << ADC_CCR_DMACFG_Pos)
 
#define ADC_CCR_DMACFG   ADC_CCR_DMACFG_Msk
 
#define ADC_CCR_MDMA_Pos   (14U)
 
#define ADC_CCR_MDMA_Msk   (0x3UL << ADC_CCR_MDMA_Pos)
 
#define ADC_CCR_MDMA   ADC_CCR_MDMA_Msk
 
#define ADC_CCR_MDMA_0   (0x1UL << ADC_CCR_MDMA_Pos)
 
#define ADC_CCR_MDMA_1   (0x2UL << ADC_CCR_MDMA_Pos)
 
#define ADC_CCR_CKMODE_Pos   (16U)
 
#define ADC_CCR_CKMODE_Msk   (0x3UL << ADC_CCR_CKMODE_Pos)
 
#define ADC_CCR_CKMODE   ADC_CCR_CKMODE_Msk
 
#define ADC_CCR_CKMODE_0   (0x1UL << ADC_CCR_CKMODE_Pos)
 
#define ADC_CCR_CKMODE_1   (0x2UL << ADC_CCR_CKMODE_Pos)
 
#define ADC_CCR_PRESC_Pos   (18U)
 
#define ADC_CCR_PRESC_Msk   (0xFUL << ADC_CCR_PRESC_Pos)
 
#define ADC_CCR_PRESC   ADC_CCR_PRESC_Msk
 
#define ADC_CCR_PRESC_0   (0x1UL << ADC_CCR_PRESC_Pos)
 
#define ADC_CCR_PRESC_1   (0x2UL << ADC_CCR_PRESC_Pos)
 
#define ADC_CCR_PRESC_2   (0x4UL << ADC_CCR_PRESC_Pos)
 
#define ADC_CCR_PRESC_3   (0x8UL << ADC_CCR_PRESC_Pos)
 
#define ADC_CCR_VREFEN_Pos   (22U)
 
#define ADC_CCR_VREFEN_Msk   (0x1UL << ADC_CCR_VREFEN_Pos)
 
#define ADC_CCR_VREFEN   ADC_CCR_VREFEN_Msk
 
#define ADC_CCR_TSEN_Pos   (23U)
 
#define ADC_CCR_TSEN_Msk   (0x1UL << ADC_CCR_TSEN_Pos)
 
#define ADC_CCR_TSEN   ADC_CCR_TSEN_Msk
 
#define ADC_CCR_VBATEN_Pos   (24U)
 
#define ADC_CCR_VBATEN_Msk   (0x1UL << ADC_CCR_VBATEN_Pos)
 
#define ADC_CCR_VBATEN   ADC_CCR_VBATEN_Msk
 
#define ADC_CDR_RDATA_MST_Pos   (0U)
 
#define ADC_CDR_RDATA_MST_Msk   (0xFFFFUL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST   ADC_CDR_RDATA_MST_Msk
 
#define ADC_CDR_RDATA_MST_0   (0x0001UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_1   (0x0002UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_2   (0x0004UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_3   (0x0008UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_4   (0x0010UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_5   (0x0020UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_6   (0x0040UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_7   (0x0080UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_8   (0x0100UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_9   (0x0200UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_10   (0x0400UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_11   (0x0800UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_12   (0x1000UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_13   (0x2000UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_14   (0x4000UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_MST_15   (0x8000UL << ADC_CDR_RDATA_MST_Pos)
 
#define ADC_CDR_RDATA_SLV_Pos   (16U)
 
#define ADC_CDR_RDATA_SLV_Msk   (0xFFFFUL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV   ADC_CDR_RDATA_SLV_Msk
 
#define ADC_CDR_RDATA_SLV_0   (0x0001UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_1   (0x0002UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_2   (0x0004UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_3   (0x0008UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_4   (0x0010UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_5   (0x0020UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_6   (0x0040UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_7   (0x0080UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_8   (0x0100UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_9   (0x0200UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_10   (0x0400UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_11   (0x0800UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_12   (0x1000UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_13   (0x2000UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_14   (0x4000UL << ADC_CDR_RDATA_SLV_Pos)
 
#define ADC_CDR_RDATA_SLV_15   (0x8000UL << ADC_CDR_RDATA_SLV_Pos)
 
#define CAN_MCR_INRQ_Pos   (0U)
 
#define CAN_MCR_INRQ_Msk   (0x1UL << CAN_MCR_INRQ_Pos)
 
#define CAN_MCR_INRQ   CAN_MCR_INRQ_Msk
 
#define CAN_MCR_SLEEP_Pos   (1U)
 
#define CAN_MCR_SLEEP_Msk   (0x1UL << CAN_MCR_SLEEP_Pos)
 
#define CAN_MCR_SLEEP   CAN_MCR_SLEEP_Msk
 
#define CAN_MCR_TXFP_Pos   (2U)
 
#define CAN_MCR_TXFP_Msk   (0x1UL << CAN_MCR_TXFP_Pos)
 
#define CAN_MCR_TXFP   CAN_MCR_TXFP_Msk
 
#define CAN_MCR_RFLM_Pos   (3U)
 
#define CAN_MCR_RFLM_Msk   (0x1UL << CAN_MCR_RFLM_Pos)
 
#define CAN_MCR_RFLM   CAN_MCR_RFLM_Msk
 
#define CAN_MCR_NART_Pos   (4U)
 
#define CAN_MCR_NART_Msk   (0x1UL << CAN_MCR_NART_Pos)
 
#define CAN_MCR_NART   CAN_MCR_NART_Msk
 
#define CAN_MCR_AWUM_Pos   (5U)
 
#define CAN_MCR_AWUM_Msk   (0x1UL << CAN_MCR_AWUM_Pos)
 
#define CAN_MCR_AWUM   CAN_MCR_AWUM_Msk
 
#define CAN_MCR_ABOM_Pos   (6U)
 
#define CAN_MCR_ABOM_Msk   (0x1UL << CAN_MCR_ABOM_Pos)
 
#define CAN_MCR_ABOM   CAN_MCR_ABOM_Msk
 
#define CAN_MCR_TTCM_Pos   (7U)
 
#define CAN_MCR_TTCM_Msk   (0x1UL << CAN_MCR_TTCM_Pos)
 
#define CAN_MCR_TTCM   CAN_MCR_TTCM_Msk
 
#define CAN_MCR_RESET_Pos   (15U)
 
#define CAN_MCR_RESET_Msk   (0x1UL << CAN_MCR_RESET_Pos)
 
#define CAN_MCR_RESET   CAN_MCR_RESET_Msk
 
#define CAN_MSR_INAK_Pos   (0U)
 
#define CAN_MSR_INAK_Msk   (0x1UL << CAN_MSR_INAK_Pos)
 
#define CAN_MSR_INAK   CAN_MSR_INAK_Msk
 
#define CAN_MSR_SLAK_Pos   (1U)
 
#define CAN_MSR_SLAK_Msk   (0x1UL << CAN_MSR_SLAK_Pos)
 
#define CAN_MSR_SLAK   CAN_MSR_SLAK_Msk
 
#define CAN_MSR_ERRI_Pos   (2U)
 
#define CAN_MSR_ERRI_Msk   (0x1UL << CAN_MSR_ERRI_Pos)
 
#define CAN_MSR_ERRI   CAN_MSR_ERRI_Msk
 
#define CAN_MSR_WKUI_Pos   (3U)
 
#define CAN_MSR_WKUI_Msk   (0x1UL << CAN_MSR_WKUI_Pos)
 
#define CAN_MSR_WKUI   CAN_MSR_WKUI_Msk
 
#define CAN_MSR_SLAKI_Pos   (4U)
 
#define CAN_MSR_SLAKI_Msk   (0x1UL << CAN_MSR_SLAKI_Pos)
 
#define CAN_MSR_SLAKI   CAN_MSR_SLAKI_Msk
 
#define CAN_MSR_TXM_Pos   (8U)
 
#define CAN_MSR_TXM_Msk   (0x1UL << CAN_MSR_TXM_Pos)
 
#define CAN_MSR_TXM   CAN_MSR_TXM_Msk
 
#define CAN_MSR_RXM_Pos   (9U)
 
#define CAN_MSR_RXM_Msk   (0x1UL << CAN_MSR_RXM_Pos)
 
#define CAN_MSR_RXM   CAN_MSR_RXM_Msk
 
#define CAN_MSR_SAMP_Pos   (10U)
 
#define CAN_MSR_SAMP_Msk   (0x1UL << CAN_MSR_SAMP_Pos)
 
#define CAN_MSR_SAMP   CAN_MSR_SAMP_Msk
 
#define CAN_MSR_RX_Pos   (11U)
 
#define CAN_MSR_RX_Msk   (0x1UL << CAN_MSR_RX_Pos)
 
#define CAN_MSR_RX   CAN_MSR_RX_Msk
 
#define CAN_TSR_RQCP0_Pos   (0U)
 
#define CAN_TSR_RQCP0_Msk   (0x1UL << CAN_TSR_RQCP0_Pos)
 
#define CAN_TSR_RQCP0   CAN_TSR_RQCP0_Msk
 
#define CAN_TSR_TXOK0_Pos   (1U)
 
#define CAN_TSR_TXOK0_Msk   (0x1UL << CAN_TSR_TXOK0_Pos)
 
#define CAN_TSR_TXOK0   CAN_TSR_TXOK0_Msk
 
#define CAN_TSR_ALST0_Pos   (2U)
 
#define CAN_TSR_ALST0_Msk   (0x1UL << CAN_TSR_ALST0_Pos)
 
#define CAN_TSR_ALST0   CAN_TSR_ALST0_Msk
 
#define CAN_TSR_TERR0_Pos   (3U)
 
#define CAN_TSR_TERR0_Msk   (0x1UL << CAN_TSR_TERR0_Pos)
 
#define CAN_TSR_TERR0   CAN_TSR_TERR0_Msk
 
#define CAN_TSR_ABRQ0_Pos   (7U)
 
#define CAN_TSR_ABRQ0_Msk   (0x1UL << CAN_TSR_ABRQ0_Pos)
 
#define CAN_TSR_ABRQ0   CAN_TSR_ABRQ0_Msk
 
#define CAN_TSR_RQCP1_Pos   (8U)
 
#define CAN_TSR_RQCP1_Msk   (0x1UL << CAN_TSR_RQCP1_Pos)
 
#define CAN_TSR_RQCP1   CAN_TSR_RQCP1_Msk
 
#define CAN_TSR_TXOK1_Pos   (9U)
 
#define CAN_TSR_TXOK1_Msk   (0x1UL << CAN_TSR_TXOK1_Pos)
 
#define CAN_TSR_TXOK1   CAN_TSR_TXOK1_Msk
 
#define CAN_TSR_ALST1_Pos   (10U)
 
#define CAN_TSR_ALST1_Msk   (0x1UL << CAN_TSR_ALST1_Pos)
 
#define CAN_TSR_ALST1   CAN_TSR_ALST1_Msk
 
#define CAN_TSR_TERR1_Pos   (11U)
 
#define CAN_TSR_TERR1_Msk   (0x1UL << CAN_TSR_TERR1_Pos)
 
#define CAN_TSR_TERR1   CAN_TSR_TERR1_Msk
 
#define CAN_TSR_ABRQ1_Pos   (15U)
 
#define CAN_TSR_ABRQ1_Msk   (0x1UL << CAN_TSR_ABRQ1_Pos)
 
#define CAN_TSR_ABRQ1   CAN_TSR_ABRQ1_Msk
 
#define CAN_TSR_RQCP2_Pos   (16U)
 
#define CAN_TSR_RQCP2_Msk   (0x1UL << CAN_TSR_RQCP2_Pos)
 
#define CAN_TSR_RQCP2   CAN_TSR_RQCP2_Msk
 
#define CAN_TSR_TXOK2_Pos   (17U)
 
#define CAN_TSR_TXOK2_Msk   (0x1UL << CAN_TSR_TXOK2_Pos)
 
#define CAN_TSR_TXOK2   CAN_TSR_TXOK2_Msk
 
#define CAN_TSR_ALST2_Pos   (18U)
 
#define CAN_TSR_ALST2_Msk   (0x1UL << CAN_TSR_ALST2_Pos)
 
#define CAN_TSR_ALST2   CAN_TSR_ALST2_Msk
 
#define CAN_TSR_TERR2_Pos   (19U)
 
#define CAN_TSR_TERR2_Msk   (0x1UL << CAN_TSR_TERR2_Pos)
 
#define CAN_TSR_TERR2   CAN_TSR_TERR2_Msk
 
#define CAN_TSR_ABRQ2_Pos   (23U)
 
#define CAN_TSR_ABRQ2_Msk   (0x1UL << CAN_TSR_ABRQ2_Pos)
 
#define CAN_TSR_ABRQ2   CAN_TSR_ABRQ2_Msk
 
#define CAN_TSR_CODE_Pos   (24U)
 
#define CAN_TSR_CODE_Msk   (0x3UL << CAN_TSR_CODE_Pos)
 
#define CAN_TSR_CODE   CAN_TSR_CODE_Msk
 
#define CAN_TSR_TME_Pos   (26U)
 
#define CAN_TSR_TME_Msk   (0x7UL << CAN_TSR_TME_Pos)
 
#define CAN_TSR_TME   CAN_TSR_TME_Msk
 
#define CAN_TSR_TME0_Pos   (26U)
 
#define CAN_TSR_TME0_Msk   (0x1UL << CAN_TSR_TME0_Pos)
 
#define CAN_TSR_TME0   CAN_TSR_TME0_Msk
 
#define CAN_TSR_TME1_Pos   (27U)
 
#define CAN_TSR_TME1_Msk   (0x1UL << CAN_TSR_TME1_Pos)
 
#define CAN_TSR_TME1   CAN_TSR_TME1_Msk
 
#define CAN_TSR_TME2_Pos   (28U)
 
#define CAN_TSR_TME2_Msk   (0x1UL << CAN_TSR_TME2_Pos)
 
#define CAN_TSR_TME2   CAN_TSR_TME2_Msk
 
#define CAN_TSR_LOW_Pos   (29U)
 
#define CAN_TSR_LOW_Msk   (0x7UL << CAN_TSR_LOW_Pos)
 
#define CAN_TSR_LOW   CAN_TSR_LOW_Msk
 
#define CAN_TSR_LOW0_Pos   (29U)
 
#define CAN_TSR_LOW0_Msk   (0x1UL << CAN_TSR_LOW0_Pos)
 
#define CAN_TSR_LOW0   CAN_TSR_LOW0_Msk
 
#define CAN_TSR_LOW1_Pos   (30U)
 
#define CAN_TSR_LOW1_Msk   (0x1UL << CAN_TSR_LOW1_Pos)
 
#define CAN_TSR_LOW1   CAN_TSR_LOW1_Msk
 
#define CAN_TSR_LOW2_Pos   (31U)
 
#define CAN_TSR_LOW2_Msk   (0x1UL << CAN_TSR_LOW2_Pos)
 
#define CAN_TSR_LOW2   CAN_TSR_LOW2_Msk
 
#define CAN_RF0R_FMP0_Pos   (0U)
 
#define CAN_RF0R_FMP0_Msk   (0x3UL << CAN_RF0R_FMP0_Pos)
 
#define CAN_RF0R_FMP0   CAN_RF0R_FMP0_Msk
 
#define CAN_RF0R_FULL0_Pos   (3U)
 
#define CAN_RF0R_FULL0_Msk   (0x1UL << CAN_RF0R_FULL0_Pos)
 
#define CAN_RF0R_FULL0   CAN_RF0R_FULL0_Msk
 
#define CAN_RF0R_FOVR0_Pos   (4U)
 
#define CAN_RF0R_FOVR0_Msk   (0x1UL << CAN_RF0R_FOVR0_Pos)
 
#define CAN_RF0R_FOVR0   CAN_RF0R_FOVR0_Msk
 
#define CAN_RF0R_RFOM0_Pos   (5U)
 
#define CAN_RF0R_RFOM0_Msk   (0x1UL << CAN_RF0R_RFOM0_Pos)
 
#define CAN_RF0R_RFOM0   CAN_RF0R_RFOM0_Msk
 
#define CAN_RF1R_FMP1_Pos   (0U)
 
#define CAN_RF1R_FMP1_Msk   (0x3UL << CAN_RF1R_FMP1_Pos)
 
#define CAN_RF1R_FMP1   CAN_RF1R_FMP1_Msk
 
#define CAN_RF1R_FULL1_Pos   (3U)
 
#define CAN_RF1R_FULL1_Msk   (0x1UL << CAN_RF1R_FULL1_Pos)
 
#define CAN_RF1R_FULL1   CAN_RF1R_FULL1_Msk
 
#define CAN_RF1R_FOVR1_Pos   (4U)
 
#define CAN_RF1R_FOVR1_Msk   (0x1UL << CAN_RF1R_FOVR1_Pos)
 
#define CAN_RF1R_FOVR1   CAN_RF1R_FOVR1_Msk
 
#define CAN_RF1R_RFOM1_Pos   (5U)
 
#define CAN_RF1R_RFOM1_Msk   (0x1UL << CAN_RF1R_RFOM1_Pos)
 
#define CAN_RF1R_RFOM1   CAN_RF1R_RFOM1_Msk
 
#define CAN_IER_TMEIE_Pos   (0U)
 
#define CAN_IER_TMEIE_Msk   (0x1UL << CAN_IER_TMEIE_Pos)
 
#define CAN_IER_TMEIE   CAN_IER_TMEIE_Msk
 
#define CAN_IER_FMPIE0_Pos   (1U)
 
#define CAN_IER_FMPIE0_Msk   (0x1UL << CAN_IER_FMPIE0_Pos)
 
#define CAN_IER_FMPIE0   CAN_IER_FMPIE0_Msk
 
#define CAN_IER_FFIE0_Pos   (2U)
 
#define CAN_IER_FFIE0_Msk   (0x1UL << CAN_IER_FFIE0_Pos)
 
#define CAN_IER_FFIE0   CAN_IER_FFIE0_Msk
 
#define CAN_IER_FOVIE0_Pos   (3U)
 
#define CAN_IER_FOVIE0_Msk   (0x1UL << CAN_IER_FOVIE0_Pos)
 
#define CAN_IER_FOVIE0   CAN_IER_FOVIE0_Msk
 
#define CAN_IER_FMPIE1_Pos   (4U)
 
#define CAN_IER_FMPIE1_Msk   (0x1UL << CAN_IER_FMPIE1_Pos)
 
#define CAN_IER_FMPIE1   CAN_IER_FMPIE1_Msk
 
#define CAN_IER_FFIE1_Pos   (5U)
 
#define CAN_IER_FFIE1_Msk   (0x1UL << CAN_IER_FFIE1_Pos)
 
#define CAN_IER_FFIE1   CAN_IER_FFIE1_Msk
 
#define CAN_IER_FOVIE1_Pos   (6U)
 
#define CAN_IER_FOVIE1_Msk   (0x1UL << CAN_IER_FOVIE1_Pos)
 
#define CAN_IER_FOVIE1   CAN_IER_FOVIE1_Msk
 
#define CAN_IER_EWGIE_Pos   (8U)
 
#define CAN_IER_EWGIE_Msk   (0x1UL << CAN_IER_EWGIE_Pos)
 
#define CAN_IER_EWGIE   CAN_IER_EWGIE_Msk
 
#define CAN_IER_EPVIE_Pos   (9U)
 
#define CAN_IER_EPVIE_Msk   (0x1UL << CAN_IER_EPVIE_Pos)
 
#define CAN_IER_EPVIE   CAN_IER_EPVIE_Msk
 
#define CAN_IER_BOFIE_Pos   (10U)
 
#define CAN_IER_BOFIE_Msk   (0x1UL << CAN_IER_BOFIE_Pos)
 
#define CAN_IER_BOFIE   CAN_IER_BOFIE_Msk
 
#define CAN_IER_LECIE_Pos   (11U)
 
#define CAN_IER_LECIE_Msk   (0x1UL << CAN_IER_LECIE_Pos)
 
#define CAN_IER_LECIE   CAN_IER_LECIE_Msk
 
#define CAN_IER_ERRIE_Pos   (15U)
 
#define CAN_IER_ERRIE_Msk   (0x1UL << CAN_IER_ERRIE_Pos)
 
#define CAN_IER_ERRIE   CAN_IER_ERRIE_Msk
 
#define CAN_IER_WKUIE_Pos   (16U)
 
#define CAN_IER_WKUIE_Msk   (0x1UL << CAN_IER_WKUIE_Pos)
 
#define CAN_IER_WKUIE   CAN_IER_WKUIE_Msk
 
#define CAN_IER_SLKIE_Pos   (17U)
 
#define CAN_IER_SLKIE_Msk   (0x1UL << CAN_IER_SLKIE_Pos)
 
#define CAN_IER_SLKIE   CAN_IER_SLKIE_Msk
 
#define CAN_ESR_EWGF_Pos   (0U)
 
#define CAN_ESR_EWGF_Msk   (0x1UL << CAN_ESR_EWGF_Pos)
 
#define CAN_ESR_EWGF   CAN_ESR_EWGF_Msk
 
#define CAN_ESR_EPVF_Pos   (1U)
 
#define CAN_ESR_EPVF_Msk   (0x1UL << CAN_ESR_EPVF_Pos)
 
#define CAN_ESR_EPVF   CAN_ESR_EPVF_Msk
 
#define CAN_ESR_BOFF_Pos   (2U)
 
#define CAN_ESR_BOFF_Msk   (0x1UL << CAN_ESR_BOFF_Pos)
 
#define CAN_ESR_BOFF   CAN_ESR_BOFF_Msk
 
#define CAN_ESR_LEC_Pos   (4U)
 
#define CAN_ESR_LEC_Msk   (0x7UL << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_LEC   CAN_ESR_LEC_Msk
 
#define CAN_ESR_LEC_0   (0x1UL << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_LEC_1   (0x2UL << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_LEC_2   (0x4UL << CAN_ESR_LEC_Pos)
 
#define CAN_ESR_TEC_Pos   (16U)
 
#define CAN_ESR_TEC_Msk   (0xFFUL << CAN_ESR_TEC_Pos)
 
#define CAN_ESR_TEC   CAN_ESR_TEC_Msk
 
#define CAN_ESR_REC_Pos   (24U)
 
#define CAN_ESR_REC_Msk   (0xFFUL << CAN_ESR_REC_Pos)
 
#define CAN_ESR_REC   CAN_ESR_REC_Msk
 
#define CAN_BTR_BRP_Pos   (0U)
 
#define CAN_BTR_BRP_Msk   (0x3FFUL << CAN_BTR_BRP_Pos)
 
#define CAN_BTR_BRP   CAN_BTR_BRP_Msk
 
#define CAN_BTR_TS1_Pos   (16U)
 
#define CAN_BTR_TS1_Msk   (0xFUL << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1   CAN_BTR_TS1_Msk
 
#define CAN_BTR_TS1_0   (0x1UL << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1_1   (0x2UL << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1_2   (0x4UL << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS1_3   (0x8UL << CAN_BTR_TS1_Pos)
 
#define CAN_BTR_TS2_Pos   (20U)
 
#define CAN_BTR_TS2_Msk   (0x7UL << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_TS2   CAN_BTR_TS2_Msk
 
#define CAN_BTR_TS2_0   (0x1UL << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_TS2_1   (0x2UL << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_TS2_2   (0x4UL << CAN_BTR_TS2_Pos)
 
#define CAN_BTR_SJW_Pos   (24U)
 
#define CAN_BTR_SJW_Msk   (0x3UL << CAN_BTR_SJW_Pos)
 
#define CAN_BTR_SJW   CAN_BTR_SJW_Msk
 
#define CAN_BTR_SJW_0   (0x1UL << CAN_BTR_SJW_Pos)
 
#define CAN_BTR_SJW_1   (0x2UL << CAN_BTR_SJW_Pos)
 
#define CAN_BTR_LBKM_Pos   (30U)
 
#define CAN_BTR_LBKM_Msk   (0x1UL << CAN_BTR_LBKM_Pos)
 
#define CAN_BTR_LBKM   CAN_BTR_LBKM_Msk
 
#define CAN_BTR_SILM_Pos   (31U)
 
#define CAN_BTR_SILM_Msk   (0x1UL << CAN_BTR_SILM_Pos)
 
#define CAN_BTR_SILM   CAN_BTR_SILM_Msk
 
#define CAN_TI0R_TXRQ_Pos   (0U)
 
#define CAN_TI0R_TXRQ_Msk   (0x1UL << CAN_TI0R_TXRQ_Pos)
 
#define CAN_TI0R_TXRQ   CAN_TI0R_TXRQ_Msk
 
#define CAN_TI0R_RTR_Pos   (1U)
 
#define CAN_TI0R_RTR_Msk   (0x1UL << CAN_TI0R_RTR_Pos)
 
#define CAN_TI0R_RTR   CAN_TI0R_RTR_Msk
 
#define CAN_TI0R_IDE_Pos   (2U)
 
#define CAN_TI0R_IDE_Msk   (0x1UL << CAN_TI0R_IDE_Pos)
 
#define CAN_TI0R_IDE   CAN_TI0R_IDE_Msk
 
#define CAN_TI0R_EXID_Pos   (3U)
 
#define CAN_TI0R_EXID_Msk   (0x3FFFFUL << CAN_TI0R_EXID_Pos)
 
#define CAN_TI0R_EXID   CAN_TI0R_EXID_Msk
 
#define CAN_TI0R_STID_Pos   (21U)
 
#define CAN_TI0R_STID_Msk   (0x7FFUL << CAN_TI0R_STID_Pos)
 
#define CAN_TI0R_STID   CAN_TI0R_STID_Msk
 
#define CAN_TDT0R_DLC_Pos   (0U)
 
#define CAN_TDT0R_DLC_Msk   (0xFUL << CAN_TDT0R_DLC_Pos)
 
#define CAN_TDT0R_DLC   CAN_TDT0R_DLC_Msk
 
#define CAN_TDT0R_TGT_Pos   (8U)
 
#define CAN_TDT0R_TGT_Msk   (0x1UL << CAN_TDT0R_TGT_Pos)
 
#define CAN_TDT0R_TGT   CAN_TDT0R_TGT_Msk
 
#define CAN_TDT0R_TIME_Pos   (16U)
 
#define CAN_TDT0R_TIME_Msk   (0xFFFFUL << CAN_TDT0R_TIME_Pos)
 
#define CAN_TDT0R_TIME   CAN_TDT0R_TIME_Msk
 
#define CAN_TDL0R_DATA0_Pos   (0U)
 
#define CAN_TDL0R_DATA0_Msk   (0xFFUL << CAN_TDL0R_DATA0_Pos)
 
#define CAN_TDL0R_DATA0   CAN_TDL0R_DATA0_Msk
 
#define CAN_TDL0R_DATA1_Pos   (8U)
 
#define CAN_TDL0R_DATA1_Msk   (0xFFUL << CAN_TDL0R_DATA1_Pos)
 
#define CAN_TDL0R_DATA1   CAN_TDL0R_DATA1_Msk
 
#define CAN_TDL0R_DATA2_Pos   (16U)
 
#define CAN_TDL0R_DATA2_Msk   (0xFFUL << CAN_TDL0R_DATA2_Pos)
 
#define CAN_TDL0R_DATA2   CAN_TDL0R_DATA2_Msk
 
#define CAN_TDL0R_DATA3_Pos   (24U)
 
#define CAN_TDL0R_DATA3_Msk   (0xFFUL << CAN_TDL0R_DATA3_Pos)
 
#define CAN_TDL0R_DATA3   CAN_TDL0R_DATA3_Msk
 
#define CAN_TDH0R_DATA4_Pos   (0U)
 
#define CAN_TDH0R_DATA4_Msk   (0xFFUL << CAN_TDH0R_DATA4_Pos)
 
#define CAN_TDH0R_DATA4   CAN_TDH0R_DATA4_Msk
 
#define CAN_TDH0R_DATA5_Pos   (8U)
 
#define CAN_TDH0R_DATA5_Msk   (0xFFUL << CAN_TDH0R_DATA5_Pos)
 
#define CAN_TDH0R_DATA5   CAN_TDH0R_DATA5_Msk
 
#define CAN_TDH0R_DATA6_Pos   (16U)
 
#define CAN_TDH0R_DATA6_Msk   (0xFFUL << CAN_TDH0R_DATA6_Pos)
 
#define CAN_TDH0R_DATA6   CAN_TDH0R_DATA6_Msk
 
#define CAN_TDH0R_DATA7_Pos   (24U)
 
#define CAN_TDH0R_DATA7_Msk   (0xFFUL << CAN_TDH0R_DATA7_Pos)
 
#define CAN_TDH0R_DATA7   CAN_TDH0R_DATA7_Msk
 
#define CAN_TI1R_TXRQ_Pos   (0U)
 
#define CAN_TI1R_TXRQ_Msk   (0x1UL << CAN_TI1R_TXRQ_Pos)
 
#define CAN_TI1R_TXRQ   CAN_TI1R_TXRQ_Msk
 
#define CAN_TI1R_RTR_Pos   (1U)
 
#define CAN_TI1R_RTR_Msk   (0x1UL << CAN_TI1R_RTR_Pos)
 
#define CAN_TI1R_RTR   CAN_TI1R_RTR_Msk
 
#define CAN_TI1R_IDE_Pos   (2U)
 
#define CAN_TI1R_IDE_Msk   (0x1UL << CAN_TI1R_IDE_Pos)
 
#define CAN_TI1R_IDE   CAN_TI1R_IDE_Msk
 
#define CAN_TI1R_EXID_Pos   (3U)
 
#define CAN_TI1R_EXID_Msk   (0x3FFFFUL << CAN_TI1R_EXID_Pos)
 
#define CAN_TI1R_EXID   CAN_TI1R_EXID_Msk
 
#define CAN_TI1R_STID_Pos   (21U)
 
#define CAN_TI1R_STID_Msk   (0x7FFUL << CAN_TI1R_STID_Pos)
 
#define CAN_TI1R_STID   CAN_TI1R_STID_Msk
 
#define CAN_TDT1R_DLC_Pos   (0U)
 
#define CAN_TDT1R_DLC_Msk   (0xFUL << CAN_TDT1R_DLC_Pos)
 
#define CAN_TDT1R_DLC   CAN_TDT1R_DLC_Msk
 
#define CAN_TDT1R_TGT_Pos   (8U)
 
#define CAN_TDT1R_TGT_Msk   (0x1UL << CAN_TDT1R_TGT_Pos)
 
#define CAN_TDT1R_TGT   CAN_TDT1R_TGT_Msk
 
#define CAN_TDT1R_TIME_Pos   (16U)
 
#define CAN_TDT1R_TIME_Msk   (0xFFFFUL << CAN_TDT1R_TIME_Pos)
 
#define CAN_TDT1R_TIME   CAN_TDT1R_TIME_Msk
 
#define CAN_TDL1R_DATA0_Pos   (0U)
 
#define CAN_TDL1R_DATA0_Msk   (0xFFUL << CAN_TDL1R_DATA0_Pos)
 
#define CAN_TDL1R_DATA0   CAN_TDL1R_DATA0_Msk
 
#define CAN_TDL1R_DATA1_Pos   (8U)
 
#define CAN_TDL1R_DATA1_Msk   (0xFFUL << CAN_TDL1R_DATA1_Pos)
 
#define CAN_TDL1R_DATA1   CAN_TDL1R_DATA1_Msk
 
#define CAN_TDL1R_DATA2_Pos   (16U)
 
#define CAN_TDL1R_DATA2_Msk   (0xFFUL << CAN_TDL1R_DATA2_Pos)
 
#define CAN_TDL1R_DATA2   CAN_TDL1R_DATA2_Msk
 
#define CAN_TDL1R_DATA3_Pos   (24U)
 
#define CAN_TDL1R_DATA3_Msk   (0xFFUL << CAN_TDL1R_DATA3_Pos)
 
#define CAN_TDL1R_DATA3   CAN_TDL1R_DATA3_Msk
 
#define CAN_TDH1R_DATA4_Pos   (0U)
 
#define CAN_TDH1R_DATA4_Msk   (0xFFUL << CAN_TDH1R_DATA4_Pos)
 
#define CAN_TDH1R_DATA4   CAN_TDH1R_DATA4_Msk
 
#define CAN_TDH1R_DATA5_Pos   (8U)
 
#define CAN_TDH1R_DATA5_Msk   (0xFFUL << CAN_TDH1R_DATA5_Pos)
 
#define CAN_TDH1R_DATA5   CAN_TDH1R_DATA5_Msk
 
#define CAN_TDH1R_DATA6_Pos   (16U)
 
#define CAN_TDH1R_DATA6_Msk   (0xFFUL << CAN_TDH1R_DATA6_Pos)
 
#define CAN_TDH1R_DATA6   CAN_TDH1R_DATA6_Msk
 
#define CAN_TDH1R_DATA7_Pos   (24U)
 
#define CAN_TDH1R_DATA7_Msk   (0xFFUL << CAN_TDH1R_DATA7_Pos)
 
#define CAN_TDH1R_DATA7   CAN_TDH1R_DATA7_Msk
 
#define CAN_TI2R_TXRQ_Pos   (0U)
 
#define CAN_TI2R_TXRQ_Msk   (0x1UL << CAN_TI2R_TXRQ_Pos)
 
#define CAN_TI2R_TXRQ   CAN_TI2R_TXRQ_Msk
 
#define CAN_TI2R_RTR_Pos   (1U)
 
#define CAN_TI2R_RTR_Msk   (0x1UL << CAN_TI2R_RTR_Pos)
 
#define CAN_TI2R_RTR   CAN_TI2R_RTR_Msk
 
#define CAN_TI2R_IDE_Pos   (2U)
 
#define CAN_TI2R_IDE_Msk   (0x1UL << CAN_TI2R_IDE_Pos)
 
#define CAN_TI2R_IDE   CAN_TI2R_IDE_Msk
 
#define CAN_TI2R_EXID_Pos   (3U)
 
#define CAN_TI2R_EXID_Msk   (0x3FFFFUL << CAN_TI2R_EXID_Pos)
 
#define CAN_TI2R_EXID   CAN_TI2R_EXID_Msk
 
#define CAN_TI2R_STID_Pos   (21U)
 
#define CAN_TI2R_STID_Msk   (0x7FFUL << CAN_TI2R_STID_Pos)
 
#define CAN_TI2R_STID   CAN_TI2R_STID_Msk
 
#define CAN_TDT2R_DLC_Pos   (0U)
 
#define CAN_TDT2R_DLC_Msk   (0xFUL << CAN_TDT2R_DLC_Pos)
 
#define CAN_TDT2R_DLC   CAN_TDT2R_DLC_Msk
 
#define CAN_TDT2R_TGT_Pos   (8U)
 
#define CAN_TDT2R_TGT_Msk   (0x1UL << CAN_TDT2R_TGT_Pos)
 
#define CAN_TDT2R_TGT   CAN_TDT2R_TGT_Msk
 
#define CAN_TDT2R_TIME_Pos   (16U)
 
#define CAN_TDT2R_TIME_Msk   (0xFFFFUL << CAN_TDT2R_TIME_Pos)
 
#define CAN_TDT2R_TIME   CAN_TDT2R_TIME_Msk
 
#define CAN_TDL2R_DATA0_Pos   (0U)
 
#define CAN_TDL2R_DATA0_Msk   (0xFFUL << CAN_TDL2R_DATA0_Pos)
 
#define CAN_TDL2R_DATA0   CAN_TDL2R_DATA0_Msk
 
#define CAN_TDL2R_DATA1_Pos   (8U)
 
#define CAN_TDL2R_DATA1_Msk   (0xFFUL << CAN_TDL2R_DATA1_Pos)
 
#define CAN_TDL2R_DATA1   CAN_TDL2R_DATA1_Msk
 
#define CAN_TDL2R_DATA2_Pos   (16U)
 
#define CAN_TDL2R_DATA2_Msk   (0xFFUL << CAN_TDL2R_DATA2_Pos)
 
#define CAN_TDL2R_DATA2   CAN_TDL2R_DATA2_Msk
 
#define CAN_TDL2R_DATA3_Pos   (24U)
 
#define CAN_TDL2R_DATA3_Msk   (0xFFUL << CAN_TDL2R_DATA3_Pos)
 
#define CAN_TDL2R_DATA3   CAN_TDL2R_DATA3_Msk
 
#define CAN_TDH2R_DATA4_Pos   (0U)
 
#define CAN_TDH2R_DATA4_Msk   (0xFFUL << CAN_TDH2R_DATA4_Pos)
 
#define CAN_TDH2R_DATA4   CAN_TDH2R_DATA4_Msk
 
#define CAN_TDH2R_DATA5_Pos   (8U)
 
#define CAN_TDH2R_DATA5_Msk   (0xFFUL << CAN_TDH2R_DATA5_Pos)
 
#define CAN_TDH2R_DATA5   CAN_TDH2R_DATA5_Msk
 
#define CAN_TDH2R_DATA6_Pos   (16U)
 
#define CAN_TDH2R_DATA6_Msk   (0xFFUL << CAN_TDH2R_DATA6_Pos)
 
#define CAN_TDH2R_DATA6   CAN_TDH2R_DATA6_Msk
 
#define CAN_TDH2R_DATA7_Pos   (24U)
 
#define CAN_TDH2R_DATA7_Msk   (0xFFUL << CAN_TDH2R_DATA7_Pos)
 
#define CAN_TDH2R_DATA7   CAN_TDH2R_DATA7_Msk
 
#define CAN_RI0R_RTR_Pos   (1U)
 
#define CAN_RI0R_RTR_Msk   (0x1UL << CAN_RI0R_RTR_Pos)
 
#define CAN_RI0R_RTR   CAN_RI0R_RTR_Msk
 
#define CAN_RI0R_IDE_Pos   (2U)
 
#define CAN_RI0R_IDE_Msk   (0x1UL << CAN_RI0R_IDE_Pos)
 
#define CAN_RI0R_IDE   CAN_RI0R_IDE_Msk
 
#define CAN_RI0R_EXID_Pos   (3U)
 
#define CAN_RI0R_EXID_Msk   (0x3FFFFUL << CAN_RI0R_EXID_Pos)
 
#define CAN_RI0R_EXID   CAN_RI0R_EXID_Msk
 
#define CAN_RI0R_STID_Pos   (21U)
 
#define CAN_RI0R_STID_Msk   (0x7FFUL << CAN_RI0R_STID_Pos)
 
#define CAN_RI0R_STID   CAN_RI0R_STID_Msk
 
#define CAN_RDT0R_DLC_Pos   (0U)
 
#define CAN_RDT0R_DLC_Msk   (0xFUL << CAN_RDT0R_DLC_Pos)
 
#define CAN_RDT0R_DLC   CAN_RDT0R_DLC_Msk
 
#define CAN_RDT0R_FMI_Pos   (8U)
 
#define CAN_RDT0R_FMI_Msk   (0xFFUL << CAN_RDT0R_FMI_Pos)
 
#define CAN_RDT0R_FMI   CAN_RDT0R_FMI_Msk
 
#define CAN_RDT0R_TIME_Pos   (16U)
 
#define CAN_RDT0R_TIME_Msk   (0xFFFFUL << CAN_RDT0R_TIME_Pos)
 
#define CAN_RDT0R_TIME   CAN_RDT0R_TIME_Msk
 
#define CAN_RDL0R_DATA0_Pos   (0U)
 
#define CAN_RDL0R_DATA0_Msk   (0xFFUL << CAN_RDL0R_DATA0_Pos)
 
#define CAN_RDL0R_DATA0   CAN_RDL0R_DATA0_Msk
 
#define CAN_RDL0R_DATA1_Pos   (8U)
 
#define CAN_RDL0R_DATA1_Msk   (0xFFUL << CAN_RDL0R_DATA1_Pos)
 
#define CAN_RDL0R_DATA1   CAN_RDL0R_DATA1_Msk
 
#define CAN_RDL0R_DATA2_Pos   (16U)
 
#define CAN_RDL0R_DATA2_Msk   (0xFFUL << CAN_RDL0R_DATA2_Pos)
 
#define CAN_RDL0R_DATA2   CAN_RDL0R_DATA2_Msk
 
#define CAN_RDL0R_DATA3_Pos   (24U)
 
#define CAN_RDL0R_DATA3_Msk   (0xFFUL << CAN_RDL0R_DATA3_Pos)
 
#define CAN_RDL0R_DATA3   CAN_RDL0R_DATA3_Msk
 
#define CAN_RDH0R_DATA4_Pos   (0U)
 
#define CAN_RDH0R_DATA4_Msk   (0xFFUL << CAN_RDH0R_DATA4_Pos)
 
#define CAN_RDH0R_DATA4   CAN_RDH0R_DATA4_Msk
 
#define CAN_RDH0R_DATA5_Pos   (8U)
 
#define CAN_RDH0R_DATA5_Msk   (0xFFUL << CAN_RDH0R_DATA5_Pos)
 
#define CAN_RDH0R_DATA5   CAN_RDH0R_DATA5_Msk
 
#define CAN_RDH0R_DATA6_Pos   (16U)
 
#define CAN_RDH0R_DATA6_Msk   (0xFFUL << CAN_RDH0R_DATA6_Pos)
 
#define CAN_RDH0R_DATA6   CAN_RDH0R_DATA6_Msk
 
#define CAN_RDH0R_DATA7_Pos   (24U)
 
#define CAN_RDH0R_DATA7_Msk   (0xFFUL << CAN_RDH0R_DATA7_Pos)
 
#define CAN_RDH0R_DATA7   CAN_RDH0R_DATA7_Msk
 
#define CAN_RI1R_RTR_Pos   (1U)
 
#define CAN_RI1R_RTR_Msk   (0x1UL << CAN_RI1R_RTR_Pos)
 
#define CAN_RI1R_RTR   CAN_RI1R_RTR_Msk
 
#define CAN_RI1R_IDE_Pos   (2U)
 
#define CAN_RI1R_IDE_Msk   (0x1UL << CAN_RI1R_IDE_Pos)
 
#define CAN_RI1R_IDE   CAN_RI1R_IDE_Msk
 
#define CAN_RI1R_EXID_Pos   (3U)
 
#define CAN_RI1R_EXID_Msk   (0x3FFFFUL << CAN_RI1R_EXID_Pos)
 
#define CAN_RI1R_EXID   CAN_RI1R_EXID_Msk
 
#define CAN_RI1R_STID_Pos   (21U)
 
#define CAN_RI1R_STID_Msk   (0x7FFUL << CAN_RI1R_STID_Pos)
 
#define CAN_RI1R_STID   CAN_RI1R_STID_Msk
 
#define CAN_RDT1R_DLC_Pos   (0U)
 
#define CAN_RDT1R_DLC_Msk   (0xFUL << CAN_RDT1R_DLC_Pos)
 
#define CAN_RDT1R_DLC   CAN_RDT1R_DLC_Msk
 
#define CAN_RDT1R_FMI_Pos   (8U)
 
#define CAN_RDT1R_FMI_Msk   (0xFFUL << CAN_RDT1R_FMI_Pos)
 
#define CAN_RDT1R_FMI   CAN_RDT1R_FMI_Msk
 
#define CAN_RDT1R_TIME_Pos   (16U)
 
#define CAN_RDT1R_TIME_Msk   (0xFFFFUL << CAN_RDT1R_TIME_Pos)
 
#define CAN_RDT1R_TIME   CAN_RDT1R_TIME_Msk
 
#define CAN_RDL1R_DATA0_Pos   (0U)
 
#define CAN_RDL1R_DATA0_Msk   (0xFFUL << CAN_RDL1R_DATA0_Pos)
 
#define CAN_RDL1R_DATA0   CAN_RDL1R_DATA0_Msk
 
#define CAN_RDL1R_DATA1_Pos   (8U)
 
#define CAN_RDL1R_DATA1_Msk   (0xFFUL << CAN_RDL1R_DATA1_Pos)
 
#define CAN_RDL1R_DATA1   CAN_RDL1R_DATA1_Msk
 
#define CAN_RDL1R_DATA2_Pos   (16U)
 
#define CAN_RDL1R_DATA2_Msk   (0xFFUL << CAN_RDL1R_DATA2_Pos)
 
#define CAN_RDL1R_DATA2   CAN_RDL1R_DATA2_Msk
 
#define CAN_RDL1R_DATA3_Pos   (24U)
 
#define CAN_RDL1R_DATA3_Msk   (0xFFUL << CAN_RDL1R_DATA3_Pos)
 
#define CAN_RDL1R_DATA3   CAN_RDL1R_DATA3_Msk
 
#define CAN_RDH1R_DATA4_Pos   (0U)
 
#define CAN_RDH1R_DATA4_Msk   (0xFFUL << CAN_RDH1R_DATA4_Pos)
 
#define CAN_RDH1R_DATA4   CAN_RDH1R_DATA4_Msk
 
#define CAN_RDH1R_DATA5_Pos   (8U)
 
#define CAN_RDH1R_DATA5_Msk   (0xFFUL << CAN_RDH1R_DATA5_Pos)
 
#define CAN_RDH1R_DATA5   CAN_RDH1R_DATA5_Msk
 
#define CAN_RDH1R_DATA6_Pos   (16U)
 
#define CAN_RDH1R_DATA6_Msk   (0xFFUL << CAN_RDH1R_DATA6_Pos)
 
#define CAN_RDH1R_DATA6   CAN_RDH1R_DATA6_Msk
 
#define CAN_RDH1R_DATA7_Pos   (24U)
 
#define CAN_RDH1R_DATA7_Msk   (0xFFUL << CAN_RDH1R_DATA7_Pos)
 
#define CAN_RDH1R_DATA7   CAN_RDH1R_DATA7_Msk
 
#define CAN_FMR_FINIT_Pos   (0U)
 
#define CAN_FMR_FINIT_Msk   (0x1UL << CAN_FMR_FINIT_Pos)
 
#define CAN_FMR_FINIT   CAN_FMR_FINIT_Msk
 
#define CAN_FM1R_FBM_Pos   (0U)
 
#define CAN_FM1R_FBM_Msk   (0x3FFFUL << CAN_FM1R_FBM_Pos)
 
#define CAN_FM1R_FBM   CAN_FM1R_FBM_Msk
 
#define CAN_FM1R_FBM0_Pos   (0U)
 
#define CAN_FM1R_FBM0_Msk   (0x1UL << CAN_FM1R_FBM0_Pos)
 
#define CAN_FM1R_FBM0   CAN_FM1R_FBM0_Msk
 
#define CAN_FM1R_FBM1_Pos   (1U)
 
#define CAN_FM1R_FBM1_Msk   (0x1UL << CAN_FM1R_FBM1_Pos)
 
#define CAN_FM1R_FBM1   CAN_FM1R_FBM1_Msk
 
#define CAN_FM1R_FBM2_Pos   (2U)
 
#define CAN_FM1R_FBM2_Msk   (0x1UL << CAN_FM1R_FBM2_Pos)
 
#define CAN_FM1R_FBM2   CAN_FM1R_FBM2_Msk
 
#define CAN_FM1R_FBM3_Pos   (3U)
 
#define CAN_FM1R_FBM3_Msk   (0x1UL << CAN_FM1R_FBM3_Pos)
 
#define CAN_FM1R_FBM3   CAN_FM1R_FBM3_Msk
 
#define CAN_FM1R_FBM4_Pos   (4U)
 
#define CAN_FM1R_FBM4_Msk   (0x1UL << CAN_FM1R_FBM4_Pos)
 
#define CAN_FM1R_FBM4   CAN_FM1R_FBM4_Msk
 
#define CAN_FM1R_FBM5_Pos   (5U)
 
#define CAN_FM1R_FBM5_Msk   (0x1UL << CAN_FM1R_FBM5_Pos)
 
#define CAN_FM1R_FBM5   CAN_FM1R_FBM5_Msk
 
#define CAN_FM1R_FBM6_Pos   (6U)
 
#define CAN_FM1R_FBM6_Msk   (0x1UL << CAN_FM1R_FBM6_Pos)
 
#define CAN_FM1R_FBM6   CAN_FM1R_FBM6_Msk
 
#define CAN_FM1R_FBM7_Pos   (7U)
 
#define CAN_FM1R_FBM7_Msk   (0x1UL << CAN_FM1R_FBM7_Pos)
 
#define CAN_FM1R_FBM7   CAN_FM1R_FBM7_Msk
 
#define CAN_FM1R_FBM8_Pos   (8U)
 
#define CAN_FM1R_FBM8_Msk   (0x1UL << CAN_FM1R_FBM8_Pos)
 
#define CAN_FM1R_FBM8   CAN_FM1R_FBM8_Msk
 
#define CAN_FM1R_FBM9_Pos   (9U)
 
#define CAN_FM1R_FBM9_Msk   (0x1UL << CAN_FM1R_FBM9_Pos)
 
#define CAN_FM1R_FBM9   CAN_FM1R_FBM9_Msk
 
#define CAN_FM1R_FBM10_Pos   (10U)
 
#define CAN_FM1R_FBM10_Msk   (0x1UL << CAN_FM1R_FBM10_Pos)
 
#define CAN_FM1R_FBM10   CAN_FM1R_FBM10_Msk
 
#define CAN_FM1R_FBM11_Pos   (11U)
 
#define CAN_FM1R_FBM11_Msk   (0x1UL << CAN_FM1R_FBM11_Pos)
 
#define CAN_FM1R_FBM11   CAN_FM1R_FBM11_Msk
 
#define CAN_FM1R_FBM12_Pos   (12U)
 
#define CAN_FM1R_FBM12_Msk   (0x1UL << CAN_FM1R_FBM12_Pos)
 
#define CAN_FM1R_FBM12   CAN_FM1R_FBM12_Msk
 
#define CAN_FM1R_FBM13_Pos   (13U)
 
#define CAN_FM1R_FBM13_Msk   (0x1UL << CAN_FM1R_FBM13_Pos)
 
#define CAN_FM1R_FBM13   CAN_FM1R_FBM13_Msk
 
#define CAN_FS1R_FSC_Pos   (0U)
 
#define CAN_FS1R_FSC_Msk   (0x3FFFUL << CAN_FS1R_FSC_Pos)
 
#define CAN_FS1R_FSC   CAN_FS1R_FSC_Msk
 
#define CAN_FS1R_FSC0_Pos   (0U)
 
#define CAN_FS1R_FSC0_Msk   (0x1UL << CAN_FS1R_FSC0_Pos)
 
#define CAN_FS1R_FSC0   CAN_FS1R_FSC0_Msk
 
#define CAN_FS1R_FSC1_Pos   (1U)
 
#define CAN_FS1R_FSC1_Msk   (0x1UL << CAN_FS1R_FSC1_Pos)
 
#define CAN_FS1R_FSC1   CAN_FS1R_FSC1_Msk
 
#define CAN_FS1R_FSC2_Pos   (2U)
 
#define CAN_FS1R_FSC2_Msk   (0x1UL << CAN_FS1R_FSC2_Pos)
 
#define CAN_FS1R_FSC2   CAN_FS1R_FSC2_Msk
 
#define CAN_FS1R_FSC3_Pos   (3U)
 
#define CAN_FS1R_FSC3_Msk   (0x1UL << CAN_FS1R_FSC3_Pos)
 
#define CAN_FS1R_FSC3   CAN_FS1R_FSC3_Msk
 
#define CAN_FS1R_FSC4_Pos   (4U)
 
#define CAN_FS1R_FSC4_Msk   (0x1UL << CAN_FS1R_FSC4_Pos)
 
#define CAN_FS1R_FSC4   CAN_FS1R_FSC4_Msk
 
#define CAN_FS1R_FSC5_Pos   (5U)
 
#define CAN_FS1R_FSC5_Msk   (0x1UL << CAN_FS1R_FSC5_Pos)
 
#define CAN_FS1R_FSC5   CAN_FS1R_FSC5_Msk
 
#define CAN_FS1R_FSC6_Pos   (6U)
 
#define CAN_FS1R_FSC6_Msk   (0x1UL << CAN_FS1R_FSC6_Pos)
 
#define CAN_FS1R_FSC6   CAN_FS1R_FSC6_Msk
 
#define CAN_FS1R_FSC7_Pos   (7U)
 
#define CAN_FS1R_FSC7_Msk   (0x1UL << CAN_FS1R_FSC7_Pos)
 
#define CAN_FS1R_FSC7   CAN_FS1R_FSC7_Msk
 
#define CAN_FS1R_FSC8_Pos   (8U)
 
#define CAN_FS1R_FSC8_Msk   (0x1UL << CAN_FS1R_FSC8_Pos)
 
#define CAN_FS1R_FSC8   CAN_FS1R_FSC8_Msk
 
#define CAN_FS1R_FSC9_Pos   (9U)
 
#define CAN_FS1R_FSC9_Msk   (0x1UL << CAN_FS1R_FSC9_Pos)
 
#define CAN_FS1R_FSC9   CAN_FS1R_FSC9_Msk
 
#define CAN_FS1R_FSC10_Pos   (10U)
 
#define CAN_FS1R_FSC10_Msk   (0x1UL << CAN_FS1R_FSC10_Pos)
 
#define CAN_FS1R_FSC10   CAN_FS1R_FSC10_Msk
 
#define CAN_FS1R_FSC11_Pos   (11U)
 
#define CAN_FS1R_FSC11_Msk   (0x1UL << CAN_FS1R_FSC11_Pos)
 
#define CAN_FS1R_FSC11   CAN_FS1R_FSC11_Msk
 
#define CAN_FS1R_FSC12_Pos   (12U)
 
#define CAN_FS1R_FSC12_Msk   (0x1UL << CAN_FS1R_FSC12_Pos)
 
#define CAN_FS1R_FSC12   CAN_FS1R_FSC12_Msk
 
#define CAN_FS1R_FSC13_Pos   (13U)
 
#define CAN_FS1R_FSC13_Msk   (0x1UL << CAN_FS1R_FSC13_Pos)
 
#define CAN_FS1R_FSC13   CAN_FS1R_FSC13_Msk
 
#define CAN_FFA1R_FFA_Pos   (0U)
 
#define CAN_FFA1R_FFA_Msk   (0x3FFFUL << CAN_FFA1R_FFA_Pos)
 
#define CAN_FFA1R_FFA   CAN_FFA1R_FFA_Msk
 
#define CAN_FFA1R_FFA0_Pos   (0U)
 
#define CAN_FFA1R_FFA0_Msk   (0x1UL << CAN_FFA1R_FFA0_Pos)
 
#define CAN_FFA1R_FFA0   CAN_FFA1R_FFA0_Msk
 
#define CAN_FFA1R_FFA1_Pos   (1U)
 
#define CAN_FFA1R_FFA1_Msk   (0x1UL << CAN_FFA1R_FFA1_Pos)
 
#define CAN_FFA1R_FFA1   CAN_FFA1R_FFA1_Msk
 
#define CAN_FFA1R_FFA2_Pos   (2U)
 
#define CAN_FFA1R_FFA2_Msk   (0x1UL << CAN_FFA1R_FFA2_Pos)
 
#define CAN_FFA1R_FFA2   CAN_FFA1R_FFA2_Msk
 
#define CAN_FFA1R_FFA3_Pos   (3U)
 
#define CAN_FFA1R_FFA3_Msk   (0x1UL << CAN_FFA1R_FFA3_Pos)
 
#define CAN_FFA1R_FFA3   CAN_FFA1R_FFA3_Msk
 
#define CAN_FFA1R_FFA4_Pos   (4U)
 
#define CAN_FFA1R_FFA4_Msk   (0x1UL << CAN_FFA1R_FFA4_Pos)
 
#define CAN_FFA1R_FFA4   CAN_FFA1R_FFA4_Msk
 
#define CAN_FFA1R_FFA5_Pos   (5U)
 
#define CAN_FFA1R_FFA5_Msk   (0x1UL << CAN_FFA1R_FFA5_Pos)
 
#define CAN_FFA1R_FFA5   CAN_FFA1R_FFA5_Msk
 
#define CAN_FFA1R_FFA6_Pos   (6U)
 
#define CAN_FFA1R_FFA6_Msk   (0x1UL << CAN_FFA1R_FFA6_Pos)
 
#define CAN_FFA1R_FFA6   CAN_FFA1R_FFA6_Msk
 
#define CAN_FFA1R_FFA7_Pos   (7U)
 
#define CAN_FFA1R_FFA7_Msk   (0x1UL << CAN_FFA1R_FFA7_Pos)
 
#define CAN_FFA1R_FFA7   CAN_FFA1R_FFA7_Msk
 
#define CAN_FFA1R_FFA8_Pos   (8U)
 
#define CAN_FFA1R_FFA8_Msk   (0x1UL << CAN_FFA1R_FFA8_Pos)
 
#define CAN_FFA1R_FFA8   CAN_FFA1R_FFA8_Msk
 
#define CAN_FFA1R_FFA9_Pos   (9U)
 
#define CAN_FFA1R_FFA9_Msk   (0x1UL << CAN_FFA1R_FFA9_Pos)
 
#define CAN_FFA1R_FFA9   CAN_FFA1R_FFA9_Msk
 
#define CAN_FFA1R_FFA10_Pos   (10U)
 
#define CAN_FFA1R_FFA10_Msk   (0x1UL << CAN_FFA1R_FFA10_Pos)
 
#define CAN_FFA1R_FFA10   CAN_FFA1R_FFA10_Msk
 
#define CAN_FFA1R_FFA11_Pos   (11U)
 
#define CAN_FFA1R_FFA11_Msk   (0x1UL << CAN_FFA1R_FFA11_Pos)
 
#define CAN_FFA1R_FFA11   CAN_FFA1R_FFA11_Msk
 
#define CAN_FFA1R_FFA12_Pos   (12U)
 
#define CAN_FFA1R_FFA12_Msk   (0x1UL << CAN_FFA1R_FFA12_Pos)
 
#define CAN_FFA1R_FFA12   CAN_FFA1R_FFA12_Msk
 
#define CAN_FFA1R_FFA13_Pos   (13U)
 
#define CAN_FFA1R_FFA13_Msk   (0x1UL << CAN_FFA1R_FFA13_Pos)
 
#define CAN_FFA1R_FFA13   CAN_FFA1R_FFA13_Msk
 
#define CAN_FA1R_FACT_Pos   (0U)
 
#define CAN_FA1R_FACT_Msk   (0x3FFFUL << CAN_FA1R_FACT_Pos)
 
#define CAN_FA1R_FACT   CAN_FA1R_FACT_Msk
 
#define CAN_FA1R_FACT0_Pos   (0U)
 
#define CAN_FA1R_FACT0_Msk   (0x1UL << CAN_FA1R_FACT0_Pos)
 
#define CAN_FA1R_FACT0   CAN_FA1R_FACT0_Msk
 
#define CAN_FA1R_FACT1_Pos   (1U)
 
#define CAN_FA1R_FACT1_Msk   (0x1UL << CAN_FA1R_FACT1_Pos)
 
#define CAN_FA1R_FACT1   CAN_FA1R_FACT1_Msk
 
#define CAN_FA1R_FACT2_Pos   (2U)
 
#define CAN_FA1R_FACT2_Msk   (0x1UL << CAN_FA1R_FACT2_Pos)
 
#define CAN_FA1R_FACT2   CAN_FA1R_FACT2_Msk
 
#define CAN_FA1R_FACT3_Pos   (3U)
 
#define CAN_FA1R_FACT3_Msk   (0x1UL << CAN_FA1R_FACT3_Pos)
 
#define CAN_FA1R_FACT3   CAN_FA1R_FACT3_Msk
 
#define CAN_FA1R_FACT4_Pos   (4U)
 
#define CAN_FA1R_FACT4_Msk   (0x1UL << CAN_FA1R_FACT4_Pos)
 
#define CAN_FA1R_FACT4   CAN_FA1R_FACT4_Msk
 
#define CAN_FA1R_FACT5_Pos   (5U)
 
#define CAN_FA1R_FACT5_Msk   (0x1UL << CAN_FA1R_FACT5_Pos)
 
#define CAN_FA1R_FACT5   CAN_FA1R_FACT5_Msk
 
#define CAN_FA1R_FACT6_Pos   (6U)
 
#define CAN_FA1R_FACT6_Msk   (0x1UL << CAN_FA1R_FACT6_Pos)
 
#define CAN_FA1R_FACT6   CAN_FA1R_FACT6_Msk
 
#define CAN_FA1R_FACT7_Pos   (7U)
 
#define CAN_FA1R_FACT7_Msk   (0x1UL << CAN_FA1R_FACT7_Pos)
 
#define CAN_FA1R_FACT7   CAN_FA1R_FACT7_Msk
 
#define CAN_FA1R_FACT8_Pos   (8U)
 
#define CAN_FA1R_FACT8_Msk   (0x1UL << CAN_FA1R_FACT8_Pos)
 
#define CAN_FA1R_FACT8   CAN_FA1R_FACT8_Msk
 
#define CAN_FA1R_FACT9_Pos   (9U)
 
#define CAN_FA1R_FACT9_Msk   (0x1UL << CAN_FA1R_FACT9_Pos)
 
#define CAN_FA1R_FACT9   CAN_FA1R_FACT9_Msk
 
#define CAN_FA1R_FACT10_Pos   (10U)
 
#define CAN_FA1R_FACT10_Msk   (0x1UL << CAN_FA1R_FACT10_Pos)
 
#define CAN_FA1R_FACT10   CAN_FA1R_FACT10_Msk
 
#define CAN_FA1R_FACT11_Pos   (11U)
 
#define CAN_FA1R_FACT11_Msk   (0x1UL << CAN_FA1R_FACT11_Pos)
 
#define CAN_FA1R_FACT11   CAN_FA1R_FACT11_Msk
 
#define CAN_FA1R_FACT12_Pos   (12U)
 
#define CAN_FA1R_FACT12_Msk   (0x1UL << CAN_FA1R_FACT12_Pos)
 
#define CAN_FA1R_FACT12   CAN_FA1R_FACT12_Msk
 
#define CAN_FA1R_FACT13_Pos   (13U)
 
#define CAN_FA1R_FACT13_Msk   (0x1UL << CAN_FA1R_FACT13_Pos)
 
#define CAN_FA1R_FACT13   CAN_FA1R_FACT13_Msk
 
#define CAN_F0R1_FB0_Pos   (0U)
 
#define CAN_F0R1_FB0_Msk   (0x1UL << CAN_F0R1_FB0_Pos)
 
#define CAN_F0R1_FB0   CAN_F0R1_FB0_Msk
 
#define CAN_F0R1_FB1_Pos   (1U)
 
#define CAN_F0R1_FB1_Msk   (0x1UL << CAN_F0R1_FB1_Pos)
 
#define CAN_F0R1_FB1   CAN_F0R1_FB1_Msk
 
#define CAN_F0R1_FB2_Pos   (2U)
 
#define CAN_F0R1_FB2_Msk   (0x1UL << CAN_F0R1_FB2_Pos)
 
#define CAN_F0R1_FB2   CAN_F0R1_FB2_Msk
 
#define CAN_F0R1_FB3_Pos   (3U)
 
#define CAN_F0R1_FB3_Msk   (0x1UL << CAN_F0R1_FB3_Pos)
 
#define CAN_F0R1_FB3   CAN_F0R1_FB3_Msk
 
#define CAN_F0R1_FB4_Pos   (4U)
 
#define CAN_F0R1_FB4_Msk   (0x1UL << CAN_F0R1_FB4_Pos)
 
#define CAN_F0R1_FB4   CAN_F0R1_FB4_Msk
 
#define CAN_F0R1_FB5_Pos   (5U)
 
#define CAN_F0R1_FB5_Msk   (0x1UL << CAN_F0R1_FB5_Pos)
 
#define CAN_F0R1_FB5   CAN_F0R1_FB5_Msk
 
#define CAN_F0R1_FB6_Pos   (6U)
 
#define CAN_F0R1_FB6_Msk   (0x1UL << CAN_F0R1_FB6_Pos)
 
#define CAN_F0R1_FB6   CAN_F0R1_FB6_Msk
 
#define CAN_F0R1_FB7_Pos   (7U)
 
#define CAN_F0R1_FB7_Msk   (0x1UL << CAN_F0R1_FB7_Pos)
 
#define CAN_F0R1_FB7   CAN_F0R1_FB7_Msk
 
#define CAN_F0R1_FB8_Pos   (8U)
 
#define CAN_F0R1_FB8_Msk   (0x1UL << CAN_F0R1_FB8_Pos)
 
#define CAN_F0R1_FB8   CAN_F0R1_FB8_Msk
 
#define CAN_F0R1_FB9_Pos   (9U)
 
#define CAN_F0R1_FB9_Msk   (0x1UL << CAN_F0R1_FB9_Pos)
 
#define CAN_F0R1_FB9   CAN_F0R1_FB9_Msk
 
#define CAN_F0R1_FB10_Pos   (10U)
 
#define CAN_F0R1_FB10_Msk   (0x1UL << CAN_F0R1_FB10_Pos)
 
#define CAN_F0R1_FB10   CAN_F0R1_FB10_Msk
 
#define CAN_F0R1_FB11_Pos   (11U)
 
#define CAN_F0R1_FB11_Msk   (0x1UL << CAN_F0R1_FB11_Pos)
 
#define CAN_F0R1_FB11   CAN_F0R1_FB11_Msk
 
#define CAN_F0R1_FB12_Pos   (12U)
 
#define CAN_F0R1_FB12_Msk   (0x1UL << CAN_F0R1_FB12_Pos)
 
#define CAN_F0R1_FB12   CAN_F0R1_FB12_Msk
 
#define CAN_F0R1_FB13_Pos   (13U)
 
#define CAN_F0R1_FB13_Msk   (0x1UL << CAN_F0R1_FB13_Pos)
 
#define CAN_F0R1_FB13   CAN_F0R1_FB13_Msk
 
#define CAN_F0R1_FB14_Pos   (14U)
 
#define CAN_F0R1_FB14_Msk   (0x1UL << CAN_F0R1_FB14_Pos)
 
#define CAN_F0R1_FB14   CAN_F0R1_FB14_Msk
 
#define CAN_F0R1_FB15_Pos   (15U)
 
#define CAN_F0R1_FB15_Msk   (0x1UL << CAN_F0R1_FB15_Pos)
 
#define CAN_F0R1_FB15   CAN_F0R1_FB15_Msk
 
#define CAN_F0R1_FB16_Pos   (16U)
 
#define CAN_F0R1_FB16_Msk   (0x1UL << CAN_F0R1_FB16_Pos)
 
#define CAN_F0R1_FB16   CAN_F0R1_FB16_Msk
 
#define CAN_F0R1_FB17_Pos   (17U)
 
#define CAN_F0R1_FB17_Msk   (0x1UL << CAN_F0R1_FB17_Pos)
 
#define CAN_F0R1_FB17   CAN_F0R1_FB17_Msk
 
#define CAN_F0R1_FB18_Pos   (18U)
 
#define CAN_F0R1_FB18_Msk   (0x1UL << CAN_F0R1_FB18_Pos)
 
#define CAN_F0R1_FB18   CAN_F0R1_FB18_Msk
 
#define CAN_F0R1_FB19_Pos   (19U)
 
#define CAN_F0R1_FB19_Msk   (0x1UL << CAN_F0R1_FB19_Pos)
 
#define CAN_F0R1_FB19   CAN_F0R1_FB19_Msk
 
#define CAN_F0R1_FB20_Pos   (20U)
 
#define CAN_F0R1_FB20_Msk   (0x1UL << CAN_F0R1_FB20_Pos)
 
#define CAN_F0R1_FB20   CAN_F0R1_FB20_Msk
 
#define CAN_F0R1_FB21_Pos   (21U)
 
#define CAN_F0R1_FB21_Msk   (0x1UL << CAN_F0R1_FB21_Pos)
 
#define CAN_F0R1_FB21   CAN_F0R1_FB21_Msk
 
#define CAN_F0R1_FB22_Pos   (22U)
 
#define CAN_F0R1_FB22_Msk   (0x1UL << CAN_F0R1_FB22_Pos)
 
#define CAN_F0R1_FB22   CAN_F0R1_FB22_Msk
 
#define CAN_F0R1_FB23_Pos   (23U)
 
#define CAN_F0R1_FB23_Msk   (0x1UL << CAN_F0R1_FB23_Pos)
 
#define CAN_F0R1_FB23   CAN_F0R1_FB23_Msk
 
#define CAN_F0R1_FB24_Pos   (24U)
 
#define CAN_F0R1_FB24_Msk   (0x1UL << CAN_F0R1_FB24_Pos)
 
#define CAN_F0R1_FB24   CAN_F0R1_FB24_Msk
 
#define CAN_F0R1_FB25_Pos   (25U)
 
#define CAN_F0R1_FB25_Msk   (0x1UL << CAN_F0R1_FB25_Pos)
 
#define CAN_F0R1_FB25   CAN_F0R1_FB25_Msk
 
#define CAN_F0R1_FB26_Pos   (26U)
 
#define CAN_F0R1_FB26_Msk   (0x1UL << CAN_F0R1_FB26_Pos)
 
#define CAN_F0R1_FB26   CAN_F0R1_FB26_Msk
 
#define CAN_F0R1_FB27_Pos   (27U)
 
#define CAN_F0R1_FB27_Msk   (0x1UL << CAN_F0R1_FB27_Pos)
 
#define CAN_F0R1_FB27   CAN_F0R1_FB27_Msk
 
#define CAN_F0R1_FB28_Pos   (28U)
 
#define CAN_F0R1_FB28_Msk   (0x1UL << CAN_F0R1_FB28_Pos)
 
#define CAN_F0R1_FB28   CAN_F0R1_FB28_Msk
 
#define CAN_F0R1_FB29_Pos   (29U)
 
#define CAN_F0R1_FB29_Msk   (0x1UL << CAN_F0R1_FB29_Pos)
 
#define CAN_F0R1_FB29   CAN_F0R1_FB29_Msk
 
#define CAN_F0R1_FB30_Pos   (30U)
 
#define CAN_F0R1_FB30_Msk   (0x1UL << CAN_F0R1_FB30_Pos)
 
#define CAN_F0R1_FB30   CAN_F0R1_FB30_Msk
 
#define CAN_F0R1_FB31_Pos   (31U)
 
#define CAN_F0R1_FB31_Msk   (0x1UL << CAN_F0R1_FB31_Pos)
 
#define CAN_F0R1_FB31   CAN_F0R1_FB31_Msk
 
#define CAN_F1R1_FB0_Pos   (0U)
 
#define CAN_F1R1_FB0_Msk   (0x1UL << CAN_F1R1_FB0_Pos)
 
#define CAN_F1R1_FB0   CAN_F1R1_FB0_Msk
 
#define CAN_F1R1_FB1_Pos   (1U)
 
#define CAN_F1R1_FB1_Msk   (0x1UL << CAN_F1R1_FB1_Pos)
 
#define CAN_F1R1_FB1   CAN_F1R1_FB1_Msk
 
#define CAN_F1R1_FB2_Pos   (2U)
 
#define CAN_F1R1_FB2_Msk   (0x1UL << CAN_F1R1_FB2_Pos)
 
#define CAN_F1R1_FB2   CAN_F1R1_FB2_Msk
 
#define CAN_F1R1_FB3_Pos   (3U)
 
#define CAN_F1R1_FB3_Msk   (0x1UL << CAN_F1R1_FB3_Pos)
 
#define CAN_F1R1_FB3   CAN_F1R1_FB3_Msk
 
#define CAN_F1R1_FB4_Pos   (4U)
 
#define CAN_F1R1_FB4_Msk   (0x1UL << CAN_F1R1_FB4_Pos)
 
#define CAN_F1R1_FB4   CAN_F1R1_FB4_Msk
 
#define CAN_F1R1_FB5_Pos   (5U)
 
#define CAN_F1R1_FB5_Msk   (0x1UL << CAN_F1R1_FB5_Pos)
 
#define CAN_F1R1_FB5   CAN_F1R1_FB5_Msk
 
#define CAN_F1R1_FB6_Pos   (6U)
 
#define CAN_F1R1_FB6_Msk   (0x1UL << CAN_F1R1_FB6_Pos)
 
#define CAN_F1R1_FB6   CAN_F1R1_FB6_Msk
 
#define CAN_F1R1_FB7_Pos   (7U)
 
#define CAN_F1R1_FB7_Msk   (0x1UL << CAN_F1R1_FB7_Pos)
 
#define CAN_F1R1_FB7   CAN_F1R1_FB7_Msk
 
#define CAN_F1R1_FB8_Pos   (8U)
 
#define CAN_F1R1_FB8_Msk   (0x1UL << CAN_F1R1_FB8_Pos)
 
#define CAN_F1R1_FB8   CAN_F1R1_FB8_Msk
 
#define CAN_F1R1_FB9_Pos   (9U)
 
#define CAN_F1R1_FB9_Msk   (0x1UL << CAN_F1R1_FB9_Pos)
 
#define CAN_F1R1_FB9   CAN_F1R1_FB9_Msk
 
#define CAN_F1R1_FB10_Pos   (10U)
 
#define CAN_F1R1_FB10_Msk   (0x1UL << CAN_F1R1_FB10_Pos)
 
#define CAN_F1R1_FB10   CAN_F1R1_FB10_Msk
 
#define CAN_F1R1_FB11_Pos   (11U)
 
#define CAN_F1R1_FB11_Msk   (0x1UL << CAN_F1R1_FB11_Pos)
 
#define CAN_F1R1_FB11   CAN_F1R1_FB11_Msk
 
#define CAN_F1R1_FB12_Pos   (12U)
 
#define CAN_F1R1_FB12_Msk   (0x1UL << CAN_F1R1_FB12_Pos)
 
#define CAN_F1R1_FB12   CAN_F1R1_FB12_Msk
 
#define CAN_F1R1_FB13_Pos   (13U)
 
#define CAN_F1R1_FB13_Msk   (0x1UL << CAN_F1R1_FB13_Pos)
 
#define CAN_F1R1_FB13   CAN_F1R1_FB13_Msk
 
#define CAN_F1R1_FB14_Pos   (14U)
 
#define CAN_F1R1_FB14_Msk   (0x1UL << CAN_F1R1_FB14_Pos)
 
#define CAN_F1R1_FB14   CAN_F1R1_FB14_Msk
 
#define CAN_F1R1_FB15_Pos   (15U)
 
#define CAN_F1R1_FB15_Msk   (0x1UL << CAN_F1R1_FB15_Pos)
 
#define CAN_F1R1_FB15   CAN_F1R1_FB15_Msk
 
#define CAN_F1R1_FB16_Pos   (16U)
 
#define CAN_F1R1_FB16_Msk   (0x1UL << CAN_F1R1_FB16_Pos)
 
#define CAN_F1R1_FB16   CAN_F1R1_FB16_Msk
 
#define CAN_F1R1_FB17_Pos   (17U)
 
#define CAN_F1R1_FB17_Msk   (0x1UL << CAN_F1R1_FB17_Pos)
 
#define CAN_F1R1_FB17   CAN_F1R1_FB17_Msk
 
#define CAN_F1R1_FB18_Pos   (18U)
 
#define CAN_F1R1_FB18_Msk   (0x1UL << CAN_F1R1_FB18_Pos)
 
#define CAN_F1R1_FB18   CAN_F1R1_FB18_Msk
 
#define CAN_F1R1_FB19_Pos   (19U)
 
#define CAN_F1R1_FB19_Msk   (0x1UL << CAN_F1R1_FB19_Pos)
 
#define CAN_F1R1_FB19   CAN_F1R1_FB19_Msk
 
#define CAN_F1R1_FB20_Pos   (20U)
 
#define CAN_F1R1_FB20_Msk   (0x1UL << CAN_F1R1_FB20_Pos)
 
#define CAN_F1R1_FB20   CAN_F1R1_FB20_Msk
 
#define CAN_F1R1_FB21_Pos   (21U)
 
#define CAN_F1R1_FB21_Msk   (0x1UL << CAN_F1R1_FB21_Pos)
 
#define CAN_F1R1_FB21   CAN_F1R1_FB21_Msk
 
#define CAN_F1R1_FB22_Pos   (22U)
 
#define CAN_F1R1_FB22_Msk   (0x1UL << CAN_F1R1_FB22_Pos)
 
#define CAN_F1R1_FB22   CAN_F1R1_FB22_Msk
 
#define CAN_F1R1_FB23_Pos   (23U)
 
#define CAN_F1R1_FB23_Msk   (0x1UL << CAN_F1R1_FB23_Pos)
 
#define CAN_F1R1_FB23   CAN_F1R1_FB23_Msk
 
#define CAN_F1R1_FB24_Pos   (24U)
 
#define CAN_F1R1_FB24_Msk   (0x1UL << CAN_F1R1_FB24_Pos)
 
#define CAN_F1R1_FB24   CAN_F1R1_FB24_Msk
 
#define CAN_F1R1_FB25_Pos   (25U)
 
#define CAN_F1R1_FB25_Msk   (0x1UL << CAN_F1R1_FB25_Pos)
 
#define CAN_F1R1_FB25   CAN_F1R1_FB25_Msk
 
#define CAN_F1R1_FB26_Pos   (26U)
 
#define CAN_F1R1_FB26_Msk   (0x1UL << CAN_F1R1_FB26_Pos)
 
#define CAN_F1R1_FB26   CAN_F1R1_FB26_Msk
 
#define CAN_F1R1_FB27_Pos   (27U)
 
#define CAN_F1R1_FB27_Msk   (0x1UL << CAN_F1R1_FB27_Pos)
 
#define CAN_F1R1_FB27   CAN_F1R1_FB27_Msk
 
#define CAN_F1R1_FB28_Pos   (28U)
 
#define CAN_F1R1_FB28_Msk   (0x1UL << CAN_F1R1_FB28_Pos)
 
#define CAN_F1R1_FB28   CAN_F1R1_FB28_Msk
 
#define CAN_F1R1_FB29_Pos   (29U)
 
#define CAN_F1R1_FB29_Msk   (0x1UL << CAN_F1R1_FB29_Pos)
 
#define CAN_F1R1_FB29   CAN_F1R1_FB29_Msk
 
#define CAN_F1R1_FB30_Pos   (30U)
 
#define CAN_F1R1_FB30_Msk   (0x1UL << CAN_F1R1_FB30_Pos)
 
#define CAN_F1R1_FB30   CAN_F1R1_FB30_Msk
 
#define CAN_F1R1_FB31_Pos   (31U)
 
#define CAN_F1R1_FB31_Msk   (0x1UL << CAN_F1R1_FB31_Pos)
 
#define CAN_F1R1_FB31   CAN_F1R1_FB31_Msk
 
#define CAN_F2R1_FB0_Pos   (0U)
 
#define CAN_F2R1_FB0_Msk   (0x1UL << CAN_F2R1_FB0_Pos)
 
#define CAN_F2R1_FB0   CAN_F2R1_FB0_Msk
 
#define CAN_F2R1_FB1_Pos   (1U)
 
#define CAN_F2R1_FB1_Msk   (0x1UL << CAN_F2R1_FB1_Pos)
 
#define CAN_F2R1_FB1   CAN_F2R1_FB1_Msk
 
#define CAN_F2R1_FB2_Pos   (2U)
 
#define CAN_F2R1_FB2_Msk   (0x1UL << CAN_F2R1_FB2_Pos)
 
#define CAN_F2R1_FB2   CAN_F2R1_FB2_Msk
 
#define CAN_F2R1_FB3_Pos   (3U)
 
#define CAN_F2R1_FB3_Msk   (0x1UL << CAN_F2R1_FB3_Pos)
 
#define CAN_F2R1_FB3   CAN_F2R1_FB3_Msk
 
#define CAN_F2R1_FB4_Pos   (4U)
 
#define CAN_F2R1_FB4_Msk   (0x1UL << CAN_F2R1_FB4_Pos)
 
#define CAN_F2R1_FB4   CAN_F2R1_FB4_Msk
 
#define CAN_F2R1_FB5_Pos   (5U)
 
#define CAN_F2R1_FB5_Msk   (0x1UL << CAN_F2R1_FB5_Pos)
 
#define CAN_F2R1_FB5   CAN_F2R1_FB5_Msk
 
#define CAN_F2R1_FB6_Pos   (6U)
 
#define CAN_F2R1_FB6_Msk   (0x1UL << CAN_F2R1_FB6_Pos)
 
#define CAN_F2R1_FB6   CAN_F2R1_FB6_Msk
 
#define CAN_F2R1_FB7_Pos   (7U)
 
#define CAN_F2R1_FB7_Msk   (0x1UL << CAN_F2R1_FB7_Pos)
 
#define CAN_F2R1_FB7   CAN_F2R1_FB7_Msk
 
#define CAN_F2R1_FB8_Pos   (8U)
 
#define CAN_F2R1_FB8_Msk   (0x1UL << CAN_F2R1_FB8_Pos)
 
#define CAN_F2R1_FB8   CAN_F2R1_FB8_Msk
 
#define CAN_F2R1_FB9_Pos   (9U)
 
#define CAN_F2R1_FB9_Msk   (0x1UL << CAN_F2R1_FB9_Pos)
 
#define CAN_F2R1_FB9   CAN_F2R1_FB9_Msk
 
#define CAN_F2R1_FB10_Pos   (10U)
 
#define CAN_F2R1_FB10_Msk   (0x1UL << CAN_F2R1_FB10_Pos)
 
#define CAN_F2R1_FB10   CAN_F2R1_FB10_Msk
 
#define CAN_F2R1_FB11_Pos   (11U)
 
#define CAN_F2R1_FB11_Msk   (0x1UL << CAN_F2R1_FB11_Pos)
 
#define CAN_F2R1_FB11   CAN_F2R1_FB11_Msk
 
#define CAN_F2R1_FB12_Pos   (12U)
 
#define CAN_F2R1_FB12_Msk   (0x1UL << CAN_F2R1_FB12_Pos)
 
#define CAN_F2R1_FB12   CAN_F2R1_FB12_Msk
 
#define CAN_F2R1_FB13_Pos   (13U)
 
#define CAN_F2R1_FB13_Msk   (0x1UL << CAN_F2R1_FB13_Pos)
 
#define CAN_F2R1_FB13   CAN_F2R1_FB13_Msk
 
#define CAN_F2R1_FB14_Pos   (14U)
 
#define CAN_F2R1_FB14_Msk   (0x1UL << CAN_F2R1_FB14_Pos)
 
#define CAN_F2R1_FB14   CAN_F2R1_FB14_Msk
 
#define CAN_F2R1_FB15_Pos   (15U)
 
#define CAN_F2R1_FB15_Msk   (0x1UL << CAN_F2R1_FB15_Pos)
 
#define CAN_F2R1_FB15   CAN_F2R1_FB15_Msk
 
#define CAN_F2R1_FB16_Pos   (16U)
 
#define CAN_F2R1_FB16_Msk   (0x1UL << CAN_F2R1_FB16_Pos)
 
#define CAN_F2R1_FB16   CAN_F2R1_FB16_Msk
 
#define CAN_F2R1_FB17_Pos   (17U)
 
#define CAN_F2R1_FB17_Msk   (0x1UL << CAN_F2R1_FB17_Pos)
 
#define CAN_F2R1_FB17   CAN_F2R1_FB17_Msk
 
#define CAN_F2R1_FB18_Pos   (18U)
 
#define CAN_F2R1_FB18_Msk   (0x1UL << CAN_F2R1_FB18_Pos)
 
#define CAN_F2R1_FB18   CAN_F2R1_FB18_Msk
 
#define CAN_F2R1_FB19_Pos   (19U)
 
#define CAN_F2R1_FB19_Msk   (0x1UL << CAN_F2R1_FB19_Pos)
 
#define CAN_F2R1_FB19   CAN_F2R1_FB19_Msk
 
#define CAN_F2R1_FB20_Pos   (20U)
 
#define CAN_F2R1_FB20_Msk   (0x1UL << CAN_F2R1_FB20_Pos)
 
#define CAN_F2R1_FB20   CAN_F2R1_FB20_Msk
 
#define CAN_F2R1_FB21_Pos   (21U)
 
#define CAN_F2R1_FB21_Msk   (0x1UL << CAN_F2R1_FB21_Pos)
 
#define CAN_F2R1_FB21   CAN_F2R1_FB21_Msk
 
#define CAN_F2R1_FB22_Pos   (22U)
 
#define CAN_F2R1_FB22_Msk   (0x1UL << CAN_F2R1_FB22_Pos)
 
#define CAN_F2R1_FB22   CAN_F2R1_FB22_Msk
 
#define CAN_F2R1_FB23_Pos   (23U)
 
#define CAN_F2R1_FB23_Msk   (0x1UL << CAN_F2R1_FB23_Pos)
 
#define CAN_F2R1_FB23   CAN_F2R1_FB23_Msk
 
#define CAN_F2R1_FB24_Pos   (24U)
 
#define CAN_F2R1_FB24_Msk   (0x1UL << CAN_F2R1_FB24_Pos)
 
#define CAN_F2R1_FB24   CAN_F2R1_FB24_Msk
 
#define CAN_F2R1_FB25_Pos   (25U)
 
#define CAN_F2R1_FB25_Msk   (0x1UL << CAN_F2R1_FB25_Pos)
 
#define CAN_F2R1_FB25   CAN_F2R1_FB25_Msk
 
#define CAN_F2R1_FB26_Pos   (26U)
 
#define CAN_F2R1_FB26_Msk   (0x1UL << CAN_F2R1_FB26_Pos)
 
#define CAN_F2R1_FB26   CAN_F2R1_FB26_Msk
 
#define CAN_F2R1_FB27_Pos   (27U)
 
#define CAN_F2R1_FB27_Msk   (0x1UL << CAN_F2R1_FB27_Pos)
 
#define CAN_F2R1_FB27   CAN_F2R1_FB27_Msk
 
#define CAN_F2R1_FB28_Pos   (28U)
 
#define CAN_F2R1_FB28_Msk   (0x1UL << CAN_F2R1_FB28_Pos)
 
#define CAN_F2R1_FB28   CAN_F2R1_FB28_Msk
 
#define CAN_F2R1_FB29_Pos   (29U)
 
#define CAN_F2R1_FB29_Msk   (0x1UL << CAN_F2R1_FB29_Pos)
 
#define CAN_F2R1_FB29   CAN_F2R1_FB29_Msk
 
#define CAN_F2R1_FB30_Pos   (30U)
 
#define CAN_F2R1_FB30_Msk   (0x1UL << CAN_F2R1_FB30_Pos)
 
#define CAN_F2R1_FB30   CAN_F2R1_FB30_Msk
 
#define CAN_F2R1_FB31_Pos   (31U)
 
#define CAN_F2R1_FB31_Msk   (0x1UL << CAN_F2R1_FB31_Pos)
 
#define CAN_F2R1_FB31   CAN_F2R1_FB31_Msk
 
#define CAN_F3R1_FB0_Pos   (0U)
 
#define CAN_F3R1_FB0_Msk   (0x1UL << CAN_F3R1_FB0_Pos)
 
#define CAN_F3R1_FB0   CAN_F3R1_FB0_Msk
 
#define CAN_F3R1_FB1_Pos   (1U)
 
#define CAN_F3R1_FB1_Msk   (0x1UL << CAN_F3R1_FB1_Pos)
 
#define CAN_F3R1_FB1   CAN_F3R1_FB1_Msk
 
#define CAN_F3R1_FB2_Pos   (2U)
 
#define CAN_F3R1_FB2_Msk   (0x1UL << CAN_F3R1_FB2_Pos)
 
#define CAN_F3R1_FB2   CAN_F3R1_FB2_Msk
 
#define CAN_F3R1_FB3_Pos   (3U)
 
#define CAN_F3R1_FB3_Msk   (0x1UL << CAN_F3R1_FB3_Pos)
 
#define CAN_F3R1_FB3   CAN_F3R1_FB3_Msk
 
#define CAN_F3R1_FB4_Pos   (4U)
 
#define CAN_F3R1_FB4_Msk   (0x1UL << CAN_F3R1_FB4_Pos)
 
#define CAN_F3R1_FB4   CAN_F3R1_FB4_Msk
 
#define CAN_F3R1_FB5_Pos   (5U)
 
#define CAN_F3R1_FB5_Msk   (0x1UL << CAN_F3R1_FB5_Pos)
 
#define CAN_F3R1_FB5   CAN_F3R1_FB5_Msk
 
#define CAN_F3R1_FB6_Pos   (6U)
 
#define CAN_F3R1_FB6_Msk   (0x1UL << CAN_F3R1_FB6_Pos)
 
#define CAN_F3R1_FB6   CAN_F3R1_FB6_Msk
 
#define CAN_F3R1_FB7_Pos   (7U)
 
#define CAN_F3R1_FB7_Msk   (0x1UL << CAN_F3R1_FB7_Pos)
 
#define CAN_F3R1_FB7   CAN_F3R1_FB7_Msk
 
#define CAN_F3R1_FB8_Pos   (8U)
 
#define CAN_F3R1_FB8_Msk   (0x1UL << CAN_F3R1_FB8_Pos)
 
#define CAN_F3R1_FB8   CAN_F3R1_FB8_Msk
 
#define CAN_F3R1_FB9_Pos   (9U)
 
#define CAN_F3R1_FB9_Msk   (0x1UL << CAN_F3R1_FB9_Pos)
 
#define CAN_F3R1_FB9   CAN_F3R1_FB9_Msk
 
#define CAN_F3R1_FB10_Pos   (10U)
 
#define CAN_F3R1_FB10_Msk   (0x1UL << CAN_F3R1_FB10_Pos)
 
#define CAN_F3R1_FB10   CAN_F3R1_FB10_Msk
 
#define CAN_F3R1_FB11_Pos   (11U)
 
#define CAN_F3R1_FB11_Msk   (0x1UL << CAN_F3R1_FB11_Pos)
 
#define CAN_F3R1_FB11   CAN_F3R1_FB11_Msk
 
#define CAN_F3R1_FB12_Pos   (12U)
 
#define CAN_F3R1_FB12_Msk   (0x1UL << CAN_F3R1_FB12_Pos)
 
#define CAN_F3R1_FB12   CAN_F3R1_FB12_Msk
 
#define CAN_F3R1_FB13_Pos   (13U)
 
#define CAN_F3R1_FB13_Msk   (0x1UL << CAN_F3R1_FB13_Pos)
 
#define CAN_F3R1_FB13   CAN_F3R1_FB13_Msk
 
#define CAN_F3R1_FB14_Pos   (14U)
 
#define CAN_F3R1_FB14_Msk   (0x1UL << CAN_F3R1_FB14_Pos)
 
#define CAN_F3R1_FB14   CAN_F3R1_FB14_Msk
 
#define CAN_F3R1_FB15_Pos   (15U)
 
#define CAN_F3R1_FB15_Msk   (0x1UL << CAN_F3R1_FB15_Pos)
 
#define CAN_F3R1_FB15   CAN_F3R1_FB15_Msk
 
#define CAN_F3R1_FB16_Pos   (16U)
 
#define CAN_F3R1_FB16_Msk   (0x1UL << CAN_F3R1_FB16_Pos)
 
#define CAN_F3R1_FB16   CAN_F3R1_FB16_Msk
 
#define CAN_F3R1_FB17_Pos   (17U)
 
#define CAN_F3R1_FB17_Msk   (0x1UL << CAN_F3R1_FB17_Pos)
 
#define CAN_F3R1_FB17   CAN_F3R1_FB17_Msk
 
#define CAN_F3R1_FB18_Pos   (18U)
 
#define CAN_F3R1_FB18_Msk   (0x1UL << CAN_F3R1_FB18_Pos)
 
#define CAN_F3R1_FB18   CAN_F3R1_FB18_Msk
 
#define CAN_F3R1_FB19_Pos   (19U)
 
#define CAN_F3R1_FB19_Msk   (0x1UL << CAN_F3R1_FB19_Pos)
 
#define CAN_F3R1_FB19   CAN_F3R1_FB19_Msk
 
#define CAN_F3R1_FB20_Pos   (20U)
 
#define CAN_F3R1_FB20_Msk   (0x1UL << CAN_F3R1_FB20_Pos)
 
#define CAN_F3R1_FB20   CAN_F3R1_FB20_Msk
 
#define CAN_F3R1_FB21_Pos   (21U)
 
#define CAN_F3R1_FB21_Msk   (0x1UL << CAN_F3R1_FB21_Pos)
 
#define CAN_F3R1_FB21   CAN_F3R1_FB21_Msk
 
#define CAN_F3R1_FB22_Pos   (22U)
 
#define CAN_F3R1_FB22_Msk   (0x1UL << CAN_F3R1_FB22_Pos)
 
#define CAN_F3R1_FB22   CAN_F3R1_FB22_Msk
 
#define CAN_F3R1_FB23_Pos   (23U)
 
#define CAN_F3R1_FB23_Msk   (0x1UL << CAN_F3R1_FB23_Pos)
 
#define CAN_F3R1_FB23   CAN_F3R1_FB23_Msk
 
#define CAN_F3R1_FB24_Pos   (24U)
 
#define CAN_F3R1_FB24_Msk   (0x1UL << CAN_F3R1_FB24_Pos)
 
#define CAN_F3R1_FB24   CAN_F3R1_FB24_Msk
 
#define CAN_F3R1_FB25_Pos   (25U)
 
#define CAN_F3R1_FB25_Msk   (0x1UL << CAN_F3R1_FB25_Pos)
 
#define CAN_F3R1_FB25   CAN_F3R1_FB25_Msk
 
#define CAN_F3R1_FB26_Pos   (26U)
 
#define CAN_F3R1_FB26_Msk   (0x1UL << CAN_F3R1_FB26_Pos)
 
#define CAN_F3R1_FB26   CAN_F3R1_FB26_Msk
 
#define CAN_F3R1_FB27_Pos   (27U)
 
#define CAN_F3R1_FB27_Msk   (0x1UL << CAN_F3R1_FB27_Pos)
 
#define CAN_F3R1_FB27   CAN_F3R1_FB27_Msk
 
#define CAN_F3R1_FB28_Pos   (28U)
 
#define CAN_F3R1_FB28_Msk   (0x1UL << CAN_F3R1_FB28_Pos)
 
#define CAN_F3R1_FB28   CAN_F3R1_FB28_Msk
 
#define CAN_F3R1_FB29_Pos   (29U)
 
#define CAN_F3R1_FB29_Msk   (0x1UL << CAN_F3R1_FB29_Pos)
 
#define CAN_F3R1_FB29   CAN_F3R1_FB29_Msk
 
#define CAN_F3R1_FB30_Pos   (30U)
 
#define CAN_F3R1_FB30_Msk   (0x1UL << CAN_F3R1_FB30_Pos)
 
#define CAN_F3R1_FB30   CAN_F3R1_FB30_Msk
 
#define CAN_F3R1_FB31_Pos   (31U)
 
#define CAN_F3R1_FB31_Msk   (0x1UL << CAN_F3R1_FB31_Pos)
 
#define CAN_F3R1_FB31   CAN_F3R1_FB31_Msk
 
#define CAN_F4R1_FB0_Pos   (0U)
 
#define CAN_F4R1_FB0_Msk   (0x1UL << CAN_F4R1_FB0_Pos)
 
#define CAN_F4R1_FB0   CAN_F4R1_FB0_Msk
 
#define CAN_F4R1_FB1_Pos   (1U)
 
#define CAN_F4R1_FB1_Msk   (0x1UL << CAN_F4R1_FB1_Pos)
 
#define CAN_F4R1_FB1   CAN_F4R1_FB1_Msk
 
#define CAN_F4R1_FB2_Pos   (2U)
 
#define CAN_F4R1_FB2_Msk   (0x1UL << CAN_F4R1_FB2_Pos)
 
#define CAN_F4R1_FB2   CAN_F4R1_FB2_Msk
 
#define CAN_F4R1_FB3_Pos   (3U)
 
#define CAN_F4R1_FB3_Msk   (0x1UL << CAN_F4R1_FB3_Pos)
 
#define CAN_F4R1_FB3   CAN_F4R1_FB3_Msk
 
#define CAN_F4R1_FB4_Pos   (4U)
 
#define CAN_F4R1_FB4_Msk   (0x1UL << CAN_F4R1_FB4_Pos)
 
#define CAN_F4R1_FB4   CAN_F4R1_FB4_Msk
 
#define CAN_F4R1_FB5_Pos   (5U)
 
#define CAN_F4R1_FB5_Msk   (0x1UL << CAN_F4R1_FB5_Pos)
 
#define CAN_F4R1_FB5   CAN_F4R1_FB5_Msk
 
#define CAN_F4R1_FB6_Pos   (6U)
 
#define CAN_F4R1_FB6_Msk   (0x1UL << CAN_F4R1_FB6_Pos)
 
#define CAN_F4R1_FB6   CAN_F4R1_FB6_Msk
 
#define CAN_F4R1_FB7_Pos   (7U)
 
#define CAN_F4R1_FB7_Msk   (0x1UL << CAN_F4R1_FB7_Pos)
 
#define CAN_F4R1_FB7   CAN_F4R1_FB7_Msk
 
#define CAN_F4R1_FB8_Pos   (8U)
 
#define CAN_F4R1_FB8_Msk   (0x1UL << CAN_F4R1_FB8_Pos)
 
#define CAN_F4R1_FB8   CAN_F4R1_FB8_Msk
 
#define CAN_F4R1_FB9_Pos   (9U)
 
#define CAN_F4R1_FB9_Msk   (0x1UL << CAN_F4R1_FB9_Pos)
 
#define CAN_F4R1_FB9   CAN_F4R1_FB9_Msk
 
#define CAN_F4R1_FB10_Pos   (10U)
 
#define CAN_F4R1_FB10_Msk   (0x1UL << CAN_F4R1_FB10_Pos)
 
#define CAN_F4R1_FB10   CAN_F4R1_FB10_Msk
 
#define CAN_F4R1_FB11_Pos   (11U)
 
#define CAN_F4R1_FB11_Msk   (0x1UL << CAN_F4R1_FB11_Pos)
 
#define CAN_F4R1_FB11   CAN_F4R1_FB11_Msk
 
#define CAN_F4R1_FB12_Pos   (12U)
 
#define CAN_F4R1_FB12_Msk   (0x1UL << CAN_F4R1_FB12_Pos)
 
#define CAN_F4R1_FB12   CAN_F4R1_FB12_Msk
 
#define CAN_F4R1_FB13_Pos   (13U)
 
#define CAN_F4R1_FB13_Msk   (0x1UL << CAN_F4R1_FB13_Pos)
 
#define CAN_F4R1_FB13   CAN_F4R1_FB13_Msk
 
#define CAN_F4R1_FB14_Pos   (14U)
 
#define CAN_F4R1_FB14_Msk   (0x1UL << CAN_F4R1_FB14_Pos)
 
#define CAN_F4R1_FB14   CAN_F4R1_FB14_Msk
 
#define CAN_F4R1_FB15_Pos   (15U)
 
#define CAN_F4R1_FB15_Msk   (0x1UL << CAN_F4R1_FB15_Pos)
 
#define CAN_F4R1_FB15   CAN_F4R1_FB15_Msk
 
#define CAN_F4R1_FB16_Pos   (16U)
 
#define CAN_F4R1_FB16_Msk   (0x1UL << CAN_F4R1_FB16_Pos)
 
#define CAN_F4R1_FB16   CAN_F4R1_FB16_Msk
 
#define CAN_F4R1_FB17_Pos   (17U)
 
#define CAN_F4R1_FB17_Msk   (0x1UL << CAN_F4R1_FB17_Pos)
 
#define CAN_F4R1_FB17   CAN_F4R1_FB17_Msk
 
#define CAN_F4R1_FB18_Pos   (18U)
 
#define CAN_F4R1_FB18_Msk   (0x1UL << CAN_F4R1_FB18_Pos)
 
#define CAN_F4R1_FB18   CAN_F4R1_FB18_Msk
 
#define CAN_F4R1_FB19_Pos   (19U)
 
#define CAN_F4R1_FB19_Msk   (0x1UL << CAN_F4R1_FB19_Pos)
 
#define CAN_F4R1_FB19   CAN_F4R1_FB19_Msk
 
#define CAN_F4R1_FB20_Pos   (20U)
 
#define CAN_F4R1_FB20_Msk   (0x1UL << CAN_F4R1_FB20_Pos)
 
#define CAN_F4R1_FB20   CAN_F4R1_FB20_Msk
 
#define CAN_F4R1_FB21_Pos   (21U)
 
#define CAN_F4R1_FB21_Msk   (0x1UL << CAN_F4R1_FB21_Pos)
 
#define CAN_F4R1_FB21   CAN_F4R1_FB21_Msk
 
#define CAN_F4R1_FB22_Pos   (22U)
 
#define CAN_F4R1_FB22_Msk   (0x1UL << CAN_F4R1_FB22_Pos)
 
#define CAN_F4R1_FB22   CAN_F4R1_FB22_Msk
 
#define CAN_F4R1_FB23_Pos   (23U)
 
#define CAN_F4R1_FB23_Msk   (0x1UL << CAN_F4R1_FB23_Pos)
 
#define CAN_F4R1_FB23   CAN_F4R1_FB23_Msk
 
#define CAN_F4R1_FB24_Pos   (24U)
 
#define CAN_F4R1_FB24_Msk   (0x1UL << CAN_F4R1_FB24_Pos)
 
#define CAN_F4R1_FB24   CAN_F4R1_FB24_Msk
 
#define CAN_F4R1_FB25_Pos   (25U)
 
#define CAN_F4R1_FB25_Msk   (0x1UL << CAN_F4R1_FB25_Pos)
 
#define CAN_F4R1_FB25   CAN_F4R1_FB25_Msk
 
#define CAN_F4R1_FB26_Pos   (26U)
 
#define CAN_F4R1_FB26_Msk   (0x1UL << CAN_F4R1_FB26_Pos)
 
#define CAN_F4R1_FB26   CAN_F4R1_FB26_Msk
 
#define CAN_F4R1_FB27_Pos   (27U)
 
#define CAN_F4R1_FB27_Msk   (0x1UL << CAN_F4R1_FB27_Pos)
 
#define CAN_F4R1_FB27   CAN_F4R1_FB27_Msk
 
#define CAN_F4R1_FB28_Pos   (28U)
 
#define CAN_F4R1_FB28_Msk   (0x1UL << CAN_F4R1_FB28_Pos)
 
#define CAN_F4R1_FB28   CAN_F4R1_FB28_Msk
 
#define CAN_F4R1_FB29_Pos   (29U)
 
#define CAN_F4R1_FB29_Msk   (0x1UL << CAN_F4R1_FB29_Pos)
 
#define CAN_F4R1_FB29   CAN_F4R1_FB29_Msk
 
#define CAN_F4R1_FB30_Pos   (30U)
 
#define CAN_F4R1_FB30_Msk   (0x1UL << CAN_F4R1_FB30_Pos)
 
#define CAN_F4R1_FB30   CAN_F4R1_FB30_Msk
 
#define CAN_F4R1_FB31_Pos   (31U)
 
#define CAN_F4R1_FB31_Msk   (0x1UL << CAN_F4R1_FB31_Pos)
 
#define CAN_F4R1_FB31   CAN_F4R1_FB31_Msk
 
#define CAN_F5R1_FB0_Pos   (0U)
 
#define CAN_F5R1_FB0_Msk   (0x1UL << CAN_F5R1_FB0_Pos)
 
#define CAN_F5R1_FB0   CAN_F5R1_FB0_Msk
 
#define CAN_F5R1_FB1_Pos   (1U)
 
#define CAN_F5R1_FB1_Msk   (0x1UL << CAN_F5R1_FB1_Pos)
 
#define CAN_F5R1_FB1   CAN_F5R1_FB1_Msk
 
#define CAN_F5R1_FB2_Pos   (2U)
 
#define CAN_F5R1_FB2_Msk   (0x1UL << CAN_F5R1_FB2_Pos)
 
#define CAN_F5R1_FB2   CAN_F5R1_FB2_Msk
 
#define CAN_F5R1_FB3_Pos   (3U)
 
#define CAN_F5R1_FB3_Msk   (0x1UL << CAN_F5R1_FB3_Pos)
 
#define CAN_F5R1_FB3   CAN_F5R1_FB3_Msk
 
#define CAN_F5R1_FB4_Pos   (4U)
 
#define CAN_F5R1_FB4_Msk   (0x1UL << CAN_F5R1_FB4_Pos)
 
#define CAN_F5R1_FB4   CAN_F5R1_FB4_Msk
 
#define CAN_F5R1_FB5_Pos   (5U)
 
#define CAN_F5R1_FB5_Msk   (0x1UL << CAN_F5R1_FB5_Pos)
 
#define CAN_F5R1_FB5   CAN_F5R1_FB5_Msk
 
#define CAN_F5R1_FB6_Pos   (6U)
 
#define CAN_F5R1_FB6_Msk   (0x1UL << CAN_F5R1_FB6_Pos)
 
#define CAN_F5R1_FB6   CAN_F5R1_FB6_Msk
 
#define CAN_F5R1_FB7_Pos   (7U)
 
#define CAN_F5R1_FB7_Msk   (0x1UL << CAN_F5R1_FB7_Pos)
 
#define CAN_F5R1_FB7   CAN_F5R1_FB7_Msk
 
#define CAN_F5R1_FB8_Pos   (8U)
 
#define CAN_F5R1_FB8_Msk   (0x1UL << CAN_F5R1_FB8_Pos)
 
#define CAN_F5R1_FB8   CAN_F5R1_FB8_Msk
 
#define CAN_F5R1_FB9_Pos   (9U)
 
#define CAN_F5R1_FB9_Msk   (0x1UL << CAN_F5R1_FB9_Pos)
 
#define CAN_F5R1_FB9   CAN_F5R1_FB9_Msk
 
#define CAN_F5R1_FB10_Pos   (10U)
 
#define CAN_F5R1_FB10_Msk   (0x1UL << CAN_F5R1_FB10_Pos)
 
#define CAN_F5R1_FB10   CAN_F5R1_FB10_Msk
 
#define CAN_F5R1_FB11_Pos   (11U)
 
#define CAN_F5R1_FB11_Msk   (0x1UL << CAN_F5R1_FB11_Pos)
 
#define CAN_F5R1_FB11   CAN_F5R1_FB11_Msk
 
#define CAN_F5R1_FB12_Pos   (12U)
 
#define CAN_F5R1_FB12_Msk   (0x1UL << CAN_F5R1_FB12_Pos)
 
#define CAN_F5R1_FB12   CAN_F5R1_FB12_Msk
 
#define CAN_F5R1_FB13_Pos   (13U)
 
#define CAN_F5R1_FB13_Msk   (0x1UL << CAN_F5R1_FB13_Pos)
 
#define CAN_F5R1_FB13   CAN_F5R1_FB13_Msk
 
#define CAN_F5R1_FB14_Pos   (14U)
 
#define CAN_F5R1_FB14_Msk   (0x1UL << CAN_F5R1_FB14_Pos)
 
#define CAN_F5R1_FB14   CAN_F5R1_FB14_Msk
 
#define CAN_F5R1_FB15_Pos   (15U)
 
#define CAN_F5R1_FB15_Msk   (0x1UL << CAN_F5R1_FB15_Pos)
 
#define CAN_F5R1_FB15   CAN_F5R1_FB15_Msk
 
#define CAN_F5R1_FB16_Pos   (16U)
 
#define CAN_F5R1_FB16_Msk   (0x1UL << CAN_F5R1_FB16_Pos)
 
#define CAN_F5R1_FB16   CAN_F5R1_FB16_Msk
 
#define CAN_F5R1_FB17_Pos   (17U)
 
#define CAN_F5R1_FB17_Msk   (0x1UL << CAN_F5R1_FB17_Pos)
 
#define CAN_F5R1_FB17   CAN_F5R1_FB17_Msk
 
#define CAN_F5R1_FB18_Pos   (18U)
 
#define CAN_F5R1_FB18_Msk   (0x1UL << CAN_F5R1_FB18_Pos)
 
#define CAN_F5R1_FB18   CAN_F5R1_FB18_Msk
 
#define CAN_F5R1_FB19_Pos   (19U)
 
#define CAN_F5R1_FB19_Msk   (0x1UL << CAN_F5R1_FB19_Pos)
 
#define CAN_F5R1_FB19   CAN_F5R1_FB19_Msk
 
#define CAN_F5R1_FB20_Pos   (20U)
 
#define CAN_F5R1_FB20_Msk   (0x1UL << CAN_F5R1_FB20_Pos)
 
#define CAN_F5R1_FB20   CAN_F5R1_FB20_Msk
 
#define CAN_F5R1_FB21_Pos   (21U)
 
#define CAN_F5R1_FB21_Msk   (0x1UL << CAN_F5R1_FB21_Pos)
 
#define CAN_F5R1_FB21   CAN_F5R1_FB21_Msk
 
#define CAN_F5R1_FB22_Pos   (22U)
 
#define CAN_F5R1_FB22_Msk   (0x1UL << CAN_F5R1_FB22_Pos)
 
#define CAN_F5R1_FB22   CAN_F5R1_FB22_Msk
 
#define CAN_F5R1_FB23_Pos   (23U)
 
#define CAN_F5R1_FB23_Msk   (0x1UL << CAN_F5R1_FB23_Pos)
 
#define CAN_F5R1_FB23   CAN_F5R1_FB23_Msk
 
#define CAN_F5R1_FB24_Pos   (24U)
 
#define CAN_F5R1_FB24_Msk   (0x1UL << CAN_F5R1_FB24_Pos)
 
#define CAN_F5R1_FB24   CAN_F5R1_FB24_Msk
 
#define CAN_F5R1_FB25_Pos   (25U)
 
#define CAN_F5R1_FB25_Msk   (0x1UL << CAN_F5R1_FB25_Pos)
 
#define CAN_F5R1_FB25   CAN_F5R1_FB25_Msk
 
#define CAN_F5R1_FB26_Pos   (26U)
 
#define CAN_F5R1_FB26_Msk   (0x1UL << CAN_F5R1_FB26_Pos)
 
#define CAN_F5R1_FB26   CAN_F5R1_FB26_Msk
 
#define CAN_F5R1_FB27_Pos   (27U)
 
#define CAN_F5R1_FB27_Msk   (0x1UL << CAN_F5R1_FB27_Pos)
 
#define CAN_F5R1_FB27   CAN_F5R1_FB27_Msk
 
#define CAN_F5R1_FB28_Pos   (28U)
 
#define CAN_F5R1_FB28_Msk   (0x1UL << CAN_F5R1_FB28_Pos)
 
#define CAN_F5R1_FB28   CAN_F5R1_FB28_Msk
 
#define CAN_F5R1_FB29_Pos   (29U)
 
#define CAN_F5R1_FB29_Msk   (0x1UL << CAN_F5R1_FB29_Pos)
 
#define CAN_F5R1_FB29   CAN_F5R1_FB29_Msk
 
#define CAN_F5R1_FB30_Pos   (30U)
 
#define CAN_F5R1_FB30_Msk   (0x1UL << CAN_F5R1_FB30_Pos)
 
#define CAN_F5R1_FB30   CAN_F5R1_FB30_Msk
 
#define CAN_F5R1_FB31_Pos   (31U)
 
#define CAN_F5R1_FB31_Msk   (0x1UL << CAN_F5R1_FB31_Pos)
 
#define CAN_F5R1_FB31   CAN_F5R1_FB31_Msk
 
#define CAN_F6R1_FB0_Pos   (0U)
 
#define CAN_F6R1_FB0_Msk   (0x1UL << CAN_F6R1_FB0_Pos)
 
#define CAN_F6R1_FB0   CAN_F6R1_FB0_Msk
 
#define CAN_F6R1_FB1_Pos   (1U)
 
#define CAN_F6R1_FB1_Msk   (0x1UL << CAN_F6R1_FB1_Pos)
 
#define CAN_F6R1_FB1   CAN_F6R1_FB1_Msk
 
#define CAN_F6R1_FB2_Pos   (2U)
 
#define CAN_F6R1_FB2_Msk   (0x1UL << CAN_F6R1_FB2_Pos)
 
#define CAN_F6R1_FB2   CAN_F6R1_FB2_Msk
 
#define CAN_F6R1_FB3_Pos   (3U)
 
#define CAN_F6R1_FB3_Msk   (0x1UL << CAN_F6R1_FB3_Pos)
 
#define CAN_F6R1_FB3   CAN_F6R1_FB3_Msk
 
#define CAN_F6R1_FB4_Pos   (4U)
 
#define CAN_F6R1_FB4_Msk   (0x1UL << CAN_F6R1_FB4_Pos)
 
#define CAN_F6R1_FB4   CAN_F6R1_FB4_Msk
 
#define CAN_F6R1_FB5_Pos   (5U)
 
#define CAN_F6R1_FB5_Msk   (0x1UL << CAN_F6R1_FB5_Pos)
 
#define CAN_F6R1_FB5   CAN_F6R1_FB5_Msk
 
#define CAN_F6R1_FB6_Pos   (6U)
 
#define CAN_F6R1_FB6_Msk   (0x1UL << CAN_F6R1_FB6_Pos)
 
#define CAN_F6R1_FB6   CAN_F6R1_FB6_Msk
 
#define CAN_F6R1_FB7_Pos   (7U)
 
#define CAN_F6R1_FB7_Msk   (0x1UL << CAN_F6R1_FB7_Pos)
 
#define CAN_F6R1_FB7   CAN_F6R1_FB7_Msk
 
#define CAN_F6R1_FB8_Pos   (8U)
 
#define CAN_F6R1_FB8_Msk   (0x1UL << CAN_F6R1_FB8_Pos)
 
#define CAN_F6R1_FB8   CAN_F6R1_FB8_Msk
 
#define CAN_F6R1_FB9_Pos   (9U)
 
#define CAN_F6R1_FB9_Msk   (0x1UL << CAN_F6R1_FB9_Pos)
 
#define CAN_F6R1_FB9   CAN_F6R1_FB9_Msk
 
#define CAN_F6R1_FB10_Pos   (10U)
 
#define CAN_F6R1_FB10_Msk   (0x1UL << CAN_F6R1_FB10_Pos)
 
#define CAN_F6R1_FB10   CAN_F6R1_FB10_Msk
 
#define CAN_F6R1_FB11_Pos   (11U)
 
#define CAN_F6R1_FB11_Msk   (0x1UL << CAN_F6R1_FB11_Pos)
 
#define CAN_F6R1_FB11   CAN_F6R1_FB11_Msk
 
#define CAN_F6R1_FB12_Pos   (12U)
 
#define CAN_F6R1_FB12_Msk   (0x1UL << CAN_F6R1_FB12_Pos)
 
#define CAN_F6R1_FB12   CAN_F6R1_FB12_Msk
 
#define CAN_F6R1_FB13_Pos   (13U)
 
#define CAN_F6R1_FB13_Msk   (0x1UL << CAN_F6R1_FB13_Pos)
 
#define CAN_F6R1_FB13   CAN_F6R1_FB13_Msk
 
#define CAN_F6R1_FB14_Pos   (14U)
 
#define CAN_F6R1_FB14_Msk   (0x1UL << CAN_F6R1_FB14_Pos)
 
#define CAN_F6R1_FB14   CAN_F6R1_FB14_Msk
 
#define CAN_F6R1_FB15_Pos   (15U)
 
#define CAN_F6R1_FB15_Msk   (0x1UL << CAN_F6R1_FB15_Pos)
 
#define CAN_F6R1_FB15   CAN_F6R1_FB15_Msk
 
#define CAN_F6R1_FB16_Pos   (16U)
 
#define CAN_F6R1_FB16_Msk   (0x1UL << CAN_F6R1_FB16_Pos)
 
#define CAN_F6R1_FB16   CAN_F6R1_FB16_Msk
 
#define CAN_F6R1_FB17_Pos   (17U)
 
#define CAN_F6R1_FB17_Msk   (0x1UL << CAN_F6R1_FB17_Pos)
 
#define CAN_F6R1_FB17   CAN_F6R1_FB17_Msk
 
#define CAN_F6R1_FB18_Pos   (18U)
 
#define CAN_F6R1_FB18_Msk   (0x1UL << CAN_F6R1_FB18_Pos)
 
#define CAN_F6R1_FB18   CAN_F6R1_FB18_Msk
 
#define CAN_F6R1_FB19_Pos   (19U)
 
#define CAN_F6R1_FB19_Msk   (0x1UL << CAN_F6R1_FB19_Pos)
 
#define CAN_F6R1_FB19   CAN_F6R1_FB19_Msk
 
#define CAN_F6R1_FB20_Pos   (20U)
 
#define CAN_F6R1_FB20_Msk   (0x1UL << CAN_F6R1_FB20_Pos)
 
#define CAN_F6R1_FB20   CAN_F6R1_FB20_Msk
 
#define CAN_F6R1_FB21_Pos   (21U)
 
#define CAN_F6R1_FB21_Msk   (0x1UL << CAN_F6R1_FB21_Pos)
 
#define CAN_F6R1_FB21   CAN_F6R1_FB21_Msk
 
#define CAN_F6R1_FB22_Pos   (22U)
 
#define CAN_F6R1_FB22_Msk   (0x1UL << CAN_F6R1_FB22_Pos)
 
#define CAN_F6R1_FB22   CAN_F6R1_FB22_Msk
 
#define CAN_F6R1_FB23_Pos   (23U)
 
#define CAN_F6R1_FB23_Msk   (0x1UL << CAN_F6R1_FB23_Pos)
 
#define CAN_F6R1_FB23   CAN_F6R1_FB23_Msk
 
#define CAN_F6R1_FB24_Pos   (24U)
 
#define CAN_F6R1_FB24_Msk   (0x1UL << CAN_F6R1_FB24_Pos)
 
#define CAN_F6R1_FB24   CAN_F6R1_FB24_Msk
 
#define CAN_F6R1_FB25_Pos   (25U)
 
#define CAN_F6R1_FB25_Msk   (0x1UL << CAN_F6R1_FB25_Pos)
 
#define CAN_F6R1_FB25   CAN_F6R1_FB25_Msk
 
#define CAN_F6R1_FB26_Pos   (26U)
 
#define CAN_F6R1_FB26_Msk   (0x1UL << CAN_F6R1_FB26_Pos)
 
#define CAN_F6R1_FB26   CAN_F6R1_FB26_Msk
 
#define CAN_F6R1_FB27_Pos   (27U)
 
#define CAN_F6R1_FB27_Msk   (0x1UL << CAN_F6R1_FB27_Pos)
 
#define CAN_F6R1_FB27   CAN_F6R1_FB27_Msk
 
#define CAN_F6R1_FB28_Pos   (28U)
 
#define CAN_F6R1_FB28_Msk   (0x1UL << CAN_F6R1_FB28_Pos)
 
#define CAN_F6R1_FB28   CAN_F6R1_FB28_Msk
 
#define CAN_F6R1_FB29_Pos   (29U)
 
#define CAN_F6R1_FB29_Msk   (0x1UL << CAN_F6R1_FB29_Pos)
 
#define CAN_F6R1_FB29   CAN_F6R1_FB29_Msk
 
#define CAN_F6R1_FB30_Pos   (30U)
 
#define CAN_F6R1_FB30_Msk   (0x1UL << CAN_F6R1_FB30_Pos)
 
#define CAN_F6R1_FB30   CAN_F6R1_FB30_Msk
 
#define CAN_F6R1_FB31_Pos   (31U)
 
#define CAN_F6R1_FB31_Msk   (0x1UL << CAN_F6R1_FB31_Pos)
 
#define CAN_F6R1_FB31   CAN_F6R1_FB31_Msk
 
#define CAN_F7R1_FB0_Pos   (0U)
 
#define CAN_F7R1_FB0_Msk   (0x1UL << CAN_F7R1_FB0_Pos)
 
#define CAN_F7R1_FB0   CAN_F7R1_FB0_Msk
 
#define CAN_F7R1_FB1_Pos   (1U)
 
#define CAN_F7R1_FB1_Msk   (0x1UL << CAN_F7R1_FB1_Pos)
 
#define CAN_F7R1_FB1   CAN_F7R1_FB1_Msk
 
#define CAN_F7R1_FB2_Pos   (2U)
 
#define CAN_F7R1_FB2_Msk   (0x1UL << CAN_F7R1_FB2_Pos)
 
#define CAN_F7R1_FB2   CAN_F7R1_FB2_Msk
 
#define CAN_F7R1_FB3_Pos   (3U)
 
#define CAN_F7R1_FB3_Msk   (0x1UL << CAN_F7R1_FB3_Pos)
 
#define CAN_F7R1_FB3   CAN_F7R1_FB3_Msk
 
#define CAN_F7R1_FB4_Pos   (4U)
 
#define CAN_F7R1_FB4_Msk   (0x1UL << CAN_F7R1_FB4_Pos)
 
#define CAN_F7R1_FB4   CAN_F7R1_FB4_Msk
 
#define CAN_F7R1_FB5_Pos   (5U)
 
#define CAN_F7R1_FB5_Msk   (0x1UL << CAN_F7R1_FB5_Pos)
 
#define CAN_F7R1_FB5   CAN_F7R1_FB5_Msk
 
#define CAN_F7R1_FB6_Pos   (6U)
 
#define CAN_F7R1_FB6_Msk   (0x1UL << CAN_F7R1_FB6_Pos)
 
#define CAN_F7R1_FB6   CAN_F7R1_FB6_Msk
 
#define CAN_F7R1_FB7_Pos   (7U)
 
#define CAN_F7R1_FB7_Msk   (0x1UL << CAN_F7R1_FB7_Pos)
 
#define CAN_F7R1_FB7   CAN_F7R1_FB7_Msk
 
#define CAN_F7R1_FB8_Pos   (8U)
 
#define CAN_F7R1_FB8_Msk   (0x1UL << CAN_F7R1_FB8_Pos)
 
#define CAN_F7R1_FB8   CAN_F7R1_FB8_Msk
 
#define CAN_F7R1_FB9_Pos   (9U)
 
#define CAN_F7R1_FB9_Msk   (0x1UL << CAN_F7R1_FB9_Pos)
 
#define CAN_F7R1_FB9   CAN_F7R1_FB9_Msk
 
#define CAN_F7R1_FB10_Pos   (10U)
 
#define CAN_F7R1_FB10_Msk   (0x1UL << CAN_F7R1_FB10_Pos)
 
#define CAN_F7R1_FB10   CAN_F7R1_FB10_Msk
 
#define CAN_F7R1_FB11_Pos   (11U)
 
#define CAN_F7R1_FB11_Msk   (0x1UL << CAN_F7R1_FB11_Pos)
 
#define CAN_F7R1_FB11   CAN_F7R1_FB11_Msk
 
#define CAN_F7R1_FB12_Pos   (12U)
 
#define CAN_F7R1_FB12_Msk   (0x1UL << CAN_F7R1_FB12_Pos)
 
#define CAN_F7R1_FB12   CAN_F7R1_FB12_Msk
 
#define CAN_F7R1_FB13_Pos   (13U)
 
#define CAN_F7R1_FB13_Msk   (0x1UL << CAN_F7R1_FB13_Pos)
 
#define CAN_F7R1_FB13   CAN_F7R1_FB13_Msk
 
#define CAN_F7R1_FB14_Pos   (14U)
 
#define CAN_F7R1_FB14_Msk   (0x1UL << CAN_F7R1_FB14_Pos)
 
#define CAN_F7R1_FB14   CAN_F7R1_FB14_Msk
 
#define CAN_F7R1_FB15_Pos   (15U)
 
#define CAN_F7R1_FB15_Msk   (0x1UL << CAN_F7R1_FB15_Pos)
 
#define CAN_F7R1_FB15   CAN_F7R1_FB15_Msk
 
#define CAN_F7R1_FB16_Pos   (16U)
 
#define CAN_F7R1_FB16_Msk   (0x1UL << CAN_F7R1_FB16_Pos)
 
#define CAN_F7R1_FB16   CAN_F7R1_FB16_Msk
 
#define CAN_F7R1_FB17_Pos   (17U)
 
#define CAN_F7R1_FB17_Msk   (0x1UL << CAN_F7R1_FB17_Pos)
 
#define CAN_F7R1_FB17   CAN_F7R1_FB17_Msk
 
#define CAN_F7R1_FB18_Pos   (18U)
 
#define CAN_F7R1_FB18_Msk   (0x1UL << CAN_F7R1_FB18_Pos)
 
#define CAN_F7R1_FB18   CAN_F7R1_FB18_Msk
 
#define CAN_F7R1_FB19_Pos   (19U)
 
#define CAN_F7R1_FB19_Msk   (0x1UL << CAN_F7R1_FB19_Pos)
 
#define CAN_F7R1_FB19   CAN_F7R1_FB19_Msk
 
#define CAN_F7R1_FB20_Pos   (20U)
 
#define CAN_F7R1_FB20_Msk   (0x1UL << CAN_F7R1_FB20_Pos)
 
#define CAN_F7R1_FB20   CAN_F7R1_FB20_Msk
 
#define CAN_F7R1_FB21_Pos   (21U)
 
#define CAN_F7R1_FB21_Msk   (0x1UL << CAN_F7R1_FB21_Pos)
 
#define CAN_F7R1_FB21   CAN_F7R1_FB21_Msk
 
#define CAN_F7R1_FB22_Pos   (22U)
 
#define CAN_F7R1_FB22_Msk   (0x1UL << CAN_F7R1_FB22_Pos)
 
#define CAN_F7R1_FB22   CAN_F7R1_FB22_Msk
 
#define CAN_F7R1_FB23_Pos   (23U)
 
#define CAN_F7R1_FB23_Msk   (0x1UL << CAN_F7R1_FB23_Pos)
 
#define CAN_F7R1_FB23   CAN_F7R1_FB23_Msk
 
#define CAN_F7R1_FB24_Pos   (24U)
 
#define CAN_F7R1_FB24_Msk   (0x1UL << CAN_F7R1_FB24_Pos)
 
#define CAN_F7R1_FB24   CAN_F7R1_FB24_Msk
 
#define CAN_F7R1_FB25_Pos   (25U)
 
#define CAN_F7R1_FB25_Msk   (0x1UL << CAN_F7R1_FB25_Pos)
 
#define CAN_F7R1_FB25   CAN_F7R1_FB25_Msk
 
#define CAN_F7R1_FB26_Pos   (26U)
 
#define CAN_F7R1_FB26_Msk   (0x1UL << CAN_F7R1_FB26_Pos)
 
#define CAN_F7R1_FB26   CAN_F7R1_FB26_Msk
 
#define CAN_F7R1_FB27_Pos   (27U)
 
#define CAN_F7R1_FB27_Msk   (0x1UL << CAN_F7R1_FB27_Pos)
 
#define CAN_F7R1_FB27   CAN_F7R1_FB27_Msk
 
#define CAN_F7R1_FB28_Pos   (28U)
 
#define CAN_F7R1_FB28_Msk   (0x1UL << CAN_F7R1_FB28_Pos)
 
#define CAN_F7R1_FB28   CAN_F7R1_FB28_Msk
 
#define CAN_F7R1_FB29_Pos   (29U)
 
#define CAN_F7R1_FB29_Msk   (0x1UL << CAN_F7R1_FB29_Pos)
 
#define CAN_F7R1_FB29   CAN_F7R1_FB29_Msk
 
#define CAN_F7R1_FB30_Pos   (30U)
 
#define CAN_F7R1_FB30_Msk   (0x1UL << CAN_F7R1_FB30_Pos)
 
#define CAN_F7R1_FB30   CAN_F7R1_FB30_Msk
 
#define CAN_F7R1_FB31_Pos   (31U)
 
#define CAN_F7R1_FB31_Msk   (0x1UL << CAN_F7R1_FB31_Pos)
 
#define CAN_F7R1_FB31   CAN_F7R1_FB31_Msk
 
#define CAN_F8R1_FB0_Pos   (0U)
 
#define CAN_F8R1_FB0_Msk   (0x1UL << CAN_F8R1_FB0_Pos)
 
#define CAN_F8R1_FB0   CAN_F8R1_FB0_Msk
 
#define CAN_F8R1_FB1_Pos   (1U)
 
#define CAN_F8R1_FB1_Msk   (0x1UL << CAN_F8R1_FB1_Pos)
 
#define CAN_F8R1_FB1   CAN_F8R1_FB1_Msk
 
#define CAN_F8R1_FB2_Pos   (2U)
 
#define CAN_F8R1_FB2_Msk   (0x1UL << CAN_F8R1_FB2_Pos)
 
#define CAN_F8R1_FB2   CAN_F8R1_FB2_Msk
 
#define CAN_F8R1_FB3_Pos   (3U)
 
#define CAN_F8R1_FB3_Msk   (0x1UL << CAN_F8R1_FB3_Pos)
 
#define CAN_F8R1_FB3   CAN_F8R1_FB3_Msk
 
#define CAN_F8R1_FB4_Pos   (4U)
 
#define CAN_F8R1_FB4_Msk   (0x1UL << CAN_F8R1_FB4_Pos)
 
#define CAN_F8R1_FB4   CAN_F8R1_FB4_Msk
 
#define CAN_F8R1_FB5_Pos   (5U)
 
#define CAN_F8R1_FB5_Msk   (0x1UL << CAN_F8R1_FB5_Pos)
 
#define CAN_F8R1_FB5   CAN_F8R1_FB5_Msk
 
#define CAN_F8R1_FB6_Pos   (6U)
 
#define CAN_F8R1_FB6_Msk   (0x1UL << CAN_F8R1_FB6_Pos)
 
#define CAN_F8R1_FB6   CAN_F8R1_FB6_Msk
 
#define CAN_F8R1_FB7_Pos   (7U)
 
#define CAN_F8R1_FB7_Msk   (0x1UL << CAN_F8R1_FB7_Pos)
 
#define CAN_F8R1_FB7   CAN_F8R1_FB7_Msk
 
#define CAN_F8R1_FB8_Pos   (8U)
 
#define CAN_F8R1_FB8_Msk   (0x1UL << CAN_F8R1_FB8_Pos)
 
#define CAN_F8R1_FB8   CAN_F8R1_FB8_Msk
 
#define CAN_F8R1_FB9_Pos   (9U)
 
#define CAN_F8R1_FB9_Msk   (0x1UL << CAN_F8R1_FB9_Pos)
 
#define CAN_F8R1_FB9   CAN_F8R1_FB9_Msk
 
#define CAN_F8R1_FB10_Pos   (10U)
 
#define CAN_F8R1_FB10_Msk   (0x1UL << CAN_F8R1_FB10_Pos)
 
#define CAN_F8R1_FB10   CAN_F8R1_FB10_Msk
 
#define CAN_F8R1_FB11_Pos   (11U)
 
#define CAN_F8R1_FB11_Msk   (0x1UL << CAN_F8R1_FB11_Pos)
 
#define CAN_F8R1_FB11   CAN_F8R1_FB11_Msk
 
#define CAN_F8R1_FB12_Pos   (12U)
 
#define CAN_F8R1_FB12_Msk   (0x1UL << CAN_F8R1_FB12_Pos)
 
#define CAN_F8R1_FB12   CAN_F8R1_FB12_Msk
 
#define CAN_F8R1_FB13_Pos   (13U)
 
#define CAN_F8R1_FB13_Msk   (0x1UL << CAN_F8R1_FB13_Pos)
 
#define CAN_F8R1_FB13   CAN_F8R1_FB13_Msk
 
#define CAN_F8R1_FB14_Pos   (14U)
 
#define CAN_F8R1_FB14_Msk   (0x1UL << CAN_F8R1_FB14_Pos)
 
#define CAN_F8R1_FB14   CAN_F8R1_FB14_Msk
 
#define CAN_F8R1_FB15_Pos   (15U)
 
#define CAN_F8R1_FB15_Msk   (0x1UL << CAN_F8R1_FB15_Pos)
 
#define CAN_F8R1_FB15   CAN_F8R1_FB15_Msk
 
#define CAN_F8R1_FB16_Pos   (16U)
 
#define CAN_F8R1_FB16_Msk   (0x1UL << CAN_F8R1_FB16_Pos)
 
#define CAN_F8R1_FB16   CAN_F8R1_FB16_Msk
 
#define CAN_F8R1_FB17_Pos   (17U)
 
#define CAN_F8R1_FB17_Msk   (0x1UL << CAN_F8R1_FB17_Pos)
 
#define CAN_F8R1_FB17   CAN_F8R1_FB17_Msk
 
#define CAN_F8R1_FB18_Pos   (18U)
 
#define CAN_F8R1_FB18_Msk   (0x1UL << CAN_F8R1_FB18_Pos)
 
#define CAN_F8R1_FB18   CAN_F8R1_FB18_Msk
 
#define CAN_F8R1_FB19_Pos   (19U)
 
#define CAN_F8R1_FB19_Msk   (0x1UL << CAN_F8R1_FB19_Pos)
 
#define CAN_F8R1_FB19   CAN_F8R1_FB19_Msk
 
#define CAN_F8R1_FB20_Pos   (20U)
 
#define CAN_F8R1_FB20_Msk   (0x1UL << CAN_F8R1_FB20_Pos)
 
#define CAN_F8R1_FB20   CAN_F8R1_FB20_Msk
 
#define CAN_F8R1_FB21_Pos   (21U)
 
#define CAN_F8R1_FB21_Msk   (0x1UL << CAN_F8R1_FB21_Pos)
 
#define CAN_F8R1_FB21   CAN_F8R1_FB21_Msk
 
#define CAN_F8R1_FB22_Pos   (22U)
 
#define CAN_F8R1_FB22_Msk   (0x1UL << CAN_F8R1_FB22_Pos)
 
#define CAN_F8R1_FB22   CAN_F8R1_FB22_Msk
 
#define CAN_F8R1_FB23_Pos   (23U)
 
#define CAN_F8R1_FB23_Msk   (0x1UL << CAN_F8R1_FB23_Pos)
 
#define CAN_F8R1_FB23   CAN_F8R1_FB23_Msk
 
#define CAN_F8R1_FB24_Pos   (24U)
 
#define CAN_F8R1_FB24_Msk   (0x1UL << CAN_F8R1_FB24_Pos)
 
#define CAN_F8R1_FB24   CAN_F8R1_FB24_Msk
 
#define CAN_F8R1_FB25_Pos   (25U)
 
#define CAN_F8R1_FB25_Msk   (0x1UL << CAN_F8R1_FB25_Pos)
 
#define CAN_F8R1_FB25   CAN_F8R1_FB25_Msk
 
#define CAN_F8R1_FB26_Pos   (26U)
 
#define CAN_F8R1_FB26_Msk   (0x1UL << CAN_F8R1_FB26_Pos)
 
#define CAN_F8R1_FB26   CAN_F8R1_FB26_Msk
 
#define CAN_F8R1_FB27_Pos   (27U)
 
#define CAN_F8R1_FB27_Msk   (0x1UL << CAN_F8R1_FB27_Pos)
 
#define CAN_F8R1_FB27   CAN_F8R1_FB27_Msk
 
#define CAN_F8R1_FB28_Pos   (28U)
 
#define CAN_F8R1_FB28_Msk   (0x1UL << CAN_F8R1_FB28_Pos)
 
#define CAN_F8R1_FB28   CAN_F8R1_FB28_Msk
 
#define CAN_F8R1_FB29_Pos   (29U)
 
#define CAN_F8R1_FB29_Msk   (0x1UL << CAN_F8R1_FB29_Pos)
 
#define CAN_F8R1_FB29   CAN_F8R1_FB29_Msk
 
#define CAN_F8R1_FB30_Pos   (30U)
 
#define CAN_F8R1_FB30_Msk   (0x1UL << CAN_F8R1_FB30_Pos)
 
#define CAN_F8R1_FB30   CAN_F8R1_FB30_Msk
 
#define CAN_F8R1_FB31_Pos   (31U)
 
#define CAN_F8R1_FB31_Msk   (0x1UL << CAN_F8R1_FB31_Pos)
 
#define CAN_F8R1_FB31   CAN_F8R1_FB31_Msk
 
#define CAN_F9R1_FB0_Pos   (0U)
 
#define CAN_F9R1_FB0_Msk   (0x1UL << CAN_F9R1_FB0_Pos)
 
#define CAN_F9R1_FB0   CAN_F9R1_FB0_Msk
 
#define CAN_F9R1_FB1_Pos   (1U)
 
#define CAN_F9R1_FB1_Msk   (0x1UL << CAN_F9R1_FB1_Pos)
 
#define CAN_F9R1_FB1   CAN_F9R1_FB1_Msk
 
#define CAN_F9R1_FB2_Pos   (2U)
 
#define CAN_F9R1_FB2_Msk   (0x1UL << CAN_F9R1_FB2_Pos)
 
#define CAN_F9R1_FB2   CAN_F9R1_FB2_Msk
 
#define CAN_F9R1_FB3_Pos   (3U)
 
#define CAN_F9R1_FB3_Msk   (0x1UL << CAN_F9R1_FB3_Pos)
 
#define CAN_F9R1_FB3   CAN_F9R1_FB3_Msk
 
#define CAN_F9R1_FB4_Pos   (4U)
 
#define CAN_F9R1_FB4_Msk   (0x1UL << CAN_F9R1_FB4_Pos)
 
#define CAN_F9R1_FB4   CAN_F9R1_FB4_Msk
 
#define CAN_F9R1_FB5_Pos   (5U)
 
#define CAN_F9R1_FB5_Msk   (0x1UL << CAN_F9R1_FB5_Pos)
 
#define CAN_F9R1_FB5   CAN_F9R1_FB5_Msk
 
#define CAN_F9R1_FB6_Pos   (6U)
 
#define CAN_F9R1_FB6_Msk   (0x1UL << CAN_F9R1_FB6_Pos)
 
#define CAN_F9R1_FB6   CAN_F9R1_FB6_Msk
 
#define CAN_F9R1_FB7_Pos   (7U)
 
#define CAN_F9R1_FB7_Msk   (0x1UL << CAN_F9R1_FB7_Pos)
 
#define CAN_F9R1_FB7   CAN_F9R1_FB7_Msk
 
#define CAN_F9R1_FB8_Pos   (8U)
 
#define CAN_F9R1_FB8_Msk   (0x1UL << CAN_F9R1_FB8_Pos)
 
#define CAN_F9R1_FB8   CAN_F9R1_FB8_Msk
 
#define CAN_F9R1_FB9_Pos   (9U)
 
#define CAN_F9R1_FB9_Msk   (0x1UL << CAN_F9R1_FB9_Pos)
 
#define CAN_F9R1_FB9   CAN_F9R1_FB9_Msk
 
#define CAN_F9R1_FB10_Pos   (10U)
 
#define CAN_F9R1_FB10_Msk   (0x1UL << CAN_F9R1_FB10_Pos)
 
#define CAN_F9R1_FB10   CAN_F9R1_FB10_Msk
 
#define CAN_F9R1_FB11_Pos   (11U)
 
#define CAN_F9R1_FB11_Msk   (0x1UL << CAN_F9R1_FB11_Pos)
 
#define CAN_F9R1_FB11   CAN_F9R1_FB11_Msk
 
#define CAN_F9R1_FB12_Pos   (12U)
 
#define CAN_F9R1_FB12_Msk   (0x1UL << CAN_F9R1_FB12_Pos)
 
#define CAN_F9R1_FB12   CAN_F9R1_FB12_Msk
 
#define CAN_F9R1_FB13_Pos   (13U)
 
#define CAN_F9R1_FB13_Msk   (0x1UL << CAN_F9R1_FB13_Pos)
 
#define CAN_F9R1_FB13   CAN_F9R1_FB13_Msk
 
#define CAN_F9R1_FB14_Pos   (14U)
 
#define CAN_F9R1_FB14_Msk   (0x1UL << CAN_F9R1_FB14_Pos)
 
#define CAN_F9R1_FB14   CAN_F9R1_FB14_Msk
 
#define CAN_F9R1_FB15_Pos   (15U)
 
#define CAN_F9R1_FB15_Msk   (0x1UL << CAN_F9R1_FB15_Pos)
 
#define CAN_F9R1_FB15   CAN_F9R1_FB15_Msk
 
#define CAN_F9R1_FB16_Pos   (16U)
 
#define CAN_F9R1_FB16_Msk   (0x1UL << CAN_F9R1_FB16_Pos)
 
#define CAN_F9R1_FB16   CAN_F9R1_FB16_Msk
 
#define CAN_F9R1_FB17_Pos   (17U)
 
#define CAN_F9R1_FB17_Msk   (0x1UL << CAN_F9R1_FB17_Pos)
 
#define CAN_F9R1_FB17   CAN_F9R1_FB17_Msk
 
#define CAN_F9R1_FB18_Pos   (18U)
 
#define CAN_F9R1_FB18_Msk   (0x1UL << CAN_F9R1_FB18_Pos)
 
#define CAN_F9R1_FB18   CAN_F9R1_FB18_Msk
 
#define CAN_F9R1_FB19_Pos   (19U)
 
#define CAN_F9R1_FB19_Msk   (0x1UL << CAN_F9R1_FB19_Pos)
 
#define CAN_F9R1_FB19   CAN_F9R1_FB19_Msk
 
#define CAN_F9R1_FB20_Pos   (20U)
 
#define CAN_F9R1_FB20_Msk   (0x1UL << CAN_F9R1_FB20_Pos)
 
#define CAN_F9R1_FB20   CAN_F9R1_FB20_Msk
 
#define CAN_F9R1_FB21_Pos   (21U)
 
#define CAN_F9R1_FB21_Msk   (0x1UL << CAN_F9R1_FB21_Pos)
 
#define CAN_F9R1_FB21   CAN_F9R1_FB21_Msk
 
#define CAN_F9R1_FB22_Pos   (22U)
 
#define CAN_F9R1_FB22_Msk   (0x1UL << CAN_F9R1_FB22_Pos)
 
#define CAN_F9R1_FB22   CAN_F9R1_FB22_Msk
 
#define CAN_F9R1_FB23_Pos   (23U)
 
#define CAN_F9R1_FB23_Msk   (0x1UL << CAN_F9R1_FB23_Pos)
 
#define CAN_F9R1_FB23   CAN_F9R1_FB23_Msk
 
#define CAN_F9R1_FB24_Pos   (24U)
 
#define CAN_F9R1_FB24_Msk   (0x1UL << CAN_F9R1_FB24_Pos)
 
#define CAN_F9R1_FB24   CAN_F9R1_FB24_Msk
 
#define CAN_F9R1_FB25_Pos   (25U)
 
#define CAN_F9R1_FB25_Msk   (0x1UL << CAN_F9R1_FB25_Pos)
 
#define CAN_F9R1_FB25   CAN_F9R1_FB25_Msk
 
#define CAN_F9R1_FB26_Pos   (26U)
 
#define CAN_F9R1_FB26_Msk   (0x1UL << CAN_F9R1_FB26_Pos)
 
#define CAN_F9R1_FB26   CAN_F9R1_FB26_Msk
 
#define CAN_F9R1_FB27_Pos   (27U)
 
#define CAN_F9R1_FB27_Msk   (0x1UL << CAN_F9R1_FB27_Pos)
 
#define CAN_F9R1_FB27   CAN_F9R1_FB27_Msk
 
#define CAN_F9R1_FB28_Pos   (28U)
 
#define CAN_F9R1_FB28_Msk   (0x1UL << CAN_F9R1_FB28_Pos)
 
#define CAN_F9R1_FB28   CAN_F9R1_FB28_Msk
 
#define CAN_F9R1_FB29_Pos   (29U)
 
#define CAN_F9R1_FB29_Msk   (0x1UL << CAN_F9R1_FB29_Pos)
 
#define CAN_F9R1_FB29   CAN_F9R1_FB29_Msk
 
#define CAN_F9R1_FB30_Pos   (30U)
 
#define CAN_F9R1_FB30_Msk   (0x1UL << CAN_F9R1_FB30_Pos)
 
#define CAN_F9R1_FB30   CAN_F9R1_FB30_Msk
 
#define CAN_F9R1_FB31_Pos   (31U)
 
#define CAN_F9R1_FB31_Msk   (0x1UL << CAN_F9R1_FB31_Pos)
 
#define CAN_F9R1_FB31   CAN_F9R1_FB31_Msk
 
#define CAN_F10R1_FB0_Pos   (0U)
 
#define CAN_F10R1_FB0_Msk   (0x1UL << CAN_F10R1_FB0_Pos)
 
#define CAN_F10R1_FB0   CAN_F10R1_FB0_Msk
 
#define CAN_F10R1_FB1_Pos   (1U)
 
#define CAN_F10R1_FB1_Msk   (0x1UL << CAN_F10R1_FB1_Pos)
 
#define CAN_F10R1_FB1   CAN_F10R1_FB1_Msk
 
#define CAN_F10R1_FB2_Pos   (2U)
 
#define CAN_F10R1_FB2_Msk   (0x1UL << CAN_F10R1_FB2_Pos)
 
#define CAN_F10R1_FB2   CAN_F10R1_FB2_Msk
 
#define CAN_F10R1_FB3_Pos   (3U)
 
#define CAN_F10R1_FB3_Msk   (0x1UL << CAN_F10R1_FB3_Pos)
 
#define CAN_F10R1_FB3   CAN_F10R1_FB3_Msk
 
#define CAN_F10R1_FB4_Pos   (4U)
 
#define CAN_F10R1_FB4_Msk   (0x1UL << CAN_F10R1_FB4_Pos)
 
#define CAN_F10R1_FB4   CAN_F10R1_FB4_Msk
 
#define CAN_F10R1_FB5_Pos   (5U)
 
#define CAN_F10R1_FB5_Msk   (0x1UL << CAN_F10R1_FB5_Pos)
 
#define CAN_F10R1_FB5   CAN_F10R1_FB5_Msk
 
#define CAN_F10R1_FB6_Pos   (6U)
 
#define CAN_F10R1_FB6_Msk   (0x1UL << CAN_F10R1_FB6_Pos)
 
#define CAN_F10R1_FB6   CAN_F10R1_FB6_Msk
 
#define CAN_F10R1_FB7_Pos   (7U)
 
#define CAN_F10R1_FB7_Msk   (0x1UL << CAN_F10R1_FB7_Pos)
 
#define CAN_F10R1_FB7   CAN_F10R1_FB7_Msk
 
#define CAN_F10R1_FB8_Pos   (8U)
 
#define CAN_F10R1_FB8_Msk   (0x1UL << CAN_F10R1_FB8_Pos)
 
#define CAN_F10R1_FB8   CAN_F10R1_FB8_Msk
 
#define CAN_F10R1_FB9_Pos   (9U)
 
#define CAN_F10R1_FB9_Msk   (0x1UL << CAN_F10R1_FB9_Pos)
 
#define CAN_F10R1_FB9   CAN_F10R1_FB9_Msk
 
#define CAN_F10R1_FB10_Pos   (10U)
 
#define CAN_F10R1_FB10_Msk   (0x1UL << CAN_F10R1_FB10_Pos)
 
#define CAN_F10R1_FB10   CAN_F10R1_FB10_Msk
 
#define CAN_F10R1_FB11_Pos   (11U)
 
#define CAN_F10R1_FB11_Msk   (0x1UL << CAN_F10R1_FB11_Pos)
 
#define CAN_F10R1_FB11   CAN_F10R1_FB11_Msk
 
#define CAN_F10R1_FB12_Pos   (12U)
 
#define CAN_F10R1_FB12_Msk   (0x1UL << CAN_F10R1_FB12_Pos)
 
#define CAN_F10R1_FB12   CAN_F10R1_FB12_Msk
 
#define CAN_F10R1_FB13_Pos   (13U)
 
#define CAN_F10R1_FB13_Msk   (0x1UL << CAN_F10R1_FB13_Pos)
 
#define CAN_F10R1_FB13   CAN_F10R1_FB13_Msk
 
#define CAN_F10R1_FB14_Pos   (14U)
 
#define CAN_F10R1_FB14_Msk   (0x1UL << CAN_F10R1_FB14_Pos)
 
#define CAN_F10R1_FB14   CAN_F10R1_FB14_Msk
 
#define CAN_F10R1_FB15_Pos   (15U)
 
#define CAN_F10R1_FB15_Msk   (0x1UL << CAN_F10R1_FB15_Pos)
 
#define CAN_F10R1_FB15   CAN_F10R1_FB15_Msk
 
#define CAN_F10R1_FB16_Pos   (16U)
 
#define CAN_F10R1_FB16_Msk   (0x1UL << CAN_F10R1_FB16_Pos)
 
#define CAN_F10R1_FB16   CAN_F10R1_FB16_Msk
 
#define CAN_F10R1_FB17_Pos   (17U)
 
#define CAN_F10R1_FB17_Msk   (0x1UL << CAN_F10R1_FB17_Pos)
 
#define CAN_F10R1_FB17   CAN_F10R1_FB17_Msk
 
#define CAN_F10R1_FB18_Pos   (18U)
 
#define CAN_F10R1_FB18_Msk   (0x1UL << CAN_F10R1_FB18_Pos)
 
#define CAN_F10R1_FB18   CAN_F10R1_FB18_Msk
 
#define CAN_F10R1_FB19_Pos   (19U)
 
#define CAN_F10R1_FB19_Msk   (0x1UL << CAN_F10R1_FB19_Pos)
 
#define CAN_F10R1_FB19   CAN_F10R1_FB19_Msk
 
#define CAN_F10R1_FB20_Pos   (20U)
 
#define CAN_F10R1_FB20_Msk   (0x1UL << CAN_F10R1_FB20_Pos)
 
#define CAN_F10R1_FB20   CAN_F10R1_FB20_Msk
 
#define CAN_F10R1_FB21_Pos   (21U)
 
#define CAN_F10R1_FB21_Msk   (0x1UL << CAN_F10R1_FB21_Pos)
 
#define CAN_F10R1_FB21   CAN_F10R1_FB21_Msk
 
#define CAN_F10R1_FB22_Pos   (22U)
 
#define CAN_F10R1_FB22_Msk   (0x1UL << CAN_F10R1_FB22_Pos)
 
#define CAN_F10R1_FB22   CAN_F10R1_FB22_Msk
 
#define CAN_F10R1_FB23_Pos   (23U)
 
#define CAN_F10R1_FB23_Msk   (0x1UL << CAN_F10R1_FB23_Pos)
 
#define CAN_F10R1_FB23   CAN_F10R1_FB23_Msk
 
#define CAN_F10R1_FB24_Pos   (24U)
 
#define CAN_F10R1_FB24_Msk   (0x1UL << CAN_F10R1_FB24_Pos)
 
#define CAN_F10R1_FB24   CAN_F10R1_FB24_Msk
 
#define CAN_F10R1_FB25_Pos   (25U)
 
#define CAN_F10R1_FB25_Msk   (0x1UL << CAN_F10R1_FB25_Pos)
 
#define CAN_F10R1_FB25   CAN_F10R1_FB25_Msk
 
#define CAN_F10R1_FB26_Pos   (26U)
 
#define CAN_F10R1_FB26_Msk   (0x1UL << CAN_F10R1_FB26_Pos)
 
#define CAN_F10R1_FB26   CAN_F10R1_FB26_Msk
 
#define CAN_F10R1_FB27_Pos   (27U)
 
#define CAN_F10R1_FB27_Msk   (0x1UL << CAN_F10R1_FB27_Pos)
 
#define CAN_F10R1_FB27   CAN_F10R1_FB27_Msk
 
#define CAN_F10R1_FB28_Pos   (28U)
 
#define CAN_F10R1_FB28_Msk   (0x1UL << CAN_F10R1_FB28_Pos)
 
#define CAN_F10R1_FB28   CAN_F10R1_FB28_Msk
 
#define CAN_F10R1_FB29_Pos   (29U)
 
#define CAN_F10R1_FB29_Msk   (0x1UL << CAN_F10R1_FB29_Pos)
 
#define CAN_F10R1_FB29   CAN_F10R1_FB29_Msk
 
#define CAN_F10R1_FB30_Pos   (30U)
 
#define CAN_F10R1_FB30_Msk   (0x1UL << CAN_F10R1_FB30_Pos)
 
#define CAN_F10R1_FB30   CAN_F10R1_FB30_Msk
 
#define CAN_F10R1_FB31_Pos   (31U)
 
#define CAN_F10R1_FB31_Msk   (0x1UL << CAN_F10R1_FB31_Pos)
 
#define CAN_F10R1_FB31   CAN_F10R1_FB31_Msk
 
#define CAN_F11R1_FB0_Pos   (0U)
 
#define CAN_F11R1_FB0_Msk   (0x1UL << CAN_F11R1_FB0_Pos)
 
#define CAN_F11R1_FB0   CAN_F11R1_FB0_Msk
 
#define CAN_F11R1_FB1_Pos   (1U)
 
#define CAN_F11R1_FB1_Msk   (0x1UL << CAN_F11R1_FB1_Pos)
 
#define CAN_F11R1_FB1   CAN_F11R1_FB1_Msk
 
#define CAN_F11R1_FB2_Pos   (2U)
 
#define CAN_F11R1_FB2_Msk   (0x1UL << CAN_F11R1_FB2_Pos)
 
#define CAN_F11R1_FB2   CAN_F11R1_FB2_Msk
 
#define CAN_F11R1_FB3_Pos   (3U)
 
#define CAN_F11R1_FB3_Msk   (0x1UL << CAN_F11R1_FB3_Pos)
 
#define CAN_F11R1_FB3   CAN_F11R1_FB3_Msk
 
#define CAN_F11R1_FB4_Pos   (4U)
 
#define CAN_F11R1_FB4_Msk   (0x1UL << CAN_F11R1_FB4_Pos)
 
#define CAN_F11R1_FB4   CAN_F11R1_FB4_Msk
 
#define CAN_F11R1_FB5_Pos   (5U)
 
#define CAN_F11R1_FB5_Msk   (0x1UL << CAN_F11R1_FB5_Pos)
 
#define CAN_F11R1_FB5   CAN_F11R1_FB5_Msk
 
#define CAN_F11R1_FB6_Pos   (6U)
 
#define CAN_F11R1_FB6_Msk   (0x1UL << CAN_F11R1_FB6_Pos)
 
#define CAN_F11R1_FB6   CAN_F11R1_FB6_Msk
 
#define CAN_F11R1_FB7_Pos   (7U)
 
#define CAN_F11R1_FB7_Msk   (0x1UL << CAN_F11R1_FB7_Pos)
 
#define CAN_F11R1_FB7   CAN_F11R1_FB7_Msk
 
#define CAN_F11R1_FB8_Pos   (8U)
 
#define CAN_F11R1_FB8_Msk   (0x1UL << CAN_F11R1_FB8_Pos)
 
#define CAN_F11R1_FB8   CAN_F11R1_FB8_Msk
 
#define CAN_F11R1_FB9_Pos   (9U)
 
#define CAN_F11R1_FB9_Msk   (0x1UL << CAN_F11R1_FB9_Pos)
 
#define CAN_F11R1_FB9   CAN_F11R1_FB9_Msk
 
#define CAN_F11R1_FB10_Pos   (10U)
 
#define CAN_F11R1_FB10_Msk   (0x1UL << CAN_F11R1_FB10_Pos)
 
#define CAN_F11R1_FB10   CAN_F11R1_FB10_Msk
 
#define CAN_F11R1_FB11_Pos   (11U)
 
#define CAN_F11R1_FB11_Msk   (0x1UL << CAN_F11R1_FB11_Pos)
 
#define CAN_F11R1_FB11   CAN_F11R1_FB11_Msk
 
#define CAN_F11R1_FB12_Pos   (12U)
 
#define CAN_F11R1_FB12_Msk   (0x1UL << CAN_F11R1_FB12_Pos)
 
#define CAN_F11R1_FB12   CAN_F11R1_FB12_Msk
 
#define CAN_F11R1_FB13_Pos   (13U)
 
#define CAN_F11R1_FB13_Msk   (0x1UL << CAN_F11R1_FB13_Pos)
 
#define CAN_F11R1_FB13   CAN_F11R1_FB13_Msk
 
#define CAN_F11R1_FB14_Pos   (14U)
 
#define CAN_F11R1_FB14_Msk   (0x1UL << CAN_F11R1_FB14_Pos)
 
#define CAN_F11R1_FB14   CAN_F11R1_FB14_Msk
 
#define CAN_F11R1_FB15_Pos   (15U)
 
#define CAN_F11R1_FB15_Msk   (0x1UL << CAN_F11R1_FB15_Pos)
 
#define CAN_F11R1_FB15   CAN_F11R1_FB15_Msk
 
#define CAN_F11R1_FB16_Pos   (16U)
 
#define CAN_F11R1_FB16_Msk   (0x1UL << CAN_F11R1_FB16_Pos)
 
#define CAN_F11R1_FB16   CAN_F11R1_FB16_Msk
 
#define CAN_F11R1_FB17_Pos   (17U)
 
#define CAN_F11R1_FB17_Msk   (0x1UL << CAN_F11R1_FB17_Pos)
 
#define CAN_F11R1_FB17   CAN_F11R1_FB17_Msk
 
#define CAN_F11R1_FB18_Pos   (18U)
 
#define CAN_F11R1_FB18_Msk   (0x1UL << CAN_F11R1_FB18_Pos)
 
#define CAN_F11R1_FB18   CAN_F11R1_FB18_Msk
 
#define CAN_F11R1_FB19_Pos   (19U)
 
#define CAN_F11R1_FB19_Msk   (0x1UL << CAN_F11R1_FB19_Pos)
 
#define CAN_F11R1_FB19   CAN_F11R1_FB19_Msk
 
#define CAN_F11R1_FB20_Pos   (20U)
 
#define CAN_F11R1_FB20_Msk   (0x1UL << CAN_F11R1_FB20_Pos)
 
#define CAN_F11R1_FB20   CAN_F11R1_FB20_Msk
 
#define CAN_F11R1_FB21_Pos   (21U)
 
#define CAN_F11R1_FB21_Msk   (0x1UL << CAN_F11R1_FB21_Pos)
 
#define CAN_F11R1_FB21   CAN_F11R1_FB21_Msk
 
#define CAN_F11R1_FB22_Pos   (22U)
 
#define CAN_F11R1_FB22_Msk   (0x1UL << CAN_F11R1_FB22_Pos)
 
#define CAN_F11R1_FB22   CAN_F11R1_FB22_Msk
 
#define CAN_F11R1_FB23_Pos   (23U)
 
#define CAN_F11R1_FB23_Msk   (0x1UL << CAN_F11R1_FB23_Pos)
 
#define CAN_F11R1_FB23   CAN_F11R1_FB23_Msk
 
#define CAN_F11R1_FB24_Pos   (24U)
 
#define CAN_F11R1_FB24_Msk   (0x1UL << CAN_F11R1_FB24_Pos)
 
#define CAN_F11R1_FB24   CAN_F11R1_FB24_Msk
 
#define CAN_F11R1_FB25_Pos   (25U)
 
#define CAN_F11R1_FB25_Msk   (0x1UL << CAN_F11R1_FB25_Pos)
 
#define CAN_F11R1_FB25   CAN_F11R1_FB25_Msk
 
#define CAN_F11R1_FB26_Pos   (26U)
 
#define CAN_F11R1_FB26_Msk   (0x1UL << CAN_F11R1_FB26_Pos)
 
#define CAN_F11R1_FB26   CAN_F11R1_FB26_Msk
 
#define CAN_F11R1_FB27_Pos   (27U)
 
#define CAN_F11R1_FB27_Msk   (0x1UL << CAN_F11R1_FB27_Pos)
 
#define CAN_F11R1_FB27   CAN_F11R1_FB27_Msk
 
#define CAN_F11R1_FB28_Pos   (28U)
 
#define CAN_F11R1_FB28_Msk   (0x1UL << CAN_F11R1_FB28_Pos)
 
#define CAN_F11R1_FB28   CAN_F11R1_FB28_Msk
 
#define CAN_F11R1_FB29_Pos   (29U)
 
#define CAN_F11R1_FB29_Msk   (0x1UL << CAN_F11R1_FB29_Pos)
 
#define CAN_F11R1_FB29   CAN_F11R1_FB29_Msk
 
#define CAN_F11R1_FB30_Pos   (30U)
 
#define CAN_F11R1_FB30_Msk   (0x1UL << CAN_F11R1_FB30_Pos)
 
#define CAN_F11R1_FB30   CAN_F11R1_FB30_Msk
 
#define CAN_F11R1_FB31_Pos   (31U)
 
#define CAN_F11R1_FB31_Msk   (0x1UL << CAN_F11R1_FB31_Pos)
 
#define CAN_F11R1_FB31   CAN_F11R1_FB31_Msk
 
#define CAN_F12R1_FB0_Pos   (0U)
 
#define CAN_F12R1_FB0_Msk   (0x1UL << CAN_F12R1_FB0_Pos)
 
#define CAN_F12R1_FB0   CAN_F12R1_FB0_Msk
 
#define CAN_F12R1_FB1_Pos   (1U)
 
#define CAN_F12R1_FB1_Msk   (0x1UL << CAN_F12R1_FB1_Pos)
 
#define CAN_F12R1_FB1   CAN_F12R1_FB1_Msk
 
#define CAN_F12R1_FB2_Pos   (2U)
 
#define CAN_F12R1_FB2_Msk   (0x1UL << CAN_F12R1_FB2_Pos)
 
#define CAN_F12R1_FB2   CAN_F12R1_FB2_Msk
 
#define CAN_F12R1_FB3_Pos   (3U)
 
#define CAN_F12R1_FB3_Msk   (0x1UL << CAN_F12R1_FB3_Pos)
 
#define CAN_F12R1_FB3   CAN_F12R1_FB3_Msk
 
#define CAN_F12R1_FB4_Pos   (4U)
 
#define CAN_F12R1_FB4_Msk   (0x1UL << CAN_F12R1_FB4_Pos)
 
#define CAN_F12R1_FB4   CAN_F12R1_FB4_Msk
 
#define CAN_F12R1_FB5_Pos   (5U)
 
#define CAN_F12R1_FB5_Msk   (0x1UL << CAN_F12R1_FB5_Pos)
 
#define CAN_F12R1_FB5   CAN_F12R1_FB5_Msk
 
#define CAN_F12R1_FB6_Pos   (6U)
 
#define CAN_F12R1_FB6_Msk   (0x1UL << CAN_F12R1_FB6_Pos)
 
#define CAN_F12R1_FB6   CAN_F12R1_FB6_Msk
 
#define CAN_F12R1_FB7_Pos   (7U)
 
#define CAN_F12R1_FB7_Msk   (0x1UL << CAN_F12R1_FB7_Pos)
 
#define CAN_F12R1_FB7   CAN_F12R1_FB7_Msk
 
#define CAN_F12R1_FB8_Pos   (8U)
 
#define CAN_F12R1_FB8_Msk   (0x1UL << CAN_F12R1_FB8_Pos)
 
#define CAN_F12R1_FB8   CAN_F12R1_FB8_Msk
 
#define CAN_F12R1_FB9_Pos   (9U)
 
#define CAN_F12R1_FB9_Msk   (0x1UL << CAN_F12R1_FB9_Pos)
 
#define CAN_F12R1_FB9   CAN_F12R1_FB9_Msk
 
#define CAN_F12R1_FB10_Pos   (10U)
 
#define CAN_F12R1_FB10_Msk   (0x1UL << CAN_F12R1_FB10_Pos)
 
#define CAN_F12R1_FB10   CAN_F12R1_FB10_Msk
 
#define CAN_F12R1_FB11_Pos   (11U)
 
#define CAN_F12R1_FB11_Msk   (0x1UL << CAN_F12R1_FB11_Pos)
 
#define CAN_F12R1_FB11   CAN_F12R1_FB11_Msk
 
#define CAN_F12R1_FB12_Pos   (12U)
 
#define CAN_F12R1_FB12_Msk   (0x1UL << CAN_F12R1_FB12_Pos)
 
#define CAN_F12R1_FB12   CAN_F12R1_FB12_Msk
 
#define CAN_F12R1_FB13_Pos   (13U)
 
#define CAN_F12R1_FB13_Msk   (0x1UL << CAN_F12R1_FB13_Pos)
 
#define CAN_F12R1_FB13   CAN_F12R1_FB13_Msk
 
#define CAN_F12R1_FB14_Pos   (14U)
 
#define CAN_F12R1_FB14_Msk   (0x1UL << CAN_F12R1_FB14_Pos)
 
#define CAN_F12R1_FB14   CAN_F12R1_FB14_Msk
 
#define CAN_F12R1_FB15_Pos   (15U)
 
#define CAN_F12R1_FB15_Msk   (0x1UL << CAN_F12R1_FB15_Pos)
 
#define CAN_F12R1_FB15   CAN_F12R1_FB15_Msk
 
#define CAN_F12R1_FB16_Pos   (16U)
 
#define CAN_F12R1_FB16_Msk   (0x1UL << CAN_F12R1_FB16_Pos)
 
#define CAN_F12R1_FB16   CAN_F12R1_FB16_Msk
 
#define CAN_F12R1_FB17_Pos   (17U)
 
#define CAN_F12R1_FB17_Msk   (0x1UL << CAN_F12R1_FB17_Pos)
 
#define CAN_F12R1_FB17   CAN_F12R1_FB17_Msk
 
#define CAN_F12R1_FB18_Pos   (18U)
 
#define CAN_F12R1_FB18_Msk   (0x1UL << CAN_F12R1_FB18_Pos)
 
#define CAN_F12R1_FB18   CAN_F12R1_FB18_Msk
 
#define CAN_F12R1_FB19_Pos   (19U)
 
#define CAN_F12R1_FB19_Msk   (0x1UL << CAN_F12R1_FB19_Pos)
 
#define CAN_F12R1_FB19   CAN_F12R1_FB19_Msk
 
#define CAN_F12R1_FB20_Pos   (20U)
 
#define CAN_F12R1_FB20_Msk   (0x1UL << CAN_F12R1_FB20_Pos)
 
#define CAN_F12R1_FB20   CAN_F12R1_FB20_Msk
 
#define CAN_F12R1_FB21_Pos   (21U)
 
#define CAN_F12R1_FB21_Msk   (0x1UL << CAN_F12R1_FB21_Pos)
 
#define CAN_F12R1_FB21   CAN_F12R1_FB21_Msk
 
#define CAN_F12R1_FB22_Pos   (22U)
 
#define CAN_F12R1_FB22_Msk   (0x1UL << CAN_F12R1_FB22_Pos)
 
#define CAN_F12R1_FB22   CAN_F12R1_FB22_Msk
 
#define CAN_F12R1_FB23_Pos   (23U)
 
#define CAN_F12R1_FB23_Msk   (0x1UL << CAN_F12R1_FB23_Pos)
 
#define CAN_F12R1_FB23   CAN_F12R1_FB23_Msk
 
#define CAN_F12R1_FB24_Pos   (24U)
 
#define CAN_F12R1_FB24_Msk   (0x1UL << CAN_F12R1_FB24_Pos)
 
#define CAN_F12R1_FB24   CAN_F12R1_FB24_Msk
 
#define CAN_F12R1_FB25_Pos   (25U)
 
#define CAN_F12R1_FB25_Msk   (0x1UL << CAN_F12R1_FB25_Pos)
 
#define CAN_F12R1_FB25   CAN_F12R1_FB25_Msk
 
#define CAN_F12R1_FB26_Pos   (26U)
 
#define CAN_F12R1_FB26_Msk   (0x1UL << CAN_F12R1_FB26_Pos)
 
#define CAN_F12R1_FB26   CAN_F12R1_FB26_Msk
 
#define CAN_F12R1_FB27_Pos   (27U)
 
#define CAN_F12R1_FB27_Msk   (0x1UL << CAN_F12R1_FB27_Pos)
 
#define CAN_F12R1_FB27   CAN_F12R1_FB27_Msk
 
#define CAN_F12R1_FB28_Pos   (28U)
 
#define CAN_F12R1_FB28_Msk   (0x1UL << CAN_F12R1_FB28_Pos)
 
#define CAN_F12R1_FB28   CAN_F12R1_FB28_Msk
 
#define CAN_F12R1_FB29_Pos   (29U)
 
#define CAN_F12R1_FB29_Msk   (0x1UL << CAN_F12R1_FB29_Pos)
 
#define CAN_F12R1_FB29   CAN_F12R1_FB29_Msk
 
#define CAN_F12R1_FB30_Pos   (30U)
 
#define CAN_F12R1_FB30_Msk   (0x1UL << CAN_F12R1_FB30_Pos)
 
#define CAN_F12R1_FB30   CAN_F12R1_FB30_Msk
 
#define CAN_F12R1_FB31_Pos   (31U)
 
#define CAN_F12R1_FB31_Msk   (0x1UL << CAN_F12R1_FB31_Pos)
 
#define CAN_F12R1_FB31   CAN_F12R1_FB31_Msk
 
#define CAN_F13R1_FB0_Pos   (0U)
 
#define CAN_F13R1_FB0_Msk   (0x1UL << CAN_F13R1_FB0_Pos)
 
#define CAN_F13R1_FB0   CAN_F13R1_FB0_Msk
 
#define CAN_F13R1_FB1_Pos   (1U)
 
#define CAN_F13R1_FB1_Msk   (0x1UL << CAN_F13R1_FB1_Pos)
 
#define CAN_F13R1_FB1   CAN_F13R1_FB1_Msk
 
#define CAN_F13R1_FB2_Pos   (2U)
 
#define CAN_F13R1_FB2_Msk   (0x1UL << CAN_F13R1_FB2_Pos)
 
#define CAN_F13R1_FB2   CAN_F13R1_FB2_Msk
 
#define CAN_F13R1_FB3_Pos   (3U)
 
#define CAN_F13R1_FB3_Msk   (0x1UL << CAN_F13R1_FB3_Pos)
 
#define CAN_F13R1_FB3   CAN_F13R1_FB3_Msk
 
#define CAN_F13R1_FB4_Pos   (4U)
 
#define CAN_F13R1_FB4_Msk   (0x1UL << CAN_F13R1_FB4_Pos)
 
#define CAN_F13R1_FB4   CAN_F13R1_FB4_Msk
 
#define CAN_F13R1_FB5_Pos   (5U)
 
#define CAN_F13R1_FB5_Msk   (0x1UL << CAN_F13R1_FB5_Pos)
 
#define CAN_F13R1_FB5   CAN_F13R1_FB5_Msk
 
#define CAN_F13R1_FB6_Pos   (6U)
 
#define CAN_F13R1_FB6_Msk   (0x1UL << CAN_F13R1_FB6_Pos)
 
#define CAN_F13R1_FB6   CAN_F13R1_FB6_Msk
 
#define CAN_F13R1_FB7_Pos   (7U)
 
#define CAN_F13R1_FB7_Msk   (0x1UL << CAN_F13R1_FB7_Pos)
 
#define CAN_F13R1_FB7   CAN_F13R1_FB7_Msk
 
#define CAN_F13R1_FB8_Pos   (8U)
 
#define CAN_F13R1_FB8_Msk   (0x1UL << CAN_F13R1_FB8_Pos)
 
#define CAN_F13R1_FB8   CAN_F13R1_FB8_Msk
 
#define CAN_F13R1_FB9_Pos   (9U)
 
#define CAN_F13R1_FB9_Msk   (0x1UL << CAN_F13R1_FB9_Pos)
 
#define CAN_F13R1_FB9   CAN_F13R1_FB9_Msk
 
#define CAN_F13R1_FB10_Pos   (10U)
 
#define CAN_F13R1_FB10_Msk   (0x1UL << CAN_F13R1_FB10_Pos)
 
#define CAN_F13R1_FB10   CAN_F13R1_FB10_Msk
 
#define CAN_F13R1_FB11_Pos   (11U)
 
#define CAN_F13R1_FB11_Msk   (0x1UL << CAN_F13R1_FB11_Pos)
 
#define CAN_F13R1_FB11   CAN_F13R1_FB11_Msk
 
#define CAN_F13R1_FB12_Pos   (12U)
 
#define CAN_F13R1_FB12_Msk   (0x1UL << CAN_F13R1_FB12_Pos)
 
#define CAN_F13R1_FB12   CAN_F13R1_FB12_Msk
 
#define CAN_F13R1_FB13_Pos   (13U)
 
#define CAN_F13R1_FB13_Msk   (0x1UL << CAN_F13R1_FB13_Pos)
 
#define CAN_F13R1_FB13   CAN_F13R1_FB13_Msk
 
#define CAN_F13R1_FB14_Pos   (14U)
 
#define CAN_F13R1_FB14_Msk   (0x1UL << CAN_F13R1_FB14_Pos)
 
#define CAN_F13R1_FB14   CAN_F13R1_FB14_Msk
 
#define CAN_F13R1_FB15_Pos   (15U)
 
#define CAN_F13R1_FB15_Msk   (0x1UL << CAN_F13R1_FB15_Pos)
 
#define CAN_F13R1_FB15   CAN_F13R1_FB15_Msk
 
#define CAN_F13R1_FB16_Pos   (16U)
 
#define CAN_F13R1_FB16_Msk   (0x1UL << CAN_F13R1_FB16_Pos)
 
#define CAN_F13R1_FB16   CAN_F13R1_FB16_Msk
 
#define CAN_F13R1_FB17_Pos   (17U)
 
#define CAN_F13R1_FB17_Msk   (0x1UL << CAN_F13R1_FB17_Pos)
 
#define CAN_F13R1_FB17   CAN_F13R1_FB17_Msk
 
#define CAN_F13R1_FB18_Pos   (18U)
 
#define CAN_F13R1_FB18_Msk   (0x1UL << CAN_F13R1_FB18_Pos)
 
#define CAN_F13R1_FB18   CAN_F13R1_FB18_Msk
 
#define CAN_F13R1_FB19_Pos   (19U)
 
#define CAN_F13R1_FB19_Msk   (0x1UL << CAN_F13R1_FB19_Pos)
 
#define CAN_F13R1_FB19   CAN_F13R1_FB19_Msk
 
#define CAN_F13R1_FB20_Pos   (20U)
 
#define CAN_F13R1_FB20_Msk   (0x1UL << CAN_F13R1_FB20_Pos)
 
#define CAN_F13R1_FB20   CAN_F13R1_FB20_Msk
 
#define CAN_F13R1_FB21_Pos   (21U)
 
#define CAN_F13R1_FB21_Msk   (0x1UL << CAN_F13R1_FB21_Pos)
 
#define CAN_F13R1_FB21   CAN_F13R1_FB21_Msk
 
#define CAN_F13R1_FB22_Pos   (22U)
 
#define CAN_F13R1_FB22_Msk   (0x1UL << CAN_F13R1_FB22_Pos)
 
#define CAN_F13R1_FB22   CAN_F13R1_FB22_Msk
 
#define CAN_F13R1_FB23_Pos   (23U)
 
#define CAN_F13R1_FB23_Msk   (0x1UL << CAN_F13R1_FB23_Pos)
 
#define CAN_F13R1_FB23   CAN_F13R1_FB23_Msk
 
#define CAN_F13R1_FB24_Pos   (24U)
 
#define CAN_F13R1_FB24_Msk   (0x1UL << CAN_F13R1_FB24_Pos)
 
#define CAN_F13R1_FB24   CAN_F13R1_FB24_Msk
 
#define CAN_F13R1_FB25_Pos   (25U)
 
#define CAN_F13R1_FB25_Msk   (0x1UL << CAN_F13R1_FB25_Pos)
 
#define CAN_F13R1_FB25   CAN_F13R1_FB25_Msk
 
#define CAN_F13R1_FB26_Pos   (26U)
 
#define CAN_F13R1_FB26_Msk   (0x1UL << CAN_F13R1_FB26_Pos)
 
#define CAN_F13R1_FB26   CAN_F13R1_FB26_Msk
 
#define CAN_F13R1_FB27_Pos   (27U)
 
#define CAN_F13R1_FB27_Msk   (0x1UL << CAN_F13R1_FB27_Pos)
 
#define CAN_F13R1_FB27   CAN_F13R1_FB27_Msk
 
#define CAN_F13R1_FB28_Pos   (28U)
 
#define CAN_F13R1_FB28_Msk   (0x1UL << CAN_F13R1_FB28_Pos)
 
#define CAN_F13R1_FB28   CAN_F13R1_FB28_Msk
 
#define CAN_F13R1_FB29_Pos   (29U)
 
#define CAN_F13R1_FB29_Msk   (0x1UL << CAN_F13R1_FB29_Pos)
 
#define CAN_F13R1_FB29   CAN_F13R1_FB29_Msk
 
#define CAN_F13R1_FB30_Pos   (30U)
 
#define CAN_F13R1_FB30_Msk   (0x1UL << CAN_F13R1_FB30_Pos)
 
#define CAN_F13R1_FB30   CAN_F13R1_FB30_Msk
 
#define CAN_F13R1_FB31_Pos   (31U)
 
#define CAN_F13R1_FB31_Msk   (0x1UL << CAN_F13R1_FB31_Pos)
 
#define CAN_F13R1_FB31   CAN_F13R1_FB31_Msk
 
#define CAN_F0R2_FB0_Pos   (0U)
 
#define CAN_F0R2_FB0_Msk   (0x1UL << CAN_F0R2_FB0_Pos)
 
#define CAN_F0R2_FB0   CAN_F0R2_FB0_Msk
 
#define CAN_F0R2_FB1_Pos   (1U)
 
#define CAN_F0R2_FB1_Msk   (0x1UL << CAN_F0R2_FB1_Pos)
 
#define CAN_F0R2_FB1   CAN_F0R2_FB1_Msk
 
#define CAN_F0R2_FB2_Pos   (2U)
 
#define CAN_F0R2_FB2_Msk   (0x1UL << CAN_F0R2_FB2_Pos)
 
#define CAN_F0R2_FB2   CAN_F0R2_FB2_Msk
 
#define CAN_F0R2_FB3_Pos   (3U)
 
#define CAN_F0R2_FB3_Msk   (0x1UL << CAN_F0R2_FB3_Pos)
 
#define CAN_F0R2_FB3   CAN_F0R2_FB3_Msk
 
#define CAN_F0R2_FB4_Pos   (4U)
 
#define CAN_F0R2_FB4_Msk   (0x1UL << CAN_F0R2_FB4_Pos)
 
#define CAN_F0R2_FB4   CAN_F0R2_FB4_Msk
 
#define CAN_F0R2_FB5_Pos   (5U)
 
#define CAN_F0R2_FB5_Msk   (0x1UL << CAN_F0R2_FB5_Pos)
 
#define CAN_F0R2_FB5   CAN_F0R2_FB5_Msk
 
#define CAN_F0R2_FB6_Pos   (6U)
 
#define CAN_F0R2_FB6_Msk   (0x1UL << CAN_F0R2_FB6_Pos)
 
#define CAN_F0R2_FB6   CAN_F0R2_FB6_Msk
 
#define CAN_F0R2_FB7_Pos   (7U)
 
#define CAN_F0R2_FB7_Msk   (0x1UL << CAN_F0R2_FB7_Pos)
 
#define CAN_F0R2_FB7   CAN_F0R2_FB7_Msk
 
#define CAN_F0R2_FB8_Pos   (8U)
 
#define CAN_F0R2_FB8_Msk   (0x1UL << CAN_F0R2_FB8_Pos)
 
#define CAN_F0R2_FB8   CAN_F0R2_FB8_Msk
 
#define CAN_F0R2_FB9_Pos   (9U)
 
#define CAN_F0R2_FB9_Msk   (0x1UL << CAN_F0R2_FB9_Pos)
 
#define CAN_F0R2_FB9   CAN_F0R2_FB9_Msk
 
#define CAN_F0R2_FB10_Pos   (10U)
 
#define CAN_F0R2_FB10_Msk   (0x1UL << CAN_F0R2_FB10_Pos)
 
#define CAN_F0R2_FB10   CAN_F0R2_FB10_Msk
 
#define CAN_F0R2_FB11_Pos   (11U)
 
#define CAN_F0R2_FB11_Msk   (0x1UL << CAN_F0R2_FB11_Pos)
 
#define CAN_F0R2_FB11   CAN_F0R2_FB11_Msk
 
#define CAN_F0R2_FB12_Pos   (12U)
 
#define CAN_F0R2_FB12_Msk   (0x1UL << CAN_F0R2_FB12_Pos)
 
#define CAN_F0R2_FB12   CAN_F0R2_FB12_Msk
 
#define CAN_F0R2_FB13_Pos   (13U)
 
#define CAN_F0R2_FB13_Msk   (0x1UL << CAN_F0R2_FB13_Pos)
 
#define CAN_F0R2_FB13   CAN_F0R2_FB13_Msk
 
#define CAN_F0R2_FB14_Pos   (14U)
 
#define CAN_F0R2_FB14_Msk   (0x1UL << CAN_F0R2_FB14_Pos)
 
#define CAN_F0R2_FB14   CAN_F0R2_FB14_Msk
 
#define CAN_F0R2_FB15_Pos   (15U)
 
#define CAN_F0R2_FB15_Msk   (0x1UL << CAN_F0R2_FB15_Pos)
 
#define CAN_F0R2_FB15   CAN_F0R2_FB15_Msk
 
#define CAN_F0R2_FB16_Pos   (16U)
 
#define CAN_F0R2_FB16_Msk   (0x1UL << CAN_F0R2_FB16_Pos)
 
#define CAN_F0R2_FB16   CAN_F0R2_FB16_Msk
 
#define CAN_F0R2_FB17_Pos   (17U)
 
#define CAN_F0R2_FB17_Msk   (0x1UL << CAN_F0R2_FB17_Pos)
 
#define CAN_F0R2_FB17   CAN_F0R2_FB17_Msk
 
#define CAN_F0R2_FB18_Pos   (18U)
 
#define CAN_F0R2_FB18_Msk   (0x1UL << CAN_F0R2_FB18_Pos)
 
#define CAN_F0R2_FB18   CAN_F0R2_FB18_Msk
 
#define CAN_F0R2_FB19_Pos   (19U)
 
#define CAN_F0R2_FB19_Msk   (0x1UL << CAN_F0R2_FB19_Pos)
 
#define CAN_F0R2_FB19   CAN_F0R2_FB19_Msk
 
#define CAN_F0R2_FB20_Pos   (20U)
 
#define CAN_F0R2_FB20_Msk   (0x1UL << CAN_F0R2_FB20_Pos)
 
#define CAN_F0R2_FB20   CAN_F0R2_FB20_Msk
 
#define CAN_F0R2_FB21_Pos   (21U)
 
#define CAN_F0R2_FB21_Msk   (0x1UL << CAN_F0R2_FB21_Pos)
 
#define CAN_F0R2_FB21   CAN_F0R2_FB21_Msk
 
#define CAN_F0R2_FB22_Pos   (22U)
 
#define CAN_F0R2_FB22_Msk   (0x1UL << CAN_F0R2_FB22_Pos)
 
#define CAN_F0R2_FB22   CAN_F0R2_FB22_Msk
 
#define CAN_F0R2_FB23_Pos   (23U)
 
#define CAN_F0R2_FB23_Msk   (0x1UL << CAN_F0R2_FB23_Pos)
 
#define CAN_F0R2_FB23   CAN_F0R2_FB23_Msk
 
#define CAN_F0R2_FB24_Pos   (24U)
 
#define CAN_F0R2_FB24_Msk   (0x1UL << CAN_F0R2_FB24_Pos)
 
#define CAN_F0R2_FB24   CAN_F0R2_FB24_Msk
 
#define CAN_F0R2_FB25_Pos   (25U)
 
#define CAN_F0R2_FB25_Msk   (0x1UL << CAN_F0R2_FB25_Pos)
 
#define CAN_F0R2_FB25   CAN_F0R2_FB25_Msk
 
#define CAN_F0R2_FB26_Pos   (26U)
 
#define CAN_F0R2_FB26_Msk   (0x1UL << CAN_F0R2_FB26_Pos)
 
#define CAN_F0R2_FB26   CAN_F0R2_FB26_Msk
 
#define CAN_F0R2_FB27_Pos   (27U)
 
#define CAN_F0R2_FB27_Msk   (0x1UL << CAN_F0R2_FB27_Pos)
 
#define CAN_F0R2_FB27   CAN_F0R2_FB27_Msk
 
#define CAN_F0R2_FB28_Pos   (28U)
 
#define CAN_F0R2_FB28_Msk   (0x1UL << CAN_F0R2_FB28_Pos)
 
#define CAN_F0R2_FB28   CAN_F0R2_FB28_Msk
 
#define CAN_F0R2_FB29_Pos   (29U)
 
#define CAN_F0R2_FB29_Msk   (0x1UL << CAN_F0R2_FB29_Pos)
 
#define CAN_F0R2_FB29   CAN_F0R2_FB29_Msk
 
#define CAN_F0R2_FB30_Pos   (30U)
 
#define CAN_F0R2_FB30_Msk   (0x1UL << CAN_F0R2_FB30_Pos)
 
#define CAN_F0R2_FB30   CAN_F0R2_FB30_Msk
 
#define CAN_F0R2_FB31_Pos   (31U)
 
#define CAN_F0R2_FB31_Msk   (0x1UL << CAN_F0R2_FB31_Pos)
 
#define CAN_F0R2_FB31   CAN_F0R2_FB31_Msk
 
#define CAN_F1R2_FB0_Pos   (0U)
 
#define CAN_F1R2_FB0_Msk   (0x1UL << CAN_F1R2_FB0_Pos)
 
#define CAN_F1R2_FB0   CAN_F1R2_FB0_Msk
 
#define CAN_F1R2_FB1_Pos   (1U)
 
#define CAN_F1R2_FB1_Msk   (0x1UL << CAN_F1R2_FB1_Pos)
 
#define CAN_F1R2_FB1   CAN_F1R2_FB1_Msk
 
#define CAN_F1R2_FB2_Pos   (2U)
 
#define CAN_F1R2_FB2_Msk   (0x1UL << CAN_F1R2_FB2_Pos)
 
#define CAN_F1R2_FB2   CAN_F1R2_FB2_Msk
 
#define CAN_F1R2_FB3_Pos   (3U)
 
#define CAN_F1R2_FB3_Msk   (0x1UL << CAN_F1R2_FB3_Pos)
 
#define CAN_F1R2_FB3   CAN_F1R2_FB3_Msk
 
#define CAN_F1R2_FB4_Pos   (4U)
 
#define CAN_F1R2_FB4_Msk   (0x1UL << CAN_F1R2_FB4_Pos)
 
#define CAN_F1R2_FB4   CAN_F1R2_FB4_Msk
 
#define CAN_F1R2_FB5_Pos   (5U)
 
#define CAN_F1R2_FB5_Msk   (0x1UL << CAN_F1R2_FB5_Pos)
 
#define CAN_F1R2_FB5   CAN_F1R2_FB5_Msk
 
#define CAN_F1R2_FB6_Pos   (6U)
 
#define CAN_F1R2_FB6_Msk   (0x1UL << CAN_F1R2_FB6_Pos)
 
#define CAN_F1R2_FB6   CAN_F1R2_FB6_Msk
 
#define CAN_F1R2_FB7_Pos   (7U)
 
#define CAN_F1R2_FB7_Msk   (0x1UL << CAN_F1R2_FB7_Pos)
 
#define CAN_F1R2_FB7   CAN_F1R2_FB7_Msk
 
#define CAN_F1R2_FB8_Pos   (8U)
 
#define CAN_F1R2_FB8_Msk   (0x1UL << CAN_F1R2_FB8_Pos)
 
#define CAN_F1R2_FB8   CAN_F1R2_FB8_Msk
 
#define CAN_F1R2_FB9_Pos   (9U)
 
#define CAN_F1R2_FB9_Msk   (0x1UL << CAN_F1R2_FB9_Pos)
 
#define CAN_F1R2_FB9   CAN_F1R2_FB9_Msk
 
#define CAN_F1R2_FB10_Pos   (10U)
 
#define CAN_F1R2_FB10_Msk   (0x1UL << CAN_F1R2_FB10_Pos)
 
#define CAN_F1R2_FB10   CAN_F1R2_FB10_Msk
 
#define CAN_F1R2_FB11_Pos   (11U)
 
#define CAN_F1R2_FB11_Msk   (0x1UL << CAN_F1R2_FB11_Pos)
 
#define CAN_F1R2_FB11   CAN_F1R2_FB11_Msk
 
#define CAN_F1R2_FB12_Pos   (12U)
 
#define CAN_F1R2_FB12_Msk   (0x1UL << CAN_F1R2_FB12_Pos)
 
#define CAN_F1R2_FB12   CAN_F1R2_FB12_Msk
 
#define CAN_F1R2_FB13_Pos   (13U)
 
#define CAN_F1R2_FB13_Msk   (0x1UL << CAN_F1R2_FB13_Pos)
 
#define CAN_F1R2_FB13   CAN_F1R2_FB13_Msk
 
#define CAN_F1R2_FB14_Pos   (14U)
 
#define CAN_F1R2_FB14_Msk   (0x1UL << CAN_F1R2_FB14_Pos)
 
#define CAN_F1R2_FB14   CAN_F1R2_FB14_Msk
 
#define CAN_F1R2_FB15_Pos   (15U)
 
#define CAN_F1R2_FB15_Msk   (0x1UL << CAN_F1R2_FB15_Pos)
 
#define CAN_F1R2_FB15   CAN_F1R2_FB15_Msk
 
#define CAN_F1R2_FB16_Pos   (16U)
 
#define CAN_F1R2_FB16_Msk   (0x1UL << CAN_F1R2_FB16_Pos)
 
#define CAN_F1R2_FB16   CAN_F1R2_FB16_Msk
 
#define CAN_F1R2_FB17_Pos   (17U)
 
#define CAN_F1R2_FB17_Msk   (0x1UL << CAN_F1R2_FB17_Pos)
 
#define CAN_F1R2_FB17   CAN_F1R2_FB17_Msk
 
#define CAN_F1R2_FB18_Pos   (18U)
 
#define CAN_F1R2_FB18_Msk   (0x1UL << CAN_F1R2_FB18_Pos)
 
#define CAN_F1R2_FB18   CAN_F1R2_FB18_Msk
 
#define CAN_F1R2_FB19_Pos   (19U)
 
#define CAN_F1R2_FB19_Msk   (0x1UL << CAN_F1R2_FB19_Pos)
 
#define CAN_F1R2_FB19   CAN_F1R2_FB19_Msk
 
#define CAN_F1R2_FB20_Pos   (20U)
 
#define CAN_F1R2_FB20_Msk   (0x1UL << CAN_F1R2_FB20_Pos)
 
#define CAN_F1R2_FB20   CAN_F1R2_FB20_Msk
 
#define CAN_F1R2_FB21_Pos   (21U)
 
#define CAN_F1R2_FB21_Msk   (0x1UL << CAN_F1R2_FB21_Pos)
 
#define CAN_F1R2_FB21   CAN_F1R2_FB21_Msk
 
#define CAN_F1R2_FB22_Pos   (22U)
 
#define CAN_F1R2_FB22_Msk   (0x1UL << CAN_F1R2_FB22_Pos)
 
#define CAN_F1R2_FB22   CAN_F1R2_FB22_Msk
 
#define CAN_F1R2_FB23_Pos   (23U)
 
#define CAN_F1R2_FB23_Msk   (0x1UL << CAN_F1R2_FB23_Pos)
 
#define CAN_F1R2_FB23   CAN_F1R2_FB23_Msk
 
#define CAN_F1R2_FB24_Pos   (24U)
 
#define CAN_F1R2_FB24_Msk   (0x1UL << CAN_F1R2_FB24_Pos)
 
#define CAN_F1R2_FB24   CAN_F1R2_FB24_Msk
 
#define CAN_F1R2_FB25_Pos   (25U)
 
#define CAN_F1R2_FB25_Msk   (0x1UL << CAN_F1R2_FB25_Pos)
 
#define CAN_F1R2_FB25   CAN_F1R2_FB25_Msk
 
#define CAN_F1R2_FB26_Pos   (26U)
 
#define CAN_F1R2_FB26_Msk   (0x1UL << CAN_F1R2_FB26_Pos)
 
#define CAN_F1R2_FB26   CAN_F1R2_FB26_Msk
 
#define CAN_F1R2_FB27_Pos   (27U)
 
#define CAN_F1R2_FB27_Msk   (0x1UL << CAN_F1R2_FB27_Pos)
 
#define CAN_F1R2_FB27   CAN_F1R2_FB27_Msk
 
#define CAN_F1R2_FB28_Pos   (28U)
 
#define CAN_F1R2_FB28_Msk   (0x1UL << CAN_F1R2_FB28_Pos)
 
#define CAN_F1R2_FB28   CAN_F1R2_FB28_Msk
 
#define CAN_F1R2_FB29_Pos   (29U)
 
#define CAN_F1R2_FB29_Msk   (0x1UL << CAN_F1R2_FB29_Pos)
 
#define CAN_F1R2_FB29   CAN_F1R2_FB29_Msk
 
#define CAN_F1R2_FB30_Pos   (30U)
 
#define CAN_F1R2_FB30_Msk   (0x1UL << CAN_F1R2_FB30_Pos)
 
#define CAN_F1R2_FB30   CAN_F1R2_FB30_Msk
 
#define CAN_F1R2_FB31_Pos   (31U)
 
#define CAN_F1R2_FB31_Msk   (0x1UL << CAN_F1R2_FB31_Pos)
 
#define CAN_F1R2_FB31   CAN_F1R2_FB31_Msk
 
#define CAN_F2R2_FB0_Pos   (0U)
 
#define CAN_F2R2_FB0_Msk   (0x1UL << CAN_F2R2_FB0_Pos)
 
#define CAN_F2R2_FB0   CAN_F2R2_FB0_Msk
 
#define CAN_F2R2_FB1_Pos   (1U)
 
#define CAN_F2R2_FB1_Msk   (0x1UL << CAN_F2R2_FB1_Pos)
 
#define CAN_F2R2_FB1   CAN_F2R2_FB1_Msk
 
#define CAN_F2R2_FB2_Pos   (2U)
 
#define CAN_F2R2_FB2_Msk   (0x1UL << CAN_F2R2_FB2_Pos)
 
#define CAN_F2R2_FB2   CAN_F2R2_FB2_Msk
 
#define CAN_F2R2_FB3_Pos   (3U)
 
#define CAN_F2R2_FB3_Msk   (0x1UL << CAN_F2R2_FB3_Pos)
 
#define CAN_F2R2_FB3   CAN_F2R2_FB3_Msk
 
#define CAN_F2R2_FB4_Pos   (4U)
 
#define CAN_F2R2_FB4_Msk   (0x1UL << CAN_F2R2_FB4_Pos)
 
#define CAN_F2R2_FB4   CAN_F2R2_FB4_Msk
 
#define CAN_F2R2_FB5_Pos   (5U)
 
#define CAN_F2R2_FB5_Msk   (0x1UL << CAN_F2R2_FB5_Pos)
 
#define CAN_F2R2_FB5   CAN_F2R2_FB5_Msk
 
#define CAN_F2R2_FB6_Pos   (6U)
 
#define CAN_F2R2_FB6_Msk   (0x1UL << CAN_F2R2_FB6_Pos)
 
#define CAN_F2R2_FB6   CAN_F2R2_FB6_Msk
 
#define CAN_F2R2_FB7_Pos   (7U)
 
#define CAN_F2R2_FB7_Msk   (0x1UL << CAN_F2R2_FB7_Pos)
 
#define CAN_F2R2_FB7   CAN_F2R2_FB7_Msk
 
#define CAN_F2R2_FB8_Pos   (8U)
 
#define CAN_F2R2_FB8_Msk   (0x1UL << CAN_F2R2_FB8_Pos)
 
#define CAN_F2R2_FB8   CAN_F2R2_FB8_Msk
 
#define CAN_F2R2_FB9_Pos   (9U)
 
#define CAN_F2R2_FB9_Msk   (0x1UL << CAN_F2R2_FB9_Pos)
 
#define CAN_F2R2_FB9   CAN_F2R2_FB9_Msk
 
#define CAN_F2R2_FB10_Pos   (10U)
 
#define CAN_F2R2_FB10_Msk   (0x1UL << CAN_F2R2_FB10_Pos)
 
#define CAN_F2R2_FB10   CAN_F2R2_FB10_Msk
 
#define CAN_F2R2_FB11_Pos   (11U)
 
#define CAN_F2R2_FB11_Msk   (0x1UL << CAN_F2R2_FB11_Pos)
 
#define CAN_F2R2_FB11   CAN_F2R2_FB11_Msk
 
#define CAN_F2R2_FB12_Pos   (12U)
 
#define CAN_F2R2_FB12_Msk   (0x1UL << CAN_F2R2_FB12_Pos)
 
#define CAN_F2R2_FB12   CAN_F2R2_FB12_Msk
 
#define CAN_F2R2_FB13_Pos   (13U)
 
#define CAN_F2R2_FB13_Msk   (0x1UL << CAN_F2R2_FB13_Pos)
 
#define CAN_F2R2_FB13   CAN_F2R2_FB13_Msk
 
#define CAN_F2R2_FB14_Pos   (14U)
 
#define CAN_F2R2_FB14_Msk   (0x1UL << CAN_F2R2_FB14_Pos)
 
#define CAN_F2R2_FB14   CAN_F2R2_FB14_Msk
 
#define CAN_F2R2_FB15_Pos   (15U)
 
#define CAN_F2R2_FB15_Msk   (0x1UL << CAN_F2R2_FB15_Pos)
 
#define CAN_F2R2_FB15   CAN_F2R2_FB15_Msk
 
#define CAN_F2R2_FB16_Pos   (16U)
 
#define CAN_F2R2_FB16_Msk   (0x1UL << CAN_F2R2_FB16_Pos)
 
#define CAN_F2R2_FB16   CAN_F2R2_FB16_Msk
 
#define CAN_F2R2_FB17_Pos   (17U)
 
#define CAN_F2R2_FB17_Msk   (0x1UL << CAN_F2R2_FB17_Pos)
 
#define CAN_F2R2_FB17   CAN_F2R2_FB17_Msk
 
#define CAN_F2R2_FB18_Pos   (18U)
 
#define CAN_F2R2_FB18_Msk   (0x1UL << CAN_F2R2_FB18_Pos)
 
#define CAN_F2R2_FB18   CAN_F2R2_FB18_Msk
 
#define CAN_F2R2_FB19_Pos   (19U)
 
#define CAN_F2R2_FB19_Msk   (0x1UL << CAN_F2R2_FB19_Pos)
 
#define CAN_F2R2_FB19   CAN_F2R2_FB19_Msk
 
#define CAN_F2R2_FB20_Pos   (20U)
 
#define CAN_F2R2_FB20_Msk   (0x1UL << CAN_F2R2_FB20_Pos)
 
#define CAN_F2R2_FB20   CAN_F2R2_FB20_Msk
 
#define CAN_F2R2_FB21_Pos   (21U)
 
#define CAN_F2R2_FB21_Msk   (0x1UL << CAN_F2R2_FB21_Pos)
 
#define CAN_F2R2_FB21   CAN_F2R2_FB21_Msk
 
#define CAN_F2R2_FB22_Pos   (22U)
 
#define CAN_F2R2_FB22_Msk   (0x1UL << CAN_F2R2_FB22_Pos)
 
#define CAN_F2R2_FB22   CAN_F2R2_FB22_Msk
 
#define CAN_F2R2_FB23_Pos   (23U)
 
#define CAN_F2R2_FB23_Msk   (0x1UL << CAN_F2R2_FB23_Pos)
 
#define CAN_F2R2_FB23   CAN_F2R2_FB23_Msk
 
#define CAN_F2R2_FB24_Pos   (24U)
 
#define CAN_F2R2_FB24_Msk   (0x1UL << CAN_F2R2_FB24_Pos)
 
#define CAN_F2R2_FB24   CAN_F2R2_FB24_Msk
 
#define CAN_F2R2_FB25_Pos   (25U)
 
#define CAN_F2R2_FB25_Msk   (0x1UL << CAN_F2R2_FB25_Pos)
 
#define CAN_F2R2_FB25   CAN_F2R2_FB25_Msk
 
#define CAN_F2R2_FB26_Pos   (26U)
 
#define CAN_F2R2_FB26_Msk   (0x1UL << CAN_F2R2_FB26_Pos)
 
#define CAN_F2R2_FB26   CAN_F2R2_FB26_Msk
 
#define CAN_F2R2_FB27_Pos   (27U)
 
#define CAN_F2R2_FB27_Msk   (0x1UL << CAN_F2R2_FB27_Pos)
 
#define CAN_F2R2_FB27   CAN_F2R2_FB27_Msk
 
#define CAN_F2R2_FB28_Pos   (28U)
 
#define CAN_F2R2_FB28_Msk   (0x1UL << CAN_F2R2_FB28_Pos)
 
#define CAN_F2R2_FB28   CAN_F2R2_FB28_Msk
 
#define CAN_F2R2_FB29_Pos   (29U)
 
#define CAN_F2R2_FB29_Msk   (0x1UL << CAN_F2R2_FB29_Pos)
 
#define CAN_F2R2_FB29   CAN_F2R2_FB29_Msk
 
#define CAN_F2R2_FB30_Pos   (30U)
 
#define CAN_F2R2_FB30_Msk   (0x1UL << CAN_F2R2_FB30_Pos)
 
#define CAN_F2R2_FB30   CAN_F2R2_FB30_Msk
 
#define CAN_F2R2_FB31_Pos   (31U)
 
#define CAN_F2R2_FB31_Msk   (0x1UL << CAN_F2R2_FB31_Pos)
 
#define CAN_F2R2_FB31   CAN_F2R2_FB31_Msk
 
#define CAN_F3R2_FB0_Pos   (0U)
 
#define CAN_F3R2_FB0_Msk   (0x1UL << CAN_F3R2_FB0_Pos)
 
#define CAN_F3R2_FB0   CAN_F3R2_FB0_Msk
 
#define CAN_F3R2_FB1_Pos   (1U)
 
#define CAN_F3R2_FB1_Msk   (0x1UL << CAN_F3R2_FB1_Pos)
 
#define CAN_F3R2_FB1   CAN_F3R2_FB1_Msk
 
#define CAN_F3R2_FB2_Pos   (2U)
 
#define CAN_F3R2_FB2_Msk   (0x1UL << CAN_F3R2_FB2_Pos)
 
#define CAN_F3R2_FB2   CAN_F3R2_FB2_Msk
 
#define CAN_F3R2_FB3_Pos   (3U)
 
#define CAN_F3R2_FB3_Msk   (0x1UL << CAN_F3R2_FB3_Pos)
 
#define CAN_F3R2_FB3   CAN_F3R2_FB3_Msk
 
#define CAN_F3R2_FB4_Pos   (4U)
 
#define CAN_F3R2_FB4_Msk   (0x1UL << CAN_F3R2_FB4_Pos)
 
#define CAN_F3R2_FB4   CAN_F3R2_FB4_Msk
 
#define CAN_F3R2_FB5_Pos   (5U)
 
#define CAN_F3R2_FB5_Msk   (0x1UL << CAN_F3R2_FB5_Pos)
 
#define CAN_F3R2_FB5   CAN_F3R2_FB5_Msk
 
#define CAN_F3R2_FB6_Pos   (6U)
 
#define CAN_F3R2_FB6_Msk   (0x1UL << CAN_F3R2_FB6_Pos)
 
#define CAN_F3R2_FB6   CAN_F3R2_FB6_Msk
 
#define CAN_F3R2_FB7_Pos   (7U)
 
#define CAN_F3R2_FB7_Msk   (0x1UL << CAN_F3R2_FB7_Pos)
 
#define CAN_F3R2_FB7   CAN_F3R2_FB7_Msk
 
#define CAN_F3R2_FB8_Pos   (8U)
 
#define CAN_F3R2_FB8_Msk   (0x1UL << CAN_F3R2_FB8_Pos)
 
#define CAN_F3R2_FB8   CAN_F3R2_FB8_Msk
 
#define CAN_F3R2_FB9_Pos   (9U)
 
#define CAN_F3R2_FB9_Msk   (0x1UL << CAN_F3R2_FB9_Pos)
 
#define CAN_F3R2_FB9   CAN_F3R2_FB9_Msk
 
#define CAN_F3R2_FB10_Pos   (10U)
 
#define CAN_F3R2_FB10_Msk   (0x1UL << CAN_F3R2_FB10_Pos)
 
#define CAN_F3R2_FB10   CAN_F3R2_FB10_Msk
 
#define CAN_F3R2_FB11_Pos   (11U)
 
#define CAN_F3R2_FB11_Msk   (0x1UL << CAN_F3R2_FB11_Pos)
 
#define CAN_F3R2_FB11   CAN_F3R2_FB11_Msk
 
#define CAN_F3R2_FB12_Pos   (12U)
 
#define CAN_F3R2_FB12_Msk   (0x1UL << CAN_F3R2_FB12_Pos)
 
#define CAN_F3R2_FB12   CAN_F3R2_FB12_Msk
 
#define CAN_F3R2_FB13_Pos   (13U)
 
#define CAN_F3R2_FB13_Msk   (0x1UL << CAN_F3R2_FB13_Pos)
 
#define CAN_F3R2_FB13   CAN_F3R2_FB13_Msk
 
#define CAN_F3R2_FB14_Pos   (14U)
 
#define CAN_F3R2_FB14_Msk   (0x1UL << CAN_F3R2_FB14_Pos)
 
#define CAN_F3R2_FB14   CAN_F3R2_FB14_Msk
 
#define CAN_F3R2_FB15_Pos   (15U)
 
#define CAN_F3R2_FB15_Msk   (0x1UL << CAN_F3R2_FB15_Pos)
 
#define CAN_F3R2_FB15   CAN_F3R2_FB15_Msk
 
#define CAN_F3R2_FB16_Pos   (16U)
 
#define CAN_F3R2_FB16_Msk   (0x1UL << CAN_F3R2_FB16_Pos)
 
#define CAN_F3R2_FB16   CAN_F3R2_FB16_Msk
 
#define CAN_F3R2_FB17_Pos   (17U)
 
#define CAN_F3R2_FB17_Msk   (0x1UL << CAN_F3R2_FB17_Pos)
 
#define CAN_F3R2_FB17   CAN_F3R2_FB17_Msk
 
#define CAN_F3R2_FB18_Pos   (18U)
 
#define CAN_F3R2_FB18_Msk   (0x1UL << CAN_F3R2_FB18_Pos)
 
#define CAN_F3R2_FB18   CAN_F3R2_FB18_Msk
 
#define CAN_F3R2_FB19_Pos   (19U)
 
#define CAN_F3R2_FB19_Msk   (0x1UL << CAN_F3R2_FB19_Pos)
 
#define CAN_F3R2_FB19   CAN_F3R2_FB19_Msk
 
#define CAN_F3R2_FB20_Pos   (20U)
 
#define CAN_F3R2_FB20_Msk   (0x1UL << CAN_F3R2_FB20_Pos)
 
#define CAN_F3R2_FB20   CAN_F3R2_FB20_Msk
 
#define CAN_F3R2_FB21_Pos   (21U)
 
#define CAN_F3R2_FB21_Msk   (0x1UL << CAN_F3R2_FB21_Pos)
 
#define CAN_F3R2_FB21   CAN_F3R2_FB21_Msk
 
#define CAN_F3R2_FB22_Pos   (22U)
 
#define CAN_F3R2_FB22_Msk   (0x1UL << CAN_F3R2_FB22_Pos)
 
#define CAN_F3R2_FB22   CAN_F3R2_FB22_Msk
 
#define CAN_F3R2_FB23_Pos   (23U)
 
#define CAN_F3R2_FB23_Msk   (0x1UL << CAN_F3R2_FB23_Pos)
 
#define CAN_F3R2_FB23   CAN_F3R2_FB23_Msk
 
#define CAN_F3R2_FB24_Pos   (24U)
 
#define CAN_F3R2_FB24_Msk   (0x1UL << CAN_F3R2_FB24_Pos)
 
#define CAN_F3R2_FB24   CAN_F3R2_FB24_Msk
 
#define CAN_F3R2_FB25_Pos   (25U)
 
#define CAN_F3R2_FB25_Msk   (0x1UL << CAN_F3R2_FB25_Pos)
 
#define CAN_F3R2_FB25   CAN_F3R2_FB25_Msk
 
#define CAN_F3R2_FB26_Pos   (26U)
 
#define CAN_F3R2_FB26_Msk   (0x1UL << CAN_F3R2_FB26_Pos)
 
#define CAN_F3R2_FB26   CAN_F3R2_FB26_Msk
 
#define CAN_F3R2_FB27_Pos   (27U)
 
#define CAN_F3R2_FB27_Msk   (0x1UL << CAN_F3R2_FB27_Pos)
 
#define CAN_F3R2_FB27   CAN_F3R2_FB27_Msk
 
#define CAN_F3R2_FB28_Pos   (28U)
 
#define CAN_F3R2_FB28_Msk   (0x1UL << CAN_F3R2_FB28_Pos)
 
#define CAN_F3R2_FB28   CAN_F3R2_FB28_Msk
 
#define CAN_F3R2_FB29_Pos   (29U)
 
#define CAN_F3R2_FB29_Msk   (0x1UL << CAN_F3R2_FB29_Pos)
 
#define CAN_F3R2_FB29   CAN_F3R2_FB29_Msk
 
#define CAN_F3R2_FB30_Pos   (30U)
 
#define CAN_F3R2_FB30_Msk   (0x1UL << CAN_F3R2_FB30_Pos)
 
#define CAN_F3R2_FB30   CAN_F3R2_FB30_Msk
 
#define CAN_F3R2_FB31_Pos   (31U)
 
#define CAN_F3R2_FB31_Msk   (0x1UL << CAN_F3R2_FB31_Pos)
 
#define CAN_F3R2_FB31   CAN_F3R2_FB31_Msk
 
#define CAN_F4R2_FB0_Pos   (0U)
 
#define CAN_F4R2_FB0_Msk   (0x1UL << CAN_F4R2_FB0_Pos)
 
#define CAN_F4R2_FB0   CAN_F4R2_FB0_Msk
 
#define CAN_F4R2_FB1_Pos   (1U)
 
#define CAN_F4R2_FB1_Msk   (0x1UL << CAN_F4R2_FB1_Pos)
 
#define CAN_F4R2_FB1   CAN_F4R2_FB1_Msk
 
#define CAN_F4R2_FB2_Pos   (2U)
 
#define CAN_F4R2_FB2_Msk   (0x1UL << CAN_F4R2_FB2_Pos)
 
#define CAN_F4R2_FB2   CAN_F4R2_FB2_Msk
 
#define CAN_F4R2_FB3_Pos   (3U)
 
#define CAN_F4R2_FB3_Msk   (0x1UL << CAN_F4R2_FB3_Pos)
 
#define CAN_F4R2_FB3   CAN_F4R2_FB3_Msk
 
#define CAN_F4R2_FB4_Pos   (4U)
 
#define CAN_F4R2_FB4_Msk   (0x1UL << CAN_F4R2_FB4_Pos)
 
#define CAN_F4R2_FB4   CAN_F4R2_FB4_Msk
 
#define CAN_F4R2_FB5_Pos   (5U)
 
#define CAN_F4R2_FB5_Msk   (0x1UL << CAN_F4R2_FB5_Pos)
 
#define CAN_F4R2_FB5   CAN_F4R2_FB5_Msk
 
#define CAN_F4R2_FB6_Pos   (6U)
 
#define CAN_F4R2_FB6_Msk   (0x1UL << CAN_F4R2_FB6_Pos)
 
#define CAN_F4R2_FB6   CAN_F4R2_FB6_Msk
 
#define CAN_F4R2_FB7_Pos   (7U)
 
#define CAN_F4R2_FB7_Msk   (0x1UL << CAN_F4R2_FB7_Pos)
 
#define CAN_F4R2_FB7   CAN_F4R2_FB7_Msk
 
#define CAN_F4R2_FB8_Pos   (8U)
 
#define CAN_F4R2_FB8_Msk   (0x1UL << CAN_F4R2_FB8_Pos)
 
#define CAN_F4R2_FB8   CAN_F4R2_FB8_Msk
 
#define CAN_F4R2_FB9_Pos   (9U)
 
#define CAN_F4R2_FB9_Msk   (0x1UL << CAN_F4R2_FB9_Pos)
 
#define CAN_F4R2_FB9   CAN_F4R2_FB9_Msk
 
#define CAN_F4R2_FB10_Pos   (10U)
 
#define CAN_F4R2_FB10_Msk   (0x1UL << CAN_F4R2_FB10_Pos)
 
#define CAN_F4R2_FB10   CAN_F4R2_FB10_Msk
 
#define CAN_F4R2_FB11_Pos   (11U)
 
#define CAN_F4R2_FB11_Msk   (0x1UL << CAN_F4R2_FB11_Pos)
 
#define CAN_F4R2_FB11   CAN_F4R2_FB11_Msk
 
#define CAN_F4R2_FB12_Pos   (12U)
 
#define CAN_F4R2_FB12_Msk   (0x1UL << CAN_F4R2_FB12_Pos)
 
#define CAN_F4R2_FB12   CAN_F4R2_FB12_Msk
 
#define CAN_F4R2_FB13_Pos   (13U)
 
#define CAN_F4R2_FB13_Msk   (0x1UL << CAN_F4R2_FB13_Pos)
 
#define CAN_F4R2_FB13   CAN_F4R2_FB13_Msk
 
#define CAN_F4R2_FB14_Pos   (14U)
 
#define CAN_F4R2_FB14_Msk   (0x1UL << CAN_F4R2_FB14_Pos)
 
#define CAN_F4R2_FB14   CAN_F4R2_FB14_Msk
 
#define CAN_F4R2_FB15_Pos   (15U)
 
#define CAN_F4R2_FB15_Msk   (0x1UL << CAN_F4R2_FB15_Pos)
 
#define CAN_F4R2_FB15   CAN_F4R2_FB15_Msk
 
#define CAN_F4R2_FB16_Pos   (16U)
 
#define CAN_F4R2_FB16_Msk   (0x1UL << CAN_F4R2_FB16_Pos)
 
#define CAN_F4R2_FB16   CAN_F4R2_FB16_Msk
 
#define CAN_F4R2_FB17_Pos   (17U)
 
#define CAN_F4R2_FB17_Msk   (0x1UL << CAN_F4R2_FB17_Pos)
 
#define CAN_F4R2_FB17   CAN_F4R2_FB17_Msk
 
#define CAN_F4R2_FB18_Pos   (18U)
 
#define CAN_F4R2_FB18_Msk   (0x1UL << CAN_F4R2_FB18_Pos)
 
#define CAN_F4R2_FB18   CAN_F4R2_FB18_Msk
 
#define CAN_F4R2_FB19_Pos   (19U)
 
#define CAN_F4R2_FB19_Msk   (0x1UL << CAN_F4R2_FB19_Pos)
 
#define CAN_F4R2_FB19   CAN_F4R2_FB19_Msk
 
#define CAN_F4R2_FB20_Pos   (20U)
 
#define CAN_F4R2_FB20_Msk   (0x1UL << CAN_F4R2_FB20_Pos)
 
#define CAN_F4R2_FB20   CAN_F4R2_FB20_Msk
 
#define CAN_F4R2_FB21_Pos   (21U)
 
#define CAN_F4R2_FB21_Msk   (0x1UL << CAN_F4R2_FB21_Pos)
 
#define CAN_F4R2_FB21   CAN_F4R2_FB21_Msk
 
#define CAN_F4R2_FB22_Pos   (22U)
 
#define CAN_F4R2_FB22_Msk   (0x1UL << CAN_F4R2_FB22_Pos)
 
#define CAN_F4R2_FB22   CAN_F4R2_FB22_Msk
 
#define CAN_F4R2_FB23_Pos   (23U)
 
#define CAN_F4R2_FB23_Msk   (0x1UL << CAN_F4R2_FB23_Pos)
 
#define CAN_F4R2_FB23   CAN_F4R2_FB23_Msk
 
#define CAN_F4R2_FB24_Pos   (24U)
 
#define CAN_F4R2_FB24_Msk   (0x1UL << CAN_F4R2_FB24_Pos)
 
#define CAN_F4R2_FB24   CAN_F4R2_FB24_Msk
 
#define CAN_F4R2_FB25_Pos   (25U)
 
#define CAN_F4R2_FB25_Msk   (0x1UL << CAN_F4R2_FB25_Pos)
 
#define CAN_F4R2_FB25   CAN_F4R2_FB25_Msk
 
#define CAN_F4R2_FB26_Pos   (26U)
 
#define CAN_F4R2_FB26_Msk   (0x1UL << CAN_F4R2_FB26_Pos)
 
#define CAN_F4R2_FB26   CAN_F4R2_FB26_Msk
 
#define CAN_F4R2_FB27_Pos   (27U)
 
#define CAN_F4R2_FB27_Msk   (0x1UL << CAN_F4R2_FB27_Pos)
 
#define CAN_F4R2_FB27   CAN_F4R2_FB27_Msk
 
#define CAN_F4R2_FB28_Pos   (28U)
 
#define CAN_F4R2_FB28_Msk   (0x1UL << CAN_F4R2_FB28_Pos)
 
#define CAN_F4R2_FB28   CAN_F4R2_FB28_Msk
 
#define CAN_F4R2_FB29_Pos   (29U)
 
#define CAN_F4R2_FB29_Msk   (0x1UL << CAN_F4R2_FB29_Pos)
 
#define CAN_F4R2_FB29   CAN_F4R2_FB29_Msk
 
#define CAN_F4R2_FB30_Pos   (30U)
 
#define CAN_F4R2_FB30_Msk   (0x1UL << CAN_F4R2_FB30_Pos)
 
#define CAN_F4R2_FB30   CAN_F4R2_FB30_Msk
 
#define CAN_F4R2_FB31_Pos   (31U)
 
#define CAN_F4R2_FB31_Msk   (0x1UL << CAN_F4R2_FB31_Pos)
 
#define CAN_F4R2_FB31   CAN_F4R2_FB31_Msk
 
#define CAN_F5R2_FB0_Pos   (0U)
 
#define CAN_F5R2_FB0_Msk   (0x1UL << CAN_F5R2_FB0_Pos)
 
#define CAN_F5R2_FB0   CAN_F5R2_FB0_Msk
 
#define CAN_F5R2_FB1_Pos   (1U)
 
#define CAN_F5R2_FB1_Msk   (0x1UL << CAN_F5R2_FB1_Pos)
 
#define CAN_F5R2_FB1   CAN_F5R2_FB1_Msk
 
#define CAN_F5R2_FB2_Pos   (2U)
 
#define CAN_F5R2_FB2_Msk   (0x1UL << CAN_F5R2_FB2_Pos)
 
#define CAN_F5R2_FB2   CAN_F5R2_FB2_Msk
 
#define CAN_F5R2_FB3_Pos   (3U)
 
#define CAN_F5R2_FB3_Msk   (0x1UL << CAN_F5R2_FB3_Pos)
 
#define CAN_F5R2_FB3   CAN_F5R2_FB3_Msk
 
#define CAN_F5R2_FB4_Pos   (4U)
 
#define CAN_F5R2_FB4_Msk   (0x1UL << CAN_F5R2_FB4_Pos)
 
#define CAN_F5R2_FB4   CAN_F5R2_FB4_Msk
 
#define CAN_F5R2_FB5_Pos   (5U)
 
#define CAN_F5R2_FB5_Msk   (0x1UL << CAN_F5R2_FB5_Pos)
 
#define CAN_F5R2_FB5   CAN_F5R2_FB5_Msk
 
#define CAN_F5R2_FB6_Pos   (6U)
 
#define CAN_F5R2_FB6_Msk   (0x1UL << CAN_F5R2_FB6_Pos)
 
#define CAN_F5R2_FB6   CAN_F5R2_FB6_Msk
 
#define CAN_F5R2_FB7_Pos   (7U)
 
#define CAN_F5R2_FB7_Msk   (0x1UL << CAN_F5R2_FB7_Pos)
 
#define CAN_F5R2_FB7   CAN_F5R2_FB7_Msk
 
#define CAN_F5R2_FB8_Pos   (8U)
 
#define CAN_F5R2_FB8_Msk   (0x1UL << CAN_F5R2_FB8_Pos)
 
#define CAN_F5R2_FB8   CAN_F5R2_FB8_Msk
 
#define CAN_F5R2_FB9_Pos   (9U)
 
#define CAN_F5R2_FB9_Msk   (0x1UL << CAN_F5R2_FB9_Pos)
 
#define CAN_F5R2_FB9   CAN_F5R2_FB9_Msk
 
#define CAN_F5R2_FB10_Pos   (10U)
 
#define CAN_F5R2_FB10_Msk   (0x1UL << CAN_F5R2_FB10_Pos)
 
#define CAN_F5R2_FB10   CAN_F5R2_FB10_Msk
 
#define CAN_F5R2_FB11_Pos   (11U)
 
#define CAN_F5R2_FB11_Msk   (0x1UL << CAN_F5R2_FB11_Pos)
 
#define CAN_F5R2_FB11   CAN_F5R2_FB11_Msk
 
#define CAN_F5R2_FB12_Pos   (12U)
 
#define CAN_F5R2_FB12_Msk   (0x1UL << CAN_F5R2_FB12_Pos)
 
#define CAN_F5R2_FB12   CAN_F5R2_FB12_Msk
 
#define CAN_F5R2_FB13_Pos   (13U)
 
#define CAN_F5R2_FB13_Msk   (0x1UL << CAN_F5R2_FB13_Pos)
 
#define CAN_F5R2_FB13   CAN_F5R2_FB13_Msk
 
#define CAN_F5R2_FB14_Pos   (14U)
 
#define CAN_F5R2_FB14_Msk   (0x1UL << CAN_F5R2_FB14_Pos)
 
#define CAN_F5R2_FB14   CAN_F5R2_FB14_Msk
 
#define CAN_F5R2_FB15_Pos   (15U)
 
#define CAN_F5R2_FB15_Msk   (0x1UL << CAN_F5R2_FB15_Pos)
 
#define CAN_F5R2_FB15   CAN_F5R2_FB15_Msk
 
#define CAN_F5R2_FB16_Pos   (16U)
 
#define CAN_F5R2_FB16_Msk   (0x1UL << CAN_F5R2_FB16_Pos)
 
#define CAN_F5R2_FB16   CAN_F5R2_FB16_Msk
 
#define CAN_F5R2_FB17_Pos   (17U)
 
#define CAN_F5R2_FB17_Msk   (0x1UL << CAN_F5R2_FB17_Pos)
 
#define CAN_F5R2_FB17   CAN_F5R2_FB17_Msk
 
#define CAN_F5R2_FB18_Pos   (18U)
 
#define CAN_F5R2_FB18_Msk   (0x1UL << CAN_F5R2_FB18_Pos)
 
#define CAN_F5R2_FB18   CAN_F5R2_FB18_Msk
 
#define CAN_F5R2_FB19_Pos   (19U)
 
#define CAN_F5R2_FB19_Msk   (0x1UL << CAN_F5R2_FB19_Pos)
 
#define CAN_F5R2_FB19   CAN_F5R2_FB19_Msk
 
#define CAN_F5R2_FB20_Pos   (20U)
 
#define CAN_F5R2_FB20_Msk   (0x1UL << CAN_F5R2_FB20_Pos)
 
#define CAN_F5R2_FB20   CAN_F5R2_FB20_Msk
 
#define CAN_F5R2_FB21_Pos   (21U)
 
#define CAN_F5R2_FB21_Msk   (0x1UL << CAN_F5R2_FB21_Pos)
 
#define CAN_F5R2_FB21   CAN_F5R2_FB21_Msk
 
#define CAN_F5R2_FB22_Pos   (22U)
 
#define CAN_F5R2_FB22_Msk   (0x1UL << CAN_F5R2_FB22_Pos)
 
#define CAN_F5R2_FB22   CAN_F5R2_FB22_Msk
 
#define CAN_F5R2_FB23_Pos   (23U)
 
#define CAN_F5R2_FB23_Msk   (0x1UL << CAN_F5R2_FB23_Pos)
 
#define CAN_F5R2_FB23   CAN_F5R2_FB23_Msk
 
#define CAN_F5R2_FB24_Pos   (24U)
 
#define CAN_F5R2_FB24_Msk   (0x1UL << CAN_F5R2_FB24_Pos)
 
#define CAN_F5R2_FB24   CAN_F5R2_FB24_Msk
 
#define CAN_F5R2_FB25_Pos   (25U)
 
#define CAN_F5R2_FB25_Msk   (0x1UL << CAN_F5R2_FB25_Pos)
 
#define CAN_F5R2_FB25   CAN_F5R2_FB25_Msk
 
#define CAN_F5R2_FB26_Pos   (26U)
 
#define CAN_F5R2_FB26_Msk   (0x1UL << CAN_F5R2_FB26_Pos)
 
#define CAN_F5R2_FB26   CAN_F5R2_FB26_Msk
 
#define CAN_F5R2_FB27_Pos   (27U)
 
#define CAN_F5R2_FB27_Msk   (0x1UL << CAN_F5R2_FB27_Pos)
 
#define CAN_F5R2_FB27   CAN_F5R2_FB27_Msk
 
#define CAN_F5R2_FB28_Pos   (28U)
 
#define CAN_F5R2_FB28_Msk   (0x1UL << CAN_F5R2_FB28_Pos)
 
#define CAN_F5R2_FB28   CAN_F5R2_FB28_Msk
 
#define CAN_F5R2_FB29_Pos   (29U)
 
#define CAN_F5R2_FB29_Msk   (0x1UL << CAN_F5R2_FB29_Pos)
 
#define CAN_F5R2_FB29   CAN_F5R2_FB29_Msk
 
#define CAN_F5R2_FB30_Pos   (30U)
 
#define CAN_F5R2_FB30_Msk   (0x1UL << CAN_F5R2_FB30_Pos)
 
#define CAN_F5R2_FB30   CAN_F5R2_FB30_Msk
 
#define CAN_F5R2_FB31_Pos   (31U)
 
#define CAN_F5R2_FB31_Msk   (0x1UL << CAN_F5R2_FB31_Pos)
 
#define CAN_F5R2_FB31   CAN_F5R2_FB31_Msk
 
#define CAN_F6R2_FB0_Pos   (0U)
 
#define CAN_F6R2_FB0_Msk   (0x1UL << CAN_F6R2_FB0_Pos)
 
#define CAN_F6R2_FB0   CAN_F6R2_FB0_Msk
 
#define CAN_F6R2_FB1_Pos   (1U)
 
#define CAN_F6R2_FB1_Msk   (0x1UL << CAN_F6R2_FB1_Pos)
 
#define CAN_F6R2_FB1   CAN_F6R2_FB1_Msk
 
#define CAN_F6R2_FB2_Pos   (2U)
 
#define CAN_F6R2_FB2_Msk   (0x1UL << CAN_F6R2_FB2_Pos)
 
#define CAN_F6R2_FB2   CAN_F6R2_FB2_Msk
 
#define CAN_F6R2_FB3_Pos   (3U)
 
#define CAN_F6R2_FB3_Msk   (0x1UL << CAN_F6R2_FB3_Pos)
 
#define CAN_F6R2_FB3   CAN_F6R2_FB3_Msk
 
#define CAN_F6R2_FB4_Pos   (4U)
 
#define CAN_F6R2_FB4_Msk   (0x1UL << CAN_F6R2_FB4_Pos)
 
#define CAN_F6R2_FB4   CAN_F6R2_FB4_Msk
 
#define CAN_F6R2_FB5_Pos   (5U)
 
#define CAN_F6R2_FB5_Msk   (0x1UL << CAN_F6R2_FB5_Pos)
 
#define CAN_F6R2_FB5   CAN_F6R2_FB5_Msk
 
#define CAN_F6R2_FB6_Pos   (6U)
 
#define CAN_F6R2_FB6_Msk   (0x1UL << CAN_F6R2_FB6_Pos)
 
#define CAN_F6R2_FB6   CAN_F6R2_FB6_Msk
 
#define CAN_F6R2_FB7_Pos   (7U)
 
#define CAN_F6R2_FB7_Msk   (0x1UL << CAN_F6R2_FB7_Pos)
 
#define CAN_F6R2_FB7   CAN_F6R2_FB7_Msk
 
#define CAN_F6R2_FB8_Pos   (8U)
 
#define CAN_F6R2_FB8_Msk   (0x1UL << CAN_F6R2_FB8_Pos)
 
#define CAN_F6R2_FB8   CAN_F6R2_FB8_Msk
 
#define CAN_F6R2_FB9_Pos   (9U)
 
#define CAN_F6R2_FB9_Msk   (0x1UL << CAN_F6R2_FB9_Pos)
 
#define CAN_F6R2_FB9   CAN_F6R2_FB9_Msk
 
#define CAN_F6R2_FB10_Pos   (10U)
 
#define CAN_F6R2_FB10_Msk   (0x1UL << CAN_F6R2_FB10_Pos)
 
#define CAN_F6R2_FB10   CAN_F6R2_FB10_Msk
 
#define CAN_F6R2_FB11_Pos   (11U)
 
#define CAN_F6R2_FB11_Msk   (0x1UL << CAN_F6R2_FB11_Pos)
 
#define CAN_F6R2_FB11   CAN_F6R2_FB11_Msk
 
#define CAN_F6R2_FB12_Pos   (12U)
 
#define CAN_F6R2_FB12_Msk   (0x1UL << CAN_F6R2_FB12_Pos)
 
#define CAN_F6R2_FB12   CAN_F6R2_FB12_Msk
 
#define CAN_F6R2_FB13_Pos   (13U)
 
#define CAN_F6R2_FB13_Msk   (0x1UL << CAN_F6R2_FB13_Pos)
 
#define CAN_F6R2_FB13   CAN_F6R2_FB13_Msk
 
#define CAN_F6R2_FB14_Pos   (14U)
 
#define CAN_F6R2_FB14_Msk   (0x1UL << CAN_F6R2_FB14_Pos)
 
#define CAN_F6R2_FB14   CAN_F6R2_FB14_Msk
 
#define CAN_F6R2_FB15_Pos   (15U)
 
#define CAN_F6R2_FB15_Msk   (0x1UL << CAN_F6R2_FB15_Pos)
 
#define CAN_F6R2_FB15   CAN_F6R2_FB15_Msk
 
#define CAN_F6R2_FB16_Pos   (16U)
 
#define CAN_F6R2_FB16_Msk   (0x1UL << CAN_F6R2_FB16_Pos)
 
#define CAN_F6R2_FB16   CAN_F6R2_FB16_Msk
 
#define CAN_F6R2_FB17_Pos   (17U)
 
#define CAN_F6R2_FB17_Msk   (0x1UL << CAN_F6R2_FB17_Pos)
 
#define CAN_F6R2_FB17   CAN_F6R2_FB17_Msk
 
#define CAN_F6R2_FB18_Pos   (18U)
 
#define CAN_F6R2_FB18_Msk   (0x1UL << CAN_F6R2_FB18_Pos)
 
#define CAN_F6R2_FB18   CAN_F6R2_FB18_Msk
 
#define CAN_F6R2_FB19_Pos   (19U)
 
#define CAN_F6R2_FB19_Msk   (0x1UL << CAN_F6R2_FB19_Pos)
 
#define CAN_F6R2_FB19   CAN_F6R2_FB19_Msk
 
#define CAN_F6R2_FB20_Pos   (20U)
 
#define CAN_F6R2_FB20_Msk   (0x1UL << CAN_F6R2_FB20_Pos)
 
#define CAN_F6R2_FB20   CAN_F6R2_FB20_Msk
 
#define CAN_F6R2_FB21_Pos   (21U)
 
#define CAN_F6R2_FB21_Msk   (0x1UL << CAN_F6R2_FB21_Pos)
 
#define CAN_F6R2_FB21   CAN_F6R2_FB21_Msk
 
#define CAN_F6R2_FB22_Pos   (22U)
 
#define CAN_F6R2_FB22_Msk   (0x1UL << CAN_F6R2_FB22_Pos)
 
#define CAN_F6R2_FB22   CAN_F6R2_FB22_Msk
 
#define CAN_F6R2_FB23_Pos   (23U)
 
#define CAN_F6R2_FB23_Msk   (0x1UL << CAN_F6R2_FB23_Pos)
 
#define CAN_F6R2_FB23   CAN_F6R2_FB23_Msk
 
#define CAN_F6R2_FB24_Pos   (24U)
 
#define CAN_F6R2_FB24_Msk   (0x1UL << CAN_F6R2_FB24_Pos)
 
#define CAN_F6R2_FB24   CAN_F6R2_FB24_Msk
 
#define CAN_F6R2_FB25_Pos   (25U)
 
#define CAN_F6R2_FB25_Msk   (0x1UL << CAN_F6R2_FB25_Pos)
 
#define CAN_F6R2_FB25   CAN_F6R2_FB25_Msk
 
#define CAN_F6R2_FB26_Pos   (26U)
 
#define CAN_F6R2_FB26_Msk   (0x1UL << CAN_F6R2_FB26_Pos)
 
#define CAN_F6R2_FB26   CAN_F6R2_FB26_Msk
 
#define CAN_F6R2_FB27_Pos   (27U)
 
#define CAN_F6R2_FB27_Msk   (0x1UL << CAN_F6R2_FB27_Pos)
 
#define CAN_F6R2_FB27   CAN_F6R2_FB27_Msk
 
#define CAN_F6R2_FB28_Pos   (28U)
 
#define CAN_F6R2_FB28_Msk   (0x1UL << CAN_F6R2_FB28_Pos)
 
#define CAN_F6R2_FB28   CAN_F6R2_FB28_Msk
 
#define CAN_F6R2_FB29_Pos   (29U)
 
#define CAN_F6R2_FB29_Msk   (0x1UL << CAN_F6R2_FB29_Pos)
 
#define CAN_F6R2_FB29   CAN_F6R2_FB29_Msk
 
#define CAN_F6R2_FB30_Pos   (30U)
 
#define CAN_F6R2_FB30_Msk   (0x1UL << CAN_F6R2_FB30_Pos)
 
#define CAN_F6R2_FB30   CAN_F6R2_FB30_Msk
 
#define CAN_F6R2_FB31_Pos   (31U)
 
#define CAN_F6R2_FB31_Msk   (0x1UL << CAN_F6R2_FB31_Pos)
 
#define CAN_F6R2_FB31   CAN_F6R2_FB31_Msk
 
#define CAN_F7R2_FB0_Pos   (0U)
 
#define CAN_F7R2_FB0_Msk   (0x1UL << CAN_F7R2_FB0_Pos)
 
#define CAN_F7R2_FB0   CAN_F7R2_FB0_Msk
 
#define CAN_F7R2_FB1_Pos   (1U)
 
#define CAN_F7R2_FB1_Msk   (0x1UL << CAN_F7R2_FB1_Pos)
 
#define CAN_F7R2_FB1   CAN_F7R2_FB1_Msk
 
#define CAN_F7R2_FB2_Pos   (2U)
 
#define CAN_F7R2_FB2_Msk   (0x1UL << CAN_F7R2_FB2_Pos)
 
#define CAN_F7R2_FB2   CAN_F7R2_FB2_Msk
 
#define CAN_F7R2_FB3_Pos   (3U)
 
#define CAN_F7R2_FB3_Msk   (0x1UL << CAN_F7R2_FB3_Pos)
 
#define CAN_F7R2_FB3   CAN_F7R2_FB3_Msk
 
#define CAN_F7R2_FB4_Pos   (4U)
 
#define CAN_F7R2_FB4_Msk   (0x1UL << CAN_F7R2_FB4_Pos)
 
#define CAN_F7R2_FB4   CAN_F7R2_FB4_Msk
 
#define CAN_F7R2_FB5_Pos   (5U)
 
#define CAN_F7R2_FB5_Msk   (0x1UL << CAN_F7R2_FB5_Pos)
 
#define CAN_F7R2_FB5   CAN_F7R2_FB5_Msk
 
#define CAN_F7R2_FB6_Pos   (6U)
 
#define CAN_F7R2_FB6_Msk   (0x1UL << CAN_F7R2_FB6_Pos)
 
#define CAN_F7R2_FB6   CAN_F7R2_FB6_Msk
 
#define CAN_F7R2_FB7_Pos   (7U)
 
#define CAN_F7R2_FB7_Msk   (0x1UL << CAN_F7R2_FB7_Pos)
 
#define CAN_F7R2_FB7   CAN_F7R2_FB7_Msk
 
#define CAN_F7R2_FB8_Pos   (8U)
 
#define CAN_F7R2_FB8_Msk   (0x1UL << CAN_F7R2_FB8_Pos)
 
#define CAN_F7R2_FB8   CAN_F7R2_FB8_Msk
 
#define CAN_F7R2_FB9_Pos   (9U)
 
#define CAN_F7R2_FB9_Msk   (0x1UL << CAN_F7R2_FB9_Pos)
 
#define CAN_F7R2_FB9   CAN_F7R2_FB9_Msk
 
#define CAN_F7R2_FB10_Pos   (10U)
 
#define CAN_F7R2_FB10_Msk   (0x1UL << CAN_F7R2_FB10_Pos)
 
#define CAN_F7R2_FB10   CAN_F7R2_FB10_Msk
 
#define CAN_F7R2_FB11_Pos   (11U)
 
#define CAN_F7R2_FB11_Msk   (0x1UL << CAN_F7R2_FB11_Pos)
 
#define CAN_F7R2_FB11   CAN_F7R2_FB11_Msk
 
#define CAN_F7R2_FB12_Pos   (12U)
 
#define CAN_F7R2_FB12_Msk   (0x1UL << CAN_F7R2_FB12_Pos)
 
#define CAN_F7R2_FB12   CAN_F7R2_FB12_Msk
 
#define CAN_F7R2_FB13_Pos   (13U)
 
#define CAN_F7R2_FB13_Msk   (0x1UL << CAN_F7R2_FB13_Pos)
 
#define CAN_F7R2_FB13   CAN_F7R2_FB13_Msk
 
#define CAN_F7R2_FB14_Pos   (14U)
 
#define CAN_F7R2_FB14_Msk   (0x1UL << CAN_F7R2_FB14_Pos)
 
#define CAN_F7R2_FB14   CAN_F7R2_FB14_Msk
 
#define CAN_F7R2_FB15_Pos   (15U)
 
#define CAN_F7R2_FB15_Msk   (0x1UL << CAN_F7R2_FB15_Pos)
 
#define CAN_F7R2_FB15   CAN_F7R2_FB15_Msk
 
#define CAN_F7R2_FB16_Pos   (16U)
 
#define CAN_F7R2_FB16_Msk   (0x1UL << CAN_F7R2_FB16_Pos)
 
#define CAN_F7R2_FB16   CAN_F7R2_FB16_Msk
 
#define CAN_F7R2_FB17_Pos   (17U)
 
#define CAN_F7R2_FB17_Msk   (0x1UL << CAN_F7R2_FB17_Pos)
 
#define CAN_F7R2_FB17   CAN_F7R2_FB17_Msk
 
#define CAN_F7R2_FB18_Pos   (18U)
 
#define CAN_F7R2_FB18_Msk   (0x1UL << CAN_F7R2_FB18_Pos)
 
#define CAN_F7R2_FB18   CAN_F7R2_FB18_Msk
 
#define CAN_F7R2_FB19_Pos   (19U)
 
#define CAN_F7R2_FB19_Msk   (0x1UL << CAN_F7R2_FB19_Pos)
 
#define CAN_F7R2_FB19   CAN_F7R2_FB19_Msk
 
#define CAN_F7R2_FB20_Pos   (20U)
 
#define CAN_F7R2_FB20_Msk   (0x1UL << CAN_F7R2_FB20_Pos)
 
#define CAN_F7R2_FB20   CAN_F7R2_FB20_Msk
 
#define CAN_F7R2_FB21_Pos   (21U)
 
#define CAN_F7R2_FB21_Msk   (0x1UL << CAN_F7R2_FB21_Pos)
 
#define CAN_F7R2_FB21   CAN_F7R2_FB21_Msk
 
#define CAN_F7R2_FB22_Pos   (22U)
 
#define CAN_F7R2_FB22_Msk   (0x1UL << CAN_F7R2_FB22_Pos)
 
#define CAN_F7R2_FB22   CAN_F7R2_FB22_Msk
 
#define CAN_F7R2_FB23_Pos   (23U)
 
#define CAN_F7R2_FB23_Msk   (0x1UL << CAN_F7R2_FB23_Pos)
 
#define CAN_F7R2_FB23   CAN_F7R2_FB23_Msk
 
#define CAN_F7R2_FB24_Pos   (24U)
 
#define CAN_F7R2_FB24_Msk   (0x1UL << CAN_F7R2_FB24_Pos)
 
#define CAN_F7R2_FB24   CAN_F7R2_FB24_Msk
 
#define CAN_F7R2_FB25_Pos   (25U)
 
#define CAN_F7R2_FB25_Msk   (0x1UL << CAN_F7R2_FB25_Pos)
 
#define CAN_F7R2_FB25   CAN_F7R2_FB25_Msk
 
#define CAN_F7R2_FB26_Pos   (26U)
 
#define CAN_F7R2_FB26_Msk   (0x1UL << CAN_F7R2_FB26_Pos)
 
#define CAN_F7R2_FB26   CAN_F7R2_FB26_Msk
 
#define CAN_F7R2_FB27_Pos   (27U)
 
#define CAN_F7R2_FB27_Msk   (0x1UL << CAN_F7R2_FB27_Pos)
 
#define CAN_F7R2_FB27   CAN_F7R2_FB27_Msk
 
#define CAN_F7R2_FB28_Pos   (28U)
 
#define CAN_F7R2_FB28_Msk   (0x1UL << CAN_F7R2_FB28_Pos)
 
#define CAN_F7R2_FB28   CAN_F7R2_FB28_Msk
 
#define CAN_F7R2_FB29_Pos   (29U)
 
#define CAN_F7R2_FB29_Msk   (0x1UL << CAN_F7R2_FB29_Pos)
 
#define CAN_F7R2_FB29   CAN_F7R2_FB29_Msk
 
#define CAN_F7R2_FB30_Pos   (30U)
 
#define CAN_F7R2_FB30_Msk   (0x1UL << CAN_F7R2_FB30_Pos)
 
#define CAN_F7R2_FB30   CAN_F7R2_FB30_Msk
 
#define CAN_F7R2_FB31_Pos   (31U)
 
#define CAN_F7R2_FB31_Msk   (0x1UL << CAN_F7R2_FB31_Pos)
 
#define CAN_F7R2_FB31   CAN_F7R2_FB31_Msk
 
#define CAN_F8R2_FB0_Pos   (0U)
 
#define CAN_F8R2_FB0_Msk   (0x1UL << CAN_F8R2_FB0_Pos)
 
#define CAN_F8R2_FB0   CAN_F8R2_FB0_Msk
 
#define CAN_F8R2_FB1_Pos   (1U)
 
#define CAN_F8R2_FB1_Msk   (0x1UL << CAN_F8R2_FB1_Pos)
 
#define CAN_F8R2_FB1   CAN_F8R2_FB1_Msk
 
#define CAN_F8R2_FB2_Pos   (2U)
 
#define CAN_F8R2_FB2_Msk   (0x1UL << CAN_F8R2_FB2_Pos)
 
#define CAN_F8R2_FB2   CAN_F8R2_FB2_Msk
 
#define CAN_F8R2_FB3_Pos   (3U)
 
#define CAN_F8R2_FB3_Msk   (0x1UL << CAN_F8R2_FB3_Pos)
 
#define CAN_F8R2_FB3   CAN_F8R2_FB3_Msk
 
#define CAN_F8R2_FB4_Pos   (4U)
 
#define CAN_F8R2_FB4_Msk   (0x1UL << CAN_F8R2_FB4_Pos)
 
#define CAN_F8R2_FB4   CAN_F8R2_FB4_Msk
 
#define CAN_F8R2_FB5_Pos   (5U)
 
#define CAN_F8R2_FB5_Msk   (0x1UL << CAN_F8R2_FB5_Pos)
 
#define CAN_F8R2_FB5   CAN_F8R2_FB5_Msk
 
#define CAN_F8R2_FB6_Pos   (6U)
 
#define CAN_F8R2_FB6_Msk   (0x1UL << CAN_F8R2_FB6_Pos)
 
#define CAN_F8R2_FB6   CAN_F8R2_FB6_Msk
 
#define CAN_F8R2_FB7_Pos   (7U)
 
#define CAN_F8R2_FB7_Msk   (0x1UL << CAN_F8R2_FB7_Pos)
 
#define CAN_F8R2_FB7   CAN_F8R2_FB7_Msk
 
#define CAN_F8R2_FB8_Pos   (8U)
 
#define CAN_F8R2_FB8_Msk   (0x1UL << CAN_F8R2_FB8_Pos)
 
#define CAN_F8R2_FB8   CAN_F8R2_FB8_Msk
 
#define CAN_F8R2_FB9_Pos   (9U)
 
#define CAN_F8R2_FB9_Msk   (0x1UL << CAN_F8R2_FB9_Pos)
 
#define CAN_F8R2_FB9   CAN_F8R2_FB9_Msk
 
#define CAN_F8R2_FB10_Pos   (10U)
 
#define CAN_F8R2_FB10_Msk   (0x1UL << CAN_F8R2_FB10_Pos)
 
#define CAN_F8R2_FB10   CAN_F8R2_FB10_Msk
 
#define CAN_F8R2_FB11_Pos   (11U)
 
#define CAN_F8R2_FB11_Msk   (0x1UL << CAN_F8R2_FB11_Pos)
 
#define CAN_F8R2_FB11   CAN_F8R2_FB11_Msk
 
#define CAN_F8R2_FB12_Pos   (12U)
 
#define CAN_F8R2_FB12_Msk   (0x1UL << CAN_F8R2_FB12_Pos)
 
#define CAN_F8R2_FB12   CAN_F8R2_FB12_Msk
 
#define CAN_F8R2_FB13_Pos   (13U)
 
#define CAN_F8R2_FB13_Msk   (0x1UL << CAN_F8R2_FB13_Pos)
 
#define CAN_F8R2_FB13   CAN_F8R2_FB13_Msk
 
#define CAN_F8R2_FB14_Pos   (14U)
 
#define CAN_F8R2_FB14_Msk   (0x1UL << CAN_F8R2_FB14_Pos)
 
#define CAN_F8R2_FB14   CAN_F8R2_FB14_Msk
 
#define CAN_F8R2_FB15_Pos   (15U)
 
#define CAN_F8R2_FB15_Msk   (0x1UL << CAN_F8R2_FB15_Pos)
 
#define CAN_F8R2_FB15   CAN_F8R2_FB15_Msk
 
#define CAN_F8R2_FB16_Pos   (16U)
 
#define CAN_F8R2_FB16_Msk   (0x1UL << CAN_F8R2_FB16_Pos)
 
#define CAN_F8R2_FB16   CAN_F8R2_FB16_Msk
 
#define CAN_F8R2_FB17_Pos   (17U)
 
#define CAN_F8R2_FB17_Msk   (0x1UL << CAN_F8R2_FB17_Pos)
 
#define CAN_F8R2_FB17   CAN_F8R2_FB17_Msk
 
#define CAN_F8R2_FB18_Pos   (18U)
 
#define CAN_F8R2_FB18_Msk   (0x1UL << CAN_F8R2_FB18_Pos)
 
#define CAN_F8R2_FB18   CAN_F8R2_FB18_Msk
 
#define CAN_F8R2_FB19_Pos   (19U)
 
#define CAN_F8R2_FB19_Msk   (0x1UL << CAN_F8R2_FB19_Pos)
 
#define CAN_F8R2_FB19   CAN_F8R2_FB19_Msk
 
#define CAN_F8R2_FB20_Pos   (20U)
 
#define CAN_F8R2_FB20_Msk   (0x1UL << CAN_F8R2_FB20_Pos)
 
#define CAN_F8R2_FB20   CAN_F8R2_FB20_Msk
 
#define CAN_F8R2_FB21_Pos   (21U)
 
#define CAN_F8R2_FB21_Msk   (0x1UL << CAN_F8R2_FB21_Pos)
 
#define CAN_F8R2_FB21   CAN_F8R2_FB21_Msk
 
#define CAN_F8R2_FB22_Pos   (22U)
 
#define CAN_F8R2_FB22_Msk   (0x1UL << CAN_F8R2_FB22_Pos)
 
#define CAN_F8R2_FB22   CAN_F8R2_FB22_Msk
 
#define CAN_F8R2_FB23_Pos   (23U)
 
#define CAN_F8R2_FB23_Msk   (0x1UL << CAN_F8R2_FB23_Pos)
 
#define CAN_F8R2_FB23   CAN_F8R2_FB23_Msk
 
#define CAN_F8R2_FB24_Pos   (24U)
 
#define CAN_F8R2_FB24_Msk   (0x1UL << CAN_F8R2_FB24_Pos)
 
#define CAN_F8R2_FB24   CAN_F8R2_FB24_Msk
 
#define CAN_F8R2_FB25_Pos   (25U)
 
#define CAN_F8R2_FB25_Msk   (0x1UL << CAN_F8R2_FB25_Pos)
 
#define CAN_F8R2_FB25   CAN_F8R2_FB25_Msk
 
#define CAN_F8R2_FB26_Pos   (26U)
 
#define CAN_F8R2_FB26_Msk   (0x1UL << CAN_F8R2_FB26_Pos)
 
#define CAN_F8R2_FB26   CAN_F8R2_FB26_Msk
 
#define CAN_F8R2_FB27_Pos   (27U)
 
#define CAN_F8R2_FB27_Msk   (0x1UL << CAN_F8R2_FB27_Pos)
 
#define CAN_F8R2_FB27   CAN_F8R2_FB27_Msk
 
#define CAN_F8R2_FB28_Pos   (28U)
 
#define CAN_F8R2_FB28_Msk   (0x1UL << CAN_F8R2_FB28_Pos)
 
#define CAN_F8R2_FB28   CAN_F8R2_FB28_Msk
 
#define CAN_F8R2_FB29_Pos   (29U)
 
#define CAN_F8R2_FB29_Msk   (0x1UL << CAN_F8R2_FB29_Pos)
 
#define CAN_F8R2_FB29   CAN_F8R2_FB29_Msk
 
#define CAN_F8R2_FB30_Pos   (30U)
 
#define CAN_F8R2_FB30_Msk   (0x1UL << CAN_F8R2_FB30_Pos)
 
#define CAN_F8R2_FB30   CAN_F8R2_FB30_Msk
 
#define CAN_F8R2_FB31_Pos   (31U)
 
#define CAN_F8R2_FB31_Msk   (0x1UL << CAN_F8R2_FB31_Pos)
 
#define CAN_F8R2_FB31   CAN_F8R2_FB31_Msk
 
#define CAN_F9R2_FB0_Pos   (0U)
 
#define CAN_F9R2_FB0_Msk   (0x1UL << CAN_F9R2_FB0_Pos)
 
#define CAN_F9R2_FB0   CAN_F9R2_FB0_Msk
 
#define CAN_F9R2_FB1_Pos   (1U)
 
#define CAN_F9R2_FB1_Msk   (0x1UL << CAN_F9R2_FB1_Pos)
 
#define CAN_F9R2_FB1   CAN_F9R2_FB1_Msk
 
#define CAN_F9R2_FB2_Pos   (2U)
 
#define CAN_F9R2_FB2_Msk   (0x1UL << CAN_F9R2_FB2_Pos)
 
#define CAN_F9R2_FB2   CAN_F9R2_FB2_Msk
 
#define CAN_F9R2_FB3_Pos   (3U)
 
#define CAN_F9R2_FB3_Msk   (0x1UL << CAN_F9R2_FB3_Pos)
 
#define CAN_F9R2_FB3   CAN_F9R2_FB3_Msk
 
#define CAN_F9R2_FB4_Pos   (4U)
 
#define CAN_F9R2_FB4_Msk   (0x1UL << CAN_F9R2_FB4_Pos)
 
#define CAN_F9R2_FB4   CAN_F9R2_FB4_Msk
 
#define CAN_F9R2_FB5_Pos   (5U)
 
#define CAN_F9R2_FB5_Msk   (0x1UL << CAN_F9R2_FB5_Pos)
 
#define CAN_F9R2_FB5   CAN_F9R2_FB5_Msk
 
#define CAN_F9R2_FB6_Pos   (6U)
 
#define CAN_F9R2_FB6_Msk   (0x1UL << CAN_F9R2_FB6_Pos)
 
#define CAN_F9R2_FB6   CAN_F9R2_FB6_Msk
 
#define CAN_F9R2_FB7_Pos   (7U)
 
#define CAN_F9R2_FB7_Msk   (0x1UL << CAN_F9R2_FB7_Pos)
 
#define CAN_F9R2_FB7   CAN_F9R2_FB7_Msk
 
#define CAN_F9R2_FB8_Pos   (8U)
 
#define CAN_F9R2_FB8_Msk   (0x1UL << CAN_F9R2_FB8_Pos)
 
#define CAN_F9R2_FB8   CAN_F9R2_FB8_Msk
 
#define CAN_F9R2_FB9_Pos   (9U)
 
#define CAN_F9R2_FB9_Msk   (0x1UL << CAN_F9R2_FB9_Pos)
 
#define CAN_F9R2_FB9   CAN_F9R2_FB9_Msk
 
#define CAN_F9R2_FB10_Pos   (10U)
 
#define CAN_F9R2_FB10_Msk   (0x1UL << CAN_F9R2_FB10_Pos)
 
#define CAN_F9R2_FB10   CAN_F9R2_FB10_Msk
 
#define CAN_F9R2_FB11_Pos   (11U)
 
#define CAN_F9R2_FB11_Msk   (0x1UL << CAN_F9R2_FB11_Pos)
 
#define CAN_F9R2_FB11   CAN_F9R2_FB11_Msk
 
#define CAN_F9R2_FB12_Pos   (12U)
 
#define CAN_F9R2_FB12_Msk   (0x1UL << CAN_F9R2_FB12_Pos)
 
#define CAN_F9R2_FB12   CAN_F9R2_FB12_Msk
 
#define CAN_F9R2_FB13_Pos   (13U)
 
#define CAN_F9R2_FB13_Msk   (0x1UL << CAN_F9R2_FB13_Pos)
 
#define CAN_F9R2_FB13   CAN_F9R2_FB13_Msk
 
#define CAN_F9R2_FB14_Pos   (14U)
 
#define CAN_F9R2_FB14_Msk   (0x1UL << CAN_F9R2_FB14_Pos)
 
#define CAN_F9R2_FB14   CAN_F9R2_FB14_Msk
 
#define CAN_F9R2_FB15_Pos   (15U)
 
#define CAN_F9R2_FB15_Msk   (0x1UL << CAN_F9R2_FB15_Pos)
 
#define CAN_F9R2_FB15   CAN_F9R2_FB15_Msk
 
#define CAN_F9R2_FB16_Pos   (16U)
 
#define CAN_F9R2_FB16_Msk   (0x1UL << CAN_F9R2_FB16_Pos)
 
#define CAN_F9R2_FB16   CAN_F9R2_FB16_Msk
 
#define CAN_F9R2_FB17_Pos   (17U)
 
#define CAN_F9R2_FB17_Msk   (0x1UL << CAN_F9R2_FB17_Pos)
 
#define CAN_F9R2_FB17   CAN_F9R2_FB17_Msk
 
#define CAN_F9R2_FB18_Pos   (18U)
 
#define CAN_F9R2_FB18_Msk   (0x1UL << CAN_F9R2_FB18_Pos)
 
#define CAN_F9R2_FB18   CAN_F9R2_FB18_Msk
 
#define CAN_F9R2_FB19_Pos   (19U)
 
#define CAN_F9R2_FB19_Msk   (0x1UL << CAN_F9R2_FB19_Pos)
 
#define CAN_F9R2_FB19   CAN_F9R2_FB19_Msk
 
#define CAN_F9R2_FB20_Pos   (20U)
 
#define CAN_F9R2_FB20_Msk   (0x1UL << CAN_F9R2_FB20_Pos)
 
#define CAN_F9R2_FB20   CAN_F9R2_FB20_Msk
 
#define CAN_F9R2_FB21_Pos   (21U)
 
#define CAN_F9R2_FB21_Msk   (0x1UL << CAN_F9R2_FB21_Pos)
 
#define CAN_F9R2_FB21   CAN_F9R2_FB21_Msk
 
#define CAN_F9R2_FB22_Pos   (22U)
 
#define CAN_F9R2_FB22_Msk   (0x1UL << CAN_F9R2_FB22_Pos)
 
#define CAN_F9R2_FB22   CAN_F9R2_FB22_Msk
 
#define CAN_F9R2_FB23_Pos   (23U)
 
#define CAN_F9R2_FB23_Msk   (0x1UL << CAN_F9R2_FB23_Pos)
 
#define CAN_F9R2_FB23   CAN_F9R2_FB23_Msk
 
#define CAN_F9R2_FB24_Pos   (24U)
 
#define CAN_F9R2_FB24_Msk   (0x1UL << CAN_F9R2_FB24_Pos)
 
#define CAN_F9R2_FB24   CAN_F9R2_FB24_Msk
 
#define CAN_F9R2_FB25_Pos   (25U)
 
#define CAN_F9R2_FB25_Msk   (0x1UL << CAN_F9R2_FB25_Pos)
 
#define CAN_F9R2_FB25   CAN_F9R2_FB25_Msk
 
#define CAN_F9R2_FB26_Pos   (26U)
 
#define CAN_F9R2_FB26_Msk   (0x1UL << CAN_F9R2_FB26_Pos)
 
#define CAN_F9R2_FB26   CAN_F9R2_FB26_Msk
 
#define CAN_F9R2_FB27_Pos   (27U)
 
#define CAN_F9R2_FB27_Msk   (0x1UL << CAN_F9R2_FB27_Pos)
 
#define CAN_F9R2_FB27   CAN_F9R2_FB27_Msk
 
#define CAN_F9R2_FB28_Pos   (28U)
 
#define CAN_F9R2_FB28_Msk   (0x1UL << CAN_F9R2_FB28_Pos)
 
#define CAN_F9R2_FB28   CAN_F9R2_FB28_Msk
 
#define CAN_F9R2_FB29_Pos   (29U)
 
#define CAN_F9R2_FB29_Msk   (0x1UL << CAN_F9R2_FB29_Pos)
 
#define CAN_F9R2_FB29   CAN_F9R2_FB29_Msk
 
#define CAN_F9R2_FB30_Pos   (30U)
 
#define CAN_F9R2_FB30_Msk   (0x1UL << CAN_F9R2_FB30_Pos)
 
#define CAN_F9R2_FB30   CAN_F9R2_FB30_Msk
 
#define CAN_F9R2_FB31_Pos   (31U)
 
#define CAN_F9R2_FB31_Msk   (0x1UL << CAN_F9R2_FB31_Pos)
 
#define CAN_F9R2_FB31   CAN_F9R2_FB31_Msk
 
#define CAN_F10R2_FB0_Pos   (0U)
 
#define CAN_F10R2_FB0_Msk   (0x1UL << CAN_F10R2_FB0_Pos)
 
#define CAN_F10R2_FB0   CAN_F10R2_FB0_Msk
 
#define CAN_F10R2_FB1_Pos   (1U)
 
#define CAN_F10R2_FB1_Msk   (0x1UL << CAN_F10R2_FB1_Pos)
 
#define CAN_F10R2_FB1   CAN_F10R2_FB1_Msk
 
#define CAN_F10R2_FB2_Pos   (2U)
 
#define CAN_F10R2_FB2_Msk   (0x1UL << CAN_F10R2_FB2_Pos)
 
#define CAN_F10R2_FB2   CAN_F10R2_FB2_Msk
 
#define CAN_F10R2_FB3_Pos   (3U)
 
#define CAN_F10R2_FB3_Msk   (0x1UL << CAN_F10R2_FB3_Pos)
 
#define CAN_F10R2_FB3   CAN_F10R2_FB3_Msk
 
#define CAN_F10R2_FB4_Pos   (4U)
 
#define CAN_F10R2_FB4_Msk   (0x1UL << CAN_F10R2_FB4_Pos)
 
#define CAN_F10R2_FB4   CAN_F10R2_FB4_Msk
 
#define CAN_F10R2_FB5_Pos   (5U)
 
#define CAN_F10R2_FB5_Msk   (0x1UL << CAN_F10R2_FB5_Pos)
 
#define CAN_F10R2_FB5   CAN_F10R2_FB5_Msk
 
#define CAN_F10R2_FB6_Pos   (6U)
 
#define CAN_F10R2_FB6_Msk   (0x1UL << CAN_F10R2_FB6_Pos)
 
#define CAN_F10R2_FB6   CAN_F10R2_FB6_Msk
 
#define CAN_F10R2_FB7_Pos   (7U)
 
#define CAN_F10R2_FB7_Msk   (0x1UL << CAN_F10R2_FB7_Pos)
 
#define CAN_F10R2_FB7   CAN_F10R2_FB7_Msk
 
#define CAN_F10R2_FB8_Pos   (8U)
 
#define CAN_F10R2_FB8_Msk   (0x1UL << CAN_F10R2_FB8_Pos)
 
#define CAN_F10R2_FB8   CAN_F10R2_FB8_Msk
 
#define CAN_F10R2_FB9_Pos   (9U)
 
#define CAN_F10R2_FB9_Msk   (0x1UL << CAN_F10R2_FB9_Pos)
 
#define CAN_F10R2_FB9   CAN_F10R2_FB9_Msk
 
#define CAN_F10R2_FB10_Pos   (10U)
 
#define CAN_F10R2_FB10_Msk   (0x1UL << CAN_F10R2_FB10_Pos)
 
#define CAN_F10R2_FB10   CAN_F10R2_FB10_Msk
 
#define CAN_F10R2_FB11_Pos   (11U)
 
#define CAN_F10R2_FB11_Msk   (0x1UL << CAN_F10R2_FB11_Pos)
 
#define CAN_F10R2_FB11   CAN_F10R2_FB11_Msk
 
#define CAN_F10R2_FB12_Pos   (12U)
 
#define CAN_F10R2_FB12_Msk   (0x1UL << CAN_F10R2_FB12_Pos)
 
#define CAN_F10R2_FB12   CAN_F10R2_FB12_Msk
 
#define CAN_F10R2_FB13_Pos   (13U)
 
#define CAN_F10R2_FB13_Msk   (0x1UL << CAN_F10R2_FB13_Pos)
 
#define CAN_F10R2_FB13   CAN_F10R2_FB13_Msk
 
#define CAN_F10R2_FB14_Pos   (14U)
 
#define CAN_F10R2_FB14_Msk   (0x1UL << CAN_F10R2_FB14_Pos)
 
#define CAN_F10R2_FB14   CAN_F10R2_FB14_Msk
 
#define CAN_F10R2_FB15_Pos   (15U)
 
#define CAN_F10R2_FB15_Msk   (0x1UL << CAN_F10R2_FB15_Pos)
 
#define CAN_F10R2_FB15   CAN_F10R2_FB15_Msk
 
#define CAN_F10R2_FB16_Pos   (16U)
 
#define CAN_F10R2_FB16_Msk   (0x1UL << CAN_F10R2_FB16_Pos)
 
#define CAN_F10R2_FB16   CAN_F10R2_FB16_Msk
 
#define CAN_F10R2_FB17_Pos   (17U)
 
#define CAN_F10R2_FB17_Msk   (0x1UL << CAN_F10R2_FB17_Pos)
 
#define CAN_F10R2_FB17   CAN_F10R2_FB17_Msk
 
#define CAN_F10R2_FB18_Pos   (18U)
 
#define CAN_F10R2_FB18_Msk   (0x1UL << CAN_F10R2_FB18_Pos)
 
#define CAN_F10R2_FB18   CAN_F10R2_FB18_Msk
 
#define CAN_F10R2_FB19_Pos   (19U)
 
#define CAN_F10R2_FB19_Msk   (0x1UL << CAN_F10R2_FB19_Pos)
 
#define CAN_F10R2_FB19   CAN_F10R2_FB19_Msk
 
#define CAN_F10R2_FB20_Pos   (20U)
 
#define CAN_F10R2_FB20_Msk   (0x1UL << CAN_F10R2_FB20_Pos)
 
#define CAN_F10R2_FB20   CAN_F10R2_FB20_Msk
 
#define CAN_F10R2_FB21_Pos   (21U)
 
#define CAN_F10R2_FB21_Msk   (0x1UL << CAN_F10R2_FB21_Pos)
 
#define CAN_F10R2_FB21   CAN_F10R2_FB21_Msk
 
#define CAN_F10R2_FB22_Pos   (22U)
 
#define CAN_F10R2_FB22_Msk   (0x1UL << CAN_F10R2_FB22_Pos)
 
#define CAN_F10R2_FB22   CAN_F10R2_FB22_Msk
 
#define CAN_F10R2_FB23_Pos   (23U)
 
#define CAN_F10R2_FB23_Msk   (0x1UL << CAN_F10R2_FB23_Pos)
 
#define CAN_F10R2_FB23   CAN_F10R2_FB23_Msk
 
#define CAN_F10R2_FB24_Pos   (24U)
 
#define CAN_F10R2_FB24_Msk   (0x1UL << CAN_F10R2_FB24_Pos)
 
#define CAN_F10R2_FB24   CAN_F10R2_FB24_Msk
 
#define CAN_F10R2_FB25_Pos   (25U)
 
#define CAN_F10R2_FB25_Msk   (0x1UL << CAN_F10R2_FB25_Pos)
 
#define CAN_F10R2_FB25   CAN_F10R2_FB25_Msk
 
#define CAN_F10R2_FB26_Pos   (26U)
 
#define CAN_F10R2_FB26_Msk   (0x1UL << CAN_F10R2_FB26_Pos)
 
#define CAN_F10R2_FB26   CAN_F10R2_FB26_Msk
 
#define CAN_F10R2_FB27_Pos   (27U)
 
#define CAN_F10R2_FB27_Msk   (0x1UL << CAN_F10R2_FB27_Pos)
 
#define CAN_F10R2_FB27   CAN_F10R2_FB27_Msk
 
#define CAN_F10R2_FB28_Pos   (28U)
 
#define CAN_F10R2_FB28_Msk   (0x1UL << CAN_F10R2_FB28_Pos)
 
#define CAN_F10R2_FB28   CAN_F10R2_FB28_Msk
 
#define CAN_F10R2_FB29_Pos   (29U)
 
#define CAN_F10R2_FB29_Msk   (0x1UL << CAN_F10R2_FB29_Pos)
 
#define CAN_F10R2_FB29   CAN_F10R2_FB29_Msk
 
#define CAN_F10R2_FB30_Pos   (30U)
 
#define CAN_F10R2_FB30_Msk   (0x1UL << CAN_F10R2_FB30_Pos)
 
#define CAN_F10R2_FB30   CAN_F10R2_FB30_Msk
 
#define CAN_F10R2_FB31_Pos   (31U)
 
#define CAN_F10R2_FB31_Msk   (0x1UL << CAN_F10R2_FB31_Pos)
 
#define CAN_F10R2_FB31   CAN_F10R2_FB31_Msk
 
#define CAN_F11R2_FB0_Pos   (0U)
 
#define CAN_F11R2_FB0_Msk   (0x1UL << CAN_F11R2_FB0_Pos)
 
#define CAN_F11R2_FB0   CAN_F11R2_FB0_Msk
 
#define CAN_F11R2_FB1_Pos   (1U)
 
#define CAN_F11R2_FB1_Msk   (0x1UL << CAN_F11R2_FB1_Pos)
 
#define CAN_F11R2_FB1   CAN_F11R2_FB1_Msk
 
#define CAN_F11R2_FB2_Pos   (2U)
 
#define CAN_F11R2_FB2_Msk   (0x1UL << CAN_F11R2_FB2_Pos)
 
#define CAN_F11R2_FB2   CAN_F11R2_FB2_Msk
 
#define CAN_F11R2_FB3_Pos   (3U)
 
#define CAN_F11R2_FB3_Msk   (0x1UL << CAN_F11R2_FB3_Pos)
 
#define CAN_F11R2_FB3   CAN_F11R2_FB3_Msk
 
#define CAN_F11R2_FB4_Pos   (4U)
 
#define CAN_F11R2_FB4_Msk   (0x1UL << CAN_F11R2_FB4_Pos)
 
#define CAN_F11R2_FB4   CAN_F11R2_FB4_Msk
 
#define CAN_F11R2_FB5_Pos   (5U)
 
#define CAN_F11R2_FB5_Msk   (0x1UL << CAN_F11R2_FB5_Pos)
 
#define CAN_F11R2_FB5   CAN_F11R2_FB5_Msk
 
#define CAN_F11R2_FB6_Pos   (6U)
 
#define CAN_F11R2_FB6_Msk   (0x1UL << CAN_F11R2_FB6_Pos)
 
#define CAN_F11R2_FB6   CAN_F11R2_FB6_Msk
 
#define CAN_F11R2_FB7_Pos   (7U)
 
#define CAN_F11R2_FB7_Msk   (0x1UL << CAN_F11R2_FB7_Pos)
 
#define CAN_F11R2_FB7   CAN_F11R2_FB7_Msk
 
#define CAN_F11R2_FB8_Pos   (8U)
 
#define CAN_F11R2_FB8_Msk   (0x1UL << CAN_F11R2_FB8_Pos)
 
#define CAN_F11R2_FB8   CAN_F11R2_FB8_Msk
 
#define CAN_F11R2_FB9_Pos   (9U)
 
#define CAN_F11R2_FB9_Msk   (0x1UL << CAN_F11R2_FB9_Pos)
 
#define CAN_F11R2_FB9   CAN_F11R2_FB9_Msk
 
#define CAN_F11R2_FB10_Pos   (10U)
 
#define CAN_F11R2_FB10_Msk   (0x1UL << CAN_F11R2_FB10_Pos)
 
#define CAN_F11R2_FB10   CAN_F11R2_FB10_Msk
 
#define CAN_F11R2_FB11_Pos   (11U)
 
#define CAN_F11R2_FB11_Msk   (0x1UL << CAN_F11R2_FB11_Pos)
 
#define CAN_F11R2_FB11   CAN_F11R2_FB11_Msk
 
#define CAN_F11R2_FB12_Pos   (12U)
 
#define CAN_F11R2_FB12_Msk   (0x1UL << CAN_F11R2_FB12_Pos)
 
#define CAN_F11R2_FB12   CAN_F11R2_FB12_Msk
 
#define CAN_F11R2_FB13_Pos   (13U)
 
#define CAN_F11R2_FB13_Msk   (0x1UL << CAN_F11R2_FB13_Pos)
 
#define CAN_F11R2_FB13   CAN_F11R2_FB13_Msk
 
#define CAN_F11R2_FB14_Pos   (14U)
 
#define CAN_F11R2_FB14_Msk   (0x1UL << CAN_F11R2_FB14_Pos)
 
#define CAN_F11R2_FB14   CAN_F11R2_FB14_Msk
 
#define CAN_F11R2_FB15_Pos   (15U)
 
#define CAN_F11R2_FB15_Msk   (0x1UL << CAN_F11R2_FB15_Pos)
 
#define CAN_F11R2_FB15   CAN_F11R2_FB15_Msk
 
#define CAN_F11R2_FB16_Pos   (16U)
 
#define CAN_F11R2_FB16_Msk   (0x1UL << CAN_F11R2_FB16_Pos)
 
#define CAN_F11R2_FB16   CAN_F11R2_FB16_Msk
 
#define CAN_F11R2_FB17_Pos   (17U)
 
#define CAN_F11R2_FB17_Msk   (0x1UL << CAN_F11R2_FB17_Pos)
 
#define CAN_F11R2_FB17   CAN_F11R2_FB17_Msk
 
#define CAN_F11R2_FB18_Pos   (18U)
 
#define CAN_F11R2_FB18_Msk   (0x1UL << CAN_F11R2_FB18_Pos)
 
#define CAN_F11R2_FB18   CAN_F11R2_FB18_Msk
 
#define CAN_F11R2_FB19_Pos   (19U)
 
#define CAN_F11R2_FB19_Msk   (0x1UL << CAN_F11R2_FB19_Pos)
 
#define CAN_F11R2_FB19   CAN_F11R2_FB19_Msk
 
#define CAN_F11R2_FB20_Pos   (20U)
 
#define CAN_F11R2_FB20_Msk   (0x1UL << CAN_F11R2_FB20_Pos)
 
#define CAN_F11R2_FB20   CAN_F11R2_FB20_Msk
 
#define CAN_F11R2_FB21_Pos   (21U)
 
#define CAN_F11R2_FB21_Msk   (0x1UL << CAN_F11R2_FB21_Pos)
 
#define CAN_F11R2_FB21   CAN_F11R2_FB21_Msk
 
#define CAN_F11R2_FB22_Pos   (22U)
 
#define CAN_F11R2_FB22_Msk   (0x1UL << CAN_F11R2_FB22_Pos)
 
#define CAN_F11R2_FB22   CAN_F11R2_FB22_Msk
 
#define CAN_F11R2_FB23_Pos   (23U)
 
#define CAN_F11R2_FB23_Msk   (0x1UL << CAN_F11R2_FB23_Pos)
 
#define CAN_F11R2_FB23   CAN_F11R2_FB23_Msk
 
#define CAN_F11R2_FB24_Pos   (24U)
 
#define CAN_F11R2_FB24_Msk   (0x1UL << CAN_F11R2_FB24_Pos)
 
#define CAN_F11R2_FB24   CAN_F11R2_FB24_Msk
 
#define CAN_F11R2_FB25_Pos   (25U)
 
#define CAN_F11R2_FB25_Msk   (0x1UL << CAN_F11R2_FB25_Pos)
 
#define CAN_F11R2_FB25   CAN_F11R2_FB25_Msk
 
#define CAN_F11R2_FB26_Pos   (26U)
 
#define CAN_F11R2_FB26_Msk   (0x1UL << CAN_F11R2_FB26_Pos)
 
#define CAN_F11R2_FB26   CAN_F11R2_FB26_Msk
 
#define CAN_F11R2_FB27_Pos   (27U)
 
#define CAN_F11R2_FB27_Msk   (0x1UL << CAN_F11R2_FB27_Pos)
 
#define CAN_F11R2_FB27   CAN_F11R2_FB27_Msk
 
#define CAN_F11R2_FB28_Pos   (28U)
 
#define CAN_F11R2_FB28_Msk   (0x1UL << CAN_F11R2_FB28_Pos)
 
#define CAN_F11R2_FB28   CAN_F11R2_FB28_Msk
 
#define CAN_F11R2_FB29_Pos   (29U)
 
#define CAN_F11R2_FB29_Msk   (0x1UL << CAN_F11R2_FB29_Pos)
 
#define CAN_F11R2_FB29   CAN_F11R2_FB29_Msk
 
#define CAN_F11R2_FB30_Pos   (30U)
 
#define CAN_F11R2_FB30_Msk   (0x1UL << CAN_F11R2_FB30_Pos)
 
#define CAN_F11R2_FB30   CAN_F11R2_FB30_Msk
 
#define CAN_F11R2_FB31_Pos   (31U)
 
#define CAN_F11R2_FB31_Msk   (0x1UL << CAN_F11R2_FB31_Pos)
 
#define CAN_F11R2_FB31   CAN_F11R2_FB31_Msk
 
#define CAN_F12R2_FB0_Pos   (0U)
 
#define CAN_F12R2_FB0_Msk   (0x1UL << CAN_F12R2_FB0_Pos)
 
#define CAN_F12R2_FB0   CAN_F12R2_FB0_Msk
 
#define CAN_F12R2_FB1_Pos   (1U)
 
#define CAN_F12R2_FB1_Msk   (0x1UL << CAN_F12R2_FB1_Pos)
 
#define CAN_F12R2_FB1   CAN_F12R2_FB1_Msk
 
#define CAN_F12R2_FB2_Pos   (2U)
 
#define CAN_F12R2_FB2_Msk   (0x1UL << CAN_F12R2_FB2_Pos)
 
#define CAN_F12R2_FB2   CAN_F12R2_FB2_Msk
 
#define CAN_F12R2_FB3_Pos   (3U)
 
#define CAN_F12R2_FB3_Msk   (0x1UL << CAN_F12R2_FB3_Pos)
 
#define CAN_F12R2_FB3   CAN_F12R2_FB3_Msk
 
#define CAN_F12R2_FB4_Pos   (4U)
 
#define CAN_F12R2_FB4_Msk   (0x1UL << CAN_F12R2_FB4_Pos)
 
#define CAN_F12R2_FB4   CAN_F12R2_FB4_Msk
 
#define CAN_F12R2_FB5_Pos   (5U)
 
#define CAN_F12R2_FB5_Msk   (0x1UL << CAN_F12R2_FB5_Pos)
 
#define CAN_F12R2_FB5   CAN_F12R2_FB5_Msk
 
#define CAN_F12R2_FB6_Pos   (6U)
 
#define CAN_F12R2_FB6_Msk   (0x1UL << CAN_F12R2_FB6_Pos)
 
#define CAN_F12R2_FB6   CAN_F12R2_FB6_Msk
 
#define CAN_F12R2_FB7_Pos   (7U)
 
#define CAN_F12R2_FB7_Msk   (0x1UL << CAN_F12R2_FB7_Pos)
 
#define CAN_F12R2_FB7   CAN_F12R2_FB7_Msk
 
#define CAN_F12R2_FB8_Pos   (8U)
 
#define CAN_F12R2_FB8_Msk   (0x1UL << CAN_F12R2_FB8_Pos)
 
#define CAN_F12R2_FB8   CAN_F12R2_FB8_Msk
 
#define CAN_F12R2_FB9_Pos   (9U)
 
#define CAN_F12R2_FB9_Msk   (0x1UL << CAN_F12R2_FB9_Pos)
 
#define CAN_F12R2_FB9   CAN_F12R2_FB9_Msk
 
#define CAN_F12R2_FB10_Pos   (10U)
 
#define CAN_F12R2_FB10_Msk   (0x1UL << CAN_F12R2_FB10_Pos)
 
#define CAN_F12R2_FB10   CAN_F12R2_FB10_Msk
 
#define CAN_F12R2_FB11_Pos   (11U)
 
#define CAN_F12R2_FB11_Msk   (0x1UL << CAN_F12R2_FB11_Pos)
 
#define CAN_F12R2_FB11   CAN_F12R2_FB11_Msk
 
#define CAN_F12R2_FB12_Pos   (12U)
 
#define CAN_F12R2_FB12_Msk   (0x1UL << CAN_F12R2_FB12_Pos)
 
#define CAN_F12R2_FB12   CAN_F12R2_FB12_Msk
 
#define CAN_F12R2_FB13_Pos   (13U)
 
#define CAN_F12R2_FB13_Msk   (0x1UL << CAN_F12R2_FB13_Pos)
 
#define CAN_F12R2_FB13   CAN_F12R2_FB13_Msk
 
#define CAN_F12R2_FB14_Pos   (14U)
 
#define CAN_F12R2_FB14_Msk   (0x1UL << CAN_F12R2_FB14_Pos)
 
#define CAN_F12R2_FB14   CAN_F12R2_FB14_Msk
 
#define CAN_F12R2_FB15_Pos   (15U)
 
#define CAN_F12R2_FB15_Msk   (0x1UL << CAN_F12R2_FB15_Pos)
 
#define CAN_F12R2_FB15   CAN_F12R2_FB15_Msk
 
#define CAN_F12R2_FB16_Pos   (16U)
 
#define CAN_F12R2_FB16_Msk   (0x1UL << CAN_F12R2_FB16_Pos)
 
#define CAN_F12R2_FB16   CAN_F12R2_FB16_Msk
 
#define CAN_F12R2_FB17_Pos   (17U)
 
#define CAN_F12R2_FB17_Msk   (0x1UL << CAN_F12R2_FB17_Pos)
 
#define CAN_F12R2_FB17   CAN_F12R2_FB17_Msk
 
#define CAN_F12R2_FB18_Pos   (18U)
 
#define CAN_F12R2_FB18_Msk   (0x1UL << CAN_F12R2_FB18_Pos)
 
#define CAN_F12R2_FB18   CAN_F12R2_FB18_Msk
 
#define CAN_F12R2_FB19_Pos   (19U)
 
#define CAN_F12R2_FB19_Msk   (0x1UL << CAN_F12R2_FB19_Pos)
 
#define CAN_F12R2_FB19   CAN_F12R2_FB19_Msk
 
#define CAN_F12R2_FB20_Pos   (20U)
 
#define CAN_F12R2_FB20_Msk   (0x1UL << CAN_F12R2_FB20_Pos)
 
#define CAN_F12R2_FB20   CAN_F12R2_FB20_Msk
 
#define CAN_F12R2_FB21_Pos   (21U)
 
#define CAN_F12R2_FB21_Msk   (0x1UL << CAN_F12R2_FB21_Pos)
 
#define CAN_F12R2_FB21   CAN_F12R2_FB21_Msk
 
#define CAN_F12R2_FB22_Pos   (22U)
 
#define CAN_F12R2_FB22_Msk   (0x1UL << CAN_F12R2_FB22_Pos)
 
#define CAN_F12R2_FB22   CAN_F12R2_FB22_Msk
 
#define CAN_F12R2_FB23_Pos   (23U)
 
#define CAN_F12R2_FB23_Msk   (0x1UL << CAN_F12R2_FB23_Pos)
 
#define CAN_F12R2_FB23   CAN_F12R2_FB23_Msk
 
#define CAN_F12R2_FB24_Pos   (24U)
 
#define CAN_F12R2_FB24_Msk   (0x1UL << CAN_F12R2_FB24_Pos)
 
#define CAN_F12R2_FB24   CAN_F12R2_FB24_Msk
 
#define CAN_F12R2_FB25_Pos   (25U)
 
#define CAN_F12R2_FB25_Msk   (0x1UL << CAN_F12R2_FB25_Pos)
 
#define CAN_F12R2_FB25   CAN_F12R2_FB25_Msk
 
#define CAN_F12R2_FB26_Pos   (26U)
 
#define CAN_F12R2_FB26_Msk   (0x1UL << CAN_F12R2_FB26_Pos)
 
#define CAN_F12R2_FB26   CAN_F12R2_FB26_Msk
 
#define CAN_F12R2_FB27_Pos   (27U)
 
#define CAN_F12R2_FB27_Msk   (0x1UL << CAN_F12R2_FB27_Pos)
 
#define CAN_F12R2_FB27   CAN_F12R2_FB27_Msk
 
#define CAN_F12R2_FB28_Pos   (28U)
 
#define CAN_F12R2_FB28_Msk   (0x1UL << CAN_F12R2_FB28_Pos)
 
#define CAN_F12R2_FB28   CAN_F12R2_FB28_Msk
 
#define CAN_F12R2_FB29_Pos   (29U)
 
#define CAN_F12R2_FB29_Msk   (0x1UL << CAN_F12R2_FB29_Pos)
 
#define CAN_F12R2_FB29   CAN_F12R2_FB29_Msk
 
#define CAN_F12R2_FB30_Pos   (30U)
 
#define CAN_F12R2_FB30_Msk   (0x1UL << CAN_F12R2_FB30_Pos)
 
#define CAN_F12R2_FB30   CAN_F12R2_FB30_Msk
 
#define CAN_F12R2_FB31_Pos   (31U)
 
#define CAN_F12R2_FB31_Msk   (0x1UL << CAN_F12R2_FB31_Pos)
 
#define CAN_F12R2_FB31   CAN_F12R2_FB31_Msk
 
#define CAN_F13R2_FB0_Pos   (0U)
 
#define CAN_F13R2_FB0_Msk   (0x1UL << CAN_F13R2_FB0_Pos)
 
#define CAN_F13R2_FB0   CAN_F13R2_FB0_Msk
 
#define CAN_F13R2_FB1_Pos   (1U)
 
#define CAN_F13R2_FB1_Msk   (0x1UL << CAN_F13R2_FB1_Pos)
 
#define CAN_F13R2_FB1   CAN_F13R2_FB1_Msk
 
#define CAN_F13R2_FB2_Pos   (2U)
 
#define CAN_F13R2_FB2_Msk   (0x1UL << CAN_F13R2_FB2_Pos)
 
#define CAN_F13R2_FB2   CAN_F13R2_FB2_Msk
 
#define CAN_F13R2_FB3_Pos   (3U)
 
#define CAN_F13R2_FB3_Msk   (0x1UL << CAN_F13R2_FB3_Pos)
 
#define CAN_F13R2_FB3   CAN_F13R2_FB3_Msk
 
#define CAN_F13R2_FB4_Pos   (4U)
 
#define CAN_F13R2_FB4_Msk   (0x1UL << CAN_F13R2_FB4_Pos)
 
#define CAN_F13R2_FB4   CAN_F13R2_FB4_Msk
 
#define CAN_F13R2_FB5_Pos   (5U)
 
#define CAN_F13R2_FB5_Msk   (0x1UL << CAN_F13R2_FB5_Pos)
 
#define CAN_F13R2_FB5   CAN_F13R2_FB5_Msk
 
#define CAN_F13R2_FB6_Pos   (6U)
 
#define CAN_F13R2_FB6_Msk   (0x1UL << CAN_F13R2_FB6_Pos)
 
#define CAN_F13R2_FB6   CAN_F13R2_FB6_Msk
 
#define CAN_F13R2_FB7_Pos   (7U)
 
#define CAN_F13R2_FB7_Msk   (0x1UL << CAN_F13R2_FB7_Pos)
 
#define CAN_F13R2_FB7   CAN_F13R2_FB7_Msk
 
#define CAN_F13R2_FB8_Pos   (8U)
 
#define CAN_F13R2_FB8_Msk   (0x1UL << CAN_F13R2_FB8_Pos)
 
#define CAN_F13R2_FB8   CAN_F13R2_FB8_Msk
 
#define CAN_F13R2_FB9_Pos   (9U)
 
#define CAN_F13R2_FB9_Msk   (0x1UL << CAN_F13R2_FB9_Pos)
 
#define CAN_F13R2_FB9   CAN_F13R2_FB9_Msk
 
#define CAN_F13R2_FB10_Pos   (10U)
 
#define CAN_F13R2_FB10_Msk   (0x1UL << CAN_F13R2_FB10_Pos)
 
#define CAN_F13R2_FB10   CAN_F13R2_FB10_Msk
 
#define CAN_F13R2_FB11_Pos   (11U)
 
#define CAN_F13R2_FB11_Msk   (0x1UL << CAN_F13R2_FB11_Pos)
 
#define CAN_F13R2_FB11   CAN_F13R2_FB11_Msk
 
#define CAN_F13R2_FB12_Pos   (12U)
 
#define CAN_F13R2_FB12_Msk   (0x1UL << CAN_F13R2_FB12_Pos)
 
#define CAN_F13R2_FB12   CAN_F13R2_FB12_Msk
 
#define CAN_F13R2_FB13_Pos   (13U)
 
#define CAN_F13R2_FB13_Msk   (0x1UL << CAN_F13R2_FB13_Pos)
 
#define CAN_F13R2_FB13   CAN_F13R2_FB13_Msk
 
#define CAN_F13R2_FB14_Pos   (14U)
 
#define CAN_F13R2_FB14_Msk   (0x1UL << CAN_F13R2_FB14_Pos)
 
#define CAN_F13R2_FB14   CAN_F13R2_FB14_Msk
 
#define CAN_F13R2_FB15_Pos   (15U)
 
#define CAN_F13R2_FB15_Msk   (0x1UL << CAN_F13R2_FB15_Pos)
 
#define CAN_F13R2_FB15   CAN_F13R2_FB15_Msk
 
#define CAN_F13R2_FB16_Pos   (16U)
 
#define CAN_F13R2_FB16_Msk   (0x1UL << CAN_F13R2_FB16_Pos)
 
#define CAN_F13R2_FB16   CAN_F13R2_FB16_Msk
 
#define CAN_F13R2_FB17_Pos   (17U)
 
#define CAN_F13R2_FB17_Msk   (0x1UL << CAN_F13R2_FB17_Pos)
 
#define CAN_F13R2_FB17   CAN_F13R2_FB17_Msk
 
#define CAN_F13R2_FB18_Pos   (18U)
 
#define CAN_F13R2_FB18_Msk   (0x1UL << CAN_F13R2_FB18_Pos)
 
#define CAN_F13R2_FB18   CAN_F13R2_FB18_Msk
 
#define CAN_F13R2_FB19_Pos   (19U)
 
#define CAN_F13R2_FB19_Msk   (0x1UL << CAN_F13R2_FB19_Pos)
 
#define CAN_F13R2_FB19   CAN_F13R2_FB19_Msk
 
#define CAN_F13R2_FB20_Pos   (20U)
 
#define CAN_F13R2_FB20_Msk   (0x1UL << CAN_F13R2_FB20_Pos)
 
#define CAN_F13R2_FB20   CAN_F13R2_FB20_Msk
 
#define CAN_F13R2_FB21_Pos   (21U)
 
#define CAN_F13R2_FB21_Msk   (0x1UL << CAN_F13R2_FB21_Pos)
 
#define CAN_F13R2_FB21   CAN_F13R2_FB21_Msk
 
#define CAN_F13R2_FB22_Pos   (22U)
 
#define CAN_F13R2_FB22_Msk   (0x1UL << CAN_F13R2_FB22_Pos)
 
#define CAN_F13R2_FB22   CAN_F13R2_FB22_Msk
 
#define CAN_F13R2_FB23_Pos   (23U)
 
#define CAN_F13R2_FB23_Msk   (0x1UL << CAN_F13R2_FB23_Pos)
 
#define CAN_F13R2_FB23   CAN_F13R2_FB23_Msk
 
#define CAN_F13R2_FB24_Pos   (24U)
 
#define CAN_F13R2_FB24_Msk   (0x1UL << CAN_F13R2_FB24_Pos)
 
#define CAN_F13R2_FB24   CAN_F13R2_FB24_Msk
 
#define CAN_F13R2_FB25_Pos   (25U)
 
#define CAN_F13R2_FB25_Msk   (0x1UL << CAN_F13R2_FB25_Pos)
 
#define CAN_F13R2_FB25   CAN_F13R2_FB25_Msk
 
#define CAN_F13R2_FB26_Pos   (26U)
 
#define CAN_F13R2_FB26_Msk   (0x1UL << CAN_F13R2_FB26_Pos)
 
#define CAN_F13R2_FB26   CAN_F13R2_FB26_Msk
 
#define CAN_F13R2_FB27_Pos   (27U)
 
#define CAN_F13R2_FB27_Msk   (0x1UL << CAN_F13R2_FB27_Pos)
 
#define CAN_F13R2_FB27   CAN_F13R2_FB27_Msk
 
#define CAN_F13R2_FB28_Pos   (28U)
 
#define CAN_F13R2_FB28_Msk   (0x1UL << CAN_F13R2_FB28_Pos)
 
#define CAN_F13R2_FB28   CAN_F13R2_FB28_Msk
 
#define CAN_F13R2_FB29_Pos   (29U)
 
#define CAN_F13R2_FB29_Msk   (0x1UL << CAN_F13R2_FB29_Pos)
 
#define CAN_F13R2_FB29   CAN_F13R2_FB29_Msk
 
#define CAN_F13R2_FB30_Pos   (30U)
 
#define CAN_F13R2_FB30_Msk   (0x1UL << CAN_F13R2_FB30_Pos)
 
#define CAN_F13R2_FB30   CAN_F13R2_FB30_Msk
 
#define CAN_F13R2_FB31_Pos   (31U)
 
#define CAN_F13R2_FB31_Msk   (0x1UL << CAN_F13R2_FB31_Pos)
 
#define CAN_F13R2_FB31   CAN_F13R2_FB31_Msk
 
#define CRC_DR_DR_Pos   (0U)
 
#define CRC_DR_DR_Msk   (0xFFFFFFFFUL << CRC_DR_DR_Pos)
 
#define CRC_DR_DR   CRC_DR_DR_Msk
 
#define CRC_IDR_IDR_Pos   (0U)
 
#define CRC_IDR_IDR_Msk   (0xFFU << CRC_IDR_IDR_Pos)
 
#define CRC_IDR_IDR   CRC_IDR_IDR_Msk
 
#define CRC_CR_RESET_Pos   (0U)
 
#define CRC_CR_RESET_Msk   (0x1UL << CRC_CR_RESET_Pos)
 
#define CRC_CR_RESET   CRC_CR_RESET_Msk
 
#define CRC_CR_POLYSIZE_Pos   (3U)
 
#define CRC_CR_POLYSIZE_Msk   (0x3UL << CRC_CR_POLYSIZE_Pos)
 
#define CRC_CR_POLYSIZE   CRC_CR_POLYSIZE_Msk
 
#define CRC_CR_POLYSIZE_0   (0x1UL << CRC_CR_POLYSIZE_Pos)
 
#define CRC_CR_POLYSIZE_1   (0x2UL << CRC_CR_POLYSIZE_Pos)
 
#define CRC_CR_REV_IN_Pos   (5U)
 
#define CRC_CR_REV_IN_Msk   (0x3UL << CRC_CR_REV_IN_Pos)
 
#define CRC_CR_REV_IN   CRC_CR_REV_IN_Msk
 
#define CRC_CR_REV_IN_0   (0x1UL << CRC_CR_REV_IN_Pos)
 
#define CRC_CR_REV_IN_1   (0x2UL << CRC_CR_REV_IN_Pos)
 
#define CRC_CR_REV_OUT_Pos   (7U)
 
#define CRC_CR_REV_OUT_Msk   (0x1UL << CRC_CR_REV_OUT_Pos)
 
#define CRC_CR_REV_OUT   CRC_CR_REV_OUT_Msk
 
#define CRC_INIT_INIT_Pos   (0U)
 
#define CRC_INIT_INIT_Msk   (0xFFFFFFFFUL << CRC_INIT_INIT_Pos)
 
#define CRC_INIT_INIT   CRC_INIT_INIT_Msk
 
#define CRC_POL_POL_Pos   (0U)
 
#define CRC_POL_POL_Msk   (0xFFFFFFFFUL << CRC_POL_POL_Pos)
 
#define CRC_POL_POL   CRC_POL_POL_Msk
 
#define DAC_CHANNEL2_SUPPORT
 
#define DAC_CR_EN1_Pos   (0U)
 
#define DAC_CR_EN1_Msk   (0x1UL << DAC_CR_EN1_Pos)
 
#define DAC_CR_EN1   DAC_CR_EN1_Msk
 
#define DAC_CR_TEN1_Pos   (2U)
 
#define DAC_CR_TEN1_Msk   (0x1UL << DAC_CR_TEN1_Pos)
 
#define DAC_CR_TEN1   DAC_CR_TEN1_Msk
 
#define DAC_CR_TSEL1_Pos   (3U)
 
#define DAC_CR_TSEL1_Msk   (0x7UL << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_TSEL1   DAC_CR_TSEL1_Msk
 
#define DAC_CR_TSEL1_0   (0x1UL << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_TSEL1_1   (0x2UL << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_TSEL1_2   (0x4UL << DAC_CR_TSEL1_Pos)
 
#define DAC_CR_WAVE1_Pos   (6U)
 
#define DAC_CR_WAVE1_Msk   (0x3UL << DAC_CR_WAVE1_Pos)
 
#define DAC_CR_WAVE1   DAC_CR_WAVE1_Msk
 
#define DAC_CR_WAVE1_0   (0x1UL << DAC_CR_WAVE1_Pos)
 
#define DAC_CR_WAVE1_1   (0x2UL << DAC_CR_WAVE1_Pos)
 
#define DAC_CR_MAMP1_Pos   (8U)
 
#define DAC_CR_MAMP1_Msk   (0xFUL << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1   DAC_CR_MAMP1_Msk
 
#define DAC_CR_MAMP1_0   (0x1UL << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1_1   (0x2UL << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1_2   (0x4UL << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_MAMP1_3   (0x8UL << DAC_CR_MAMP1_Pos)
 
#define DAC_CR_DMAEN1_Pos   (12U)
 
#define DAC_CR_DMAEN1_Msk   (0x1UL << DAC_CR_DMAEN1_Pos)
 
#define DAC_CR_DMAEN1   DAC_CR_DMAEN1_Msk
 
#define DAC_CR_DMAUDRIE1_Pos   (13U)
 
#define DAC_CR_DMAUDRIE1_Msk   (0x1UL << DAC_CR_DMAUDRIE1_Pos)
 
#define DAC_CR_DMAUDRIE1   DAC_CR_DMAUDRIE1_Msk
 
#define DAC_CR_CEN1_Pos   (14U)
 
#define DAC_CR_CEN1_Msk   (0x1UL << DAC_CR_CEN1_Pos)
 
#define DAC_CR_CEN1   DAC_CR_CEN1_Msk
 
#define DAC_CR_EN2_Pos   (16U)
 
#define DAC_CR_EN2_Msk   (0x1UL << DAC_CR_EN2_Pos)
 
#define DAC_CR_EN2   DAC_CR_EN2_Msk
 
#define DAC_CR_TEN2_Pos   (18U)
 
#define DAC_CR_TEN2_Msk   (0x1UL << DAC_CR_TEN2_Pos)
 
#define DAC_CR_TEN2   DAC_CR_TEN2_Msk
 
#define DAC_CR_TSEL2_Pos   (19U)
 
#define DAC_CR_TSEL2_Msk   (0x7UL << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_TSEL2   DAC_CR_TSEL2_Msk
 
#define DAC_CR_TSEL2_0   (0x1UL << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_TSEL2_1   (0x2UL << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_TSEL2_2   (0x4UL << DAC_CR_TSEL2_Pos)
 
#define DAC_CR_WAVE2_Pos   (22U)
 
#define DAC_CR_WAVE2_Msk   (0x3UL << DAC_CR_WAVE2_Pos)
 
#define DAC_CR_WAVE2   DAC_CR_WAVE2_Msk
 
#define DAC_CR_WAVE2_0   (0x1UL << DAC_CR_WAVE2_Pos)
 
#define DAC_CR_WAVE2_1   (0x2UL << DAC_CR_WAVE2_Pos)
 
#define DAC_CR_MAMP2_Pos   (24U)
 
#define DAC_CR_MAMP2_Msk   (0xFUL << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2   DAC_CR_MAMP2_Msk
 
#define DAC_CR_MAMP2_0   (0x1UL << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2_1   (0x2UL << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2_2   (0x4UL << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_MAMP2_3   (0x8UL << DAC_CR_MAMP2_Pos)
 
#define DAC_CR_DMAEN2_Pos   (28U)
 
#define DAC_CR_DMAEN2_Msk   (0x1UL << DAC_CR_DMAEN2_Pos)
 
#define DAC_CR_DMAEN2   DAC_CR_DMAEN2_Msk
 
#define DAC_CR_DMAUDRIE2_Pos   (29U)
 
#define DAC_CR_DMAUDRIE2_Msk   (0x1UL << DAC_CR_DMAUDRIE2_Pos)
 
#define DAC_CR_DMAUDRIE2   DAC_CR_DMAUDRIE2_Msk
 
#define DAC_CR_CEN2_Pos   (30U)
 
#define DAC_CR_CEN2_Msk   (0x1UL << DAC_CR_CEN2_Pos)
 
#define DAC_CR_CEN2   DAC_CR_CEN2_Msk
 
#define DAC_SWTRIGR_SWTRIG1_Pos   (0U)
 
#define DAC_SWTRIGR_SWTRIG1_Msk   (0x1UL << DAC_SWTRIGR_SWTRIG1_Pos)
 
#define DAC_SWTRIGR_SWTRIG1   DAC_SWTRIGR_SWTRIG1_Msk
 
#define DAC_SWTRIGR_SWTRIG2_Pos   (1U)
 
#define DAC_SWTRIGR_SWTRIG2_Msk   (0x1UL << DAC_SWTRIGR_SWTRIG2_Pos)
 
#define DAC_SWTRIGR_SWTRIG2   DAC_SWTRIGR_SWTRIG2_Msk
 
#define DAC_DHR12R1_DACC1DHR_Pos   (0U)
 
#define DAC_DHR12R1_DACC1DHR_Msk   (0xFFFUL << DAC_DHR12R1_DACC1DHR_Pos)
 
#define DAC_DHR12R1_DACC1DHR   DAC_DHR12R1_DACC1DHR_Msk
 
#define DAC_DHR12L1_DACC1DHR_Pos   (4U)
 
#define DAC_DHR12L1_DACC1DHR_Msk   (0xFFFUL << DAC_DHR12L1_DACC1DHR_Pos)
 
#define DAC_DHR12L1_DACC1DHR   DAC_DHR12L1_DACC1DHR_Msk
 
#define DAC_DHR8R1_DACC1DHR_Pos   (0U)
 
#define DAC_DHR8R1_DACC1DHR_Msk   (0xFFUL << DAC_DHR8R1_DACC1DHR_Pos)
 
#define DAC_DHR8R1_DACC1DHR   DAC_DHR8R1_DACC1DHR_Msk
 
#define DAC_DHR12R2_DACC2DHR_Pos   (0U)
 
#define DAC_DHR12R2_DACC2DHR_Msk   (0xFFFUL << DAC_DHR12R2_DACC2DHR_Pos)
 
#define DAC_DHR12R2_DACC2DHR   DAC_DHR12R2_DACC2DHR_Msk
 
#define DAC_DHR12L2_DACC2DHR_Pos   (4U)
 
#define DAC_DHR12L2_DACC2DHR_Msk   (0xFFFUL << DAC_DHR12L2_DACC2DHR_Pos)
 
#define DAC_DHR12L2_DACC2DHR   DAC_DHR12L2_DACC2DHR_Msk
 
#define DAC_DHR8R2_DACC2DHR_Pos   (0U)
 
#define DAC_DHR8R2_DACC2DHR_Msk   (0xFFUL << DAC_DHR8R2_DACC2DHR_Pos)
 
#define DAC_DHR8R2_DACC2DHR   DAC_DHR8R2_DACC2DHR_Msk
 
#define DAC_DHR12RD_DACC1DHR_Pos   (0U)
 
#define DAC_DHR12RD_DACC1DHR_Msk   (0xFFFUL << DAC_DHR12RD_DACC1DHR_Pos)
 
#define DAC_DHR12RD_DACC1DHR   DAC_DHR12RD_DACC1DHR_Msk
 
#define DAC_DHR12RD_DACC2DHR_Pos   (16U)
 
#define DAC_DHR12RD_DACC2DHR_Msk   (0xFFFUL << DAC_DHR12RD_DACC2DHR_Pos)
 
#define DAC_DHR12RD_DACC2DHR   DAC_DHR12RD_DACC2DHR_Msk
 
#define DAC_DHR12LD_DACC1DHR_Pos   (4U)
 
#define DAC_DHR12LD_DACC1DHR_Msk   (0xFFFUL << DAC_DHR12LD_DACC1DHR_Pos)
 
#define DAC_DHR12LD_DACC1DHR   DAC_DHR12LD_DACC1DHR_Msk
 
#define DAC_DHR12LD_DACC2DHR_Pos   (20U)
 
#define DAC_DHR12LD_DACC2DHR_Msk   (0xFFFUL << DAC_DHR12LD_DACC2DHR_Pos)
 
#define DAC_DHR12LD_DACC2DHR   DAC_DHR12LD_DACC2DHR_Msk
 
#define DAC_DHR8RD_DACC1DHR_Pos   (0U)
 
#define DAC_DHR8RD_DACC1DHR_Msk   (0xFFUL << DAC_DHR8RD_DACC1DHR_Pos)
 
#define DAC_DHR8RD_DACC1DHR   DAC_DHR8RD_DACC1DHR_Msk
 
#define DAC_DHR8RD_DACC2DHR_Pos   (8U)
 
#define DAC_DHR8RD_DACC2DHR_Msk   (0xFFUL << DAC_DHR8RD_DACC2DHR_Pos)
 
#define DAC_DHR8RD_DACC2DHR   DAC_DHR8RD_DACC2DHR_Msk
 
#define DAC_DOR1_DACC1DOR_Pos   (0U)
 
#define DAC_DOR1_DACC1DOR_Msk   (0xFFFUL << DAC_DOR1_DACC1DOR_Pos)
 
#define DAC_DOR1_DACC1DOR   DAC_DOR1_DACC1DOR_Msk
 
#define DAC_DOR2_DACC2DOR_Pos   (0U)
 
#define DAC_DOR2_DACC2DOR_Msk   (0xFFFUL << DAC_DOR2_DACC2DOR_Pos)
 
#define DAC_DOR2_DACC2DOR   DAC_DOR2_DACC2DOR_Msk
 
#define DAC_SR_DMAUDR1_Pos   (13U)
 
#define DAC_SR_DMAUDR1_Msk   (0x1UL << DAC_SR_DMAUDR1_Pos)
 
#define DAC_SR_DMAUDR1   DAC_SR_DMAUDR1_Msk
 
#define DAC_SR_CAL_FLAG1_Pos   (14U)
 
#define DAC_SR_CAL_FLAG1_Msk   (0x1UL << DAC_SR_CAL_FLAG1_Pos)
 
#define DAC_SR_CAL_FLAG1   DAC_SR_CAL_FLAG1_Msk
 
#define DAC_SR_BWST1_Pos   (15U)
 
#define DAC_SR_BWST1_Msk   (0x1UL << DAC_SR_BWST1_Pos)
 
#define DAC_SR_BWST1   DAC_SR_BWST1_Msk
 
#define DAC_SR_DMAUDR2_Pos   (29U)
 
#define DAC_SR_DMAUDR2_Msk   (0x1UL << DAC_SR_DMAUDR2_Pos)
 
#define DAC_SR_DMAUDR2   DAC_SR_DMAUDR2_Msk
 
#define DAC_SR_CAL_FLAG2_Pos   (30U)
 
#define DAC_SR_CAL_FLAG2_Msk   (0x1UL << DAC_SR_CAL_FLAG2_Pos)
 
#define DAC_SR_CAL_FLAG2   DAC_SR_CAL_FLAG2_Msk
 
#define DAC_SR_BWST2_Pos   (31U)
 
#define DAC_SR_BWST2_Msk   (0x1UL << DAC_SR_BWST2_Pos)
 
#define DAC_SR_BWST2   DAC_SR_BWST2_Msk
 
#define DAC_CCR_OTRIM1_Pos   (0U)
 
#define DAC_CCR_OTRIM1_Msk   (0x1FUL << DAC_CCR_OTRIM1_Pos)
 
#define DAC_CCR_OTRIM1   DAC_CCR_OTRIM1_Msk
 
#define DAC_CCR_OTRIM2_Pos   (16U)
 
#define DAC_CCR_OTRIM2_Msk   (0x1FUL << DAC_CCR_OTRIM2_Pos)
 
#define DAC_CCR_OTRIM2   DAC_CCR_OTRIM2_Msk
 
#define DAC_MCR_MODE1_Pos   (0U)
 
#define DAC_MCR_MODE1_Msk   (0x7UL << DAC_MCR_MODE1_Pos)
 
#define DAC_MCR_MODE1   DAC_MCR_MODE1_Msk
 
#define DAC_MCR_MODE1_0   (0x1UL << DAC_MCR_MODE1_Pos)
 
#define DAC_MCR_MODE1_1   (0x2UL << DAC_MCR_MODE1_Pos)
 
#define DAC_MCR_MODE1_2   (0x4UL << DAC_MCR_MODE1_Pos)
 
#define DAC_MCR_MODE2_Pos   (16U)
 
#define DAC_MCR_MODE2_Msk   (0x7UL << DAC_MCR_MODE2_Pos)
 
#define DAC_MCR_MODE2   DAC_MCR_MODE2_Msk
 
#define DAC_MCR_MODE2_0   (0x1UL << DAC_MCR_MODE2_Pos)
 
#define DAC_MCR_MODE2_1   (0x2UL << DAC_MCR_MODE2_Pos)
 
#define DAC_MCR_MODE2_2   (0x4UL << DAC_MCR_MODE2_Pos)
 
#define DAC_SHSR1_TSAMPLE1_Pos   (0U)
 
#define DAC_SHSR1_TSAMPLE1_Msk   (0x3FFUL << DAC_SHSR1_TSAMPLE1_Pos)
 
#define DAC_SHSR1_TSAMPLE1   DAC_SHSR1_TSAMPLE1_Msk
 
#define DAC_SHSR2_TSAMPLE2_Pos   (0U)
 
#define DAC_SHSR2_TSAMPLE2_Msk   (0x3FFUL << DAC_SHSR2_TSAMPLE2_Pos)
 
#define DAC_SHSR2_TSAMPLE2   DAC_SHSR2_TSAMPLE2_Msk
 
#define DAC_SHHR_THOLD1_Pos   (0U)
 
#define DAC_SHHR_THOLD1_Msk   (0x3FFUL << DAC_SHHR_THOLD1_Pos)
 
#define DAC_SHHR_THOLD1   DAC_SHHR_THOLD1_Msk
 
#define DAC_SHHR_THOLD2_Pos   (16U)
 
#define DAC_SHHR_THOLD2_Msk   (0x3FFUL << DAC_SHHR_THOLD2_Pos)
 
#define DAC_SHHR_THOLD2   DAC_SHHR_THOLD2_Msk
 
#define DAC_SHRR_TREFRESH1_Pos   (0U)
 
#define DAC_SHRR_TREFRESH1_Msk   (0xFFUL << DAC_SHRR_TREFRESH1_Pos)
 
#define DAC_SHRR_TREFRESH1   DAC_SHRR_TREFRESH1_Msk
 
#define DAC_SHRR_TREFRESH2_Pos   (16U)
 
#define DAC_SHRR_TREFRESH2_Msk   (0xFFUL << DAC_SHRR_TREFRESH2_Pos)
 
#define DAC_SHRR_TREFRESH2   DAC_SHRR_TREFRESH2_Msk
 
#define DFSDM_CHCFGR1_DFSDMEN_Pos   (31U)
 
#define DFSDM_CHCFGR1_DFSDMEN_Msk   (0x1UL << DFSDM_CHCFGR1_DFSDMEN_Pos)
 
#define DFSDM_CHCFGR1_DFSDMEN   DFSDM_CHCFGR1_DFSDMEN_Msk
 
#define DFSDM_CHCFGR1_CKOUTSRC_Pos   (30U)
 
#define DFSDM_CHCFGR1_CKOUTSRC_Msk   (0x1UL << DFSDM_CHCFGR1_CKOUTSRC_Pos)
 
#define DFSDM_CHCFGR1_CKOUTSRC   DFSDM_CHCFGR1_CKOUTSRC_Msk
 
#define DFSDM_CHCFGR1_CKOUTDIV_Pos   (16U)
 
#define DFSDM_CHCFGR1_CKOUTDIV_Msk   (0xFFUL << DFSDM_CHCFGR1_CKOUTDIV_Pos)
 
#define DFSDM_CHCFGR1_CKOUTDIV   DFSDM_CHCFGR1_CKOUTDIV_Msk
 
#define DFSDM_CHCFGR1_DATPACK_Pos   (14U)
 
#define DFSDM_CHCFGR1_DATPACK_Msk   (0x3UL << DFSDM_CHCFGR1_DATPACK_Pos)
 
#define DFSDM_CHCFGR1_DATPACK   DFSDM_CHCFGR1_DATPACK_Msk
 
#define DFSDM_CHCFGR1_DATPACK_1   (0x2UL << DFSDM_CHCFGR1_DATPACK_Pos)
 
#define DFSDM_CHCFGR1_DATPACK_0   (0x1UL << DFSDM_CHCFGR1_DATPACK_Pos)
 
#define DFSDM_CHCFGR1_DATMPX_Pos   (12U)
 
#define DFSDM_CHCFGR1_DATMPX_Msk   (0x3UL << DFSDM_CHCFGR1_DATMPX_Pos)
 
#define DFSDM_CHCFGR1_DATMPX   DFSDM_CHCFGR1_DATMPX_Msk
 
#define DFSDM_CHCFGR1_DATMPX_1   (0x2UL << DFSDM_CHCFGR1_DATMPX_Pos)
 
#define DFSDM_CHCFGR1_DATMPX_0   (0x1UL << DFSDM_CHCFGR1_DATMPX_Pos)
 
#define DFSDM_CHCFGR1_CHINSEL_Pos   (8U)
 
#define DFSDM_CHCFGR1_CHINSEL_Msk   (0x1UL << DFSDM_CHCFGR1_CHINSEL_Pos)
 
#define DFSDM_CHCFGR1_CHINSEL   DFSDM_CHCFGR1_CHINSEL_Msk
 
#define DFSDM_CHCFGR1_CHEN_Pos   (7U)
 
#define DFSDM_CHCFGR1_CHEN_Msk   (0x1UL << DFSDM_CHCFGR1_CHEN_Pos)
 
#define DFSDM_CHCFGR1_CHEN   DFSDM_CHCFGR1_CHEN_Msk
 
#define DFSDM_CHCFGR1_CKABEN_Pos   (6U)
 
#define DFSDM_CHCFGR1_CKABEN_Msk   (0x1UL << DFSDM_CHCFGR1_CKABEN_Pos)
 
#define DFSDM_CHCFGR1_CKABEN   DFSDM_CHCFGR1_CKABEN_Msk
 
#define DFSDM_CHCFGR1_SCDEN_Pos   (5U)
 
#define DFSDM_CHCFGR1_SCDEN_Msk   (0x1UL << DFSDM_CHCFGR1_SCDEN_Pos)
 
#define DFSDM_CHCFGR1_SCDEN   DFSDM_CHCFGR1_SCDEN_Msk
 
#define DFSDM_CHCFGR1_SPICKSEL_Pos   (2U)
 
#define DFSDM_CHCFGR1_SPICKSEL_Msk   (0x3UL << DFSDM_CHCFGR1_SPICKSEL_Pos)
 
#define DFSDM_CHCFGR1_SPICKSEL   DFSDM_CHCFGR1_SPICKSEL_Msk
 
#define DFSDM_CHCFGR1_SPICKSEL_1   (0x2UL << DFSDM_CHCFGR1_SPICKSEL_Pos)
 
#define DFSDM_CHCFGR1_SPICKSEL_0   (0x1UL << DFSDM_CHCFGR1_SPICKSEL_Pos)
 
#define DFSDM_CHCFGR1_SITP_Pos   (0U)
 
#define DFSDM_CHCFGR1_SITP_Msk   (0x3UL << DFSDM_CHCFGR1_SITP_Pos)
 
#define DFSDM_CHCFGR1_SITP   DFSDM_CHCFGR1_SITP_Msk
 
#define DFSDM_CHCFGR1_SITP_1   (0x2UL << DFSDM_CHCFGR1_SITP_Pos)
 
#define DFSDM_CHCFGR1_SITP_0   (0x1UL << DFSDM_CHCFGR1_SITP_Pos)
 
#define DFSDM_CHCFGR2_OFFSET_Pos   (8U)
 
#define DFSDM_CHCFGR2_OFFSET_Msk   (0xFFFFFFUL << DFSDM_CHCFGR2_OFFSET_Pos)
 
#define DFSDM_CHCFGR2_OFFSET   DFSDM_CHCFGR2_OFFSET_Msk
 
#define DFSDM_CHCFGR2_DTRBS_Pos   (3U)
 
#define DFSDM_CHCFGR2_DTRBS_Msk   (0x1FUL << DFSDM_CHCFGR2_DTRBS_Pos)
 
#define DFSDM_CHCFGR2_DTRBS   DFSDM_CHCFGR2_DTRBS_Msk
 
#define DFSDM_CHAWSCDR_AWFORD_Pos   (22U)
 
#define DFSDM_CHAWSCDR_AWFORD_Msk   (0x3UL << DFSDM_CHAWSCDR_AWFORD_Pos)
 
#define DFSDM_CHAWSCDR_AWFORD   DFSDM_CHAWSCDR_AWFORD_Msk
 
#define DFSDM_CHAWSCDR_AWFORD_1   (0x2UL << DFSDM_CHAWSCDR_AWFORD_Pos)
 
#define DFSDM_CHAWSCDR_AWFORD_0   (0x1UL << DFSDM_CHAWSCDR_AWFORD_Pos)
 
#define DFSDM_CHAWSCDR_AWFOSR_Pos   (16U)
 
#define DFSDM_CHAWSCDR_AWFOSR_Msk   (0x1FUL << DFSDM_CHAWSCDR_AWFOSR_Pos)
 
#define DFSDM_CHAWSCDR_AWFOSR   DFSDM_CHAWSCDR_AWFOSR_Msk
 
#define DFSDM_CHAWSCDR_BKSCD_Pos   (12U)
 
#define DFSDM_CHAWSCDR_BKSCD_Msk   (0xFUL << DFSDM_CHAWSCDR_BKSCD_Pos)
 
#define DFSDM_CHAWSCDR_BKSCD   DFSDM_CHAWSCDR_BKSCD_Msk
 
#define DFSDM_CHAWSCDR_SCDT_Pos   (0U)
 
#define DFSDM_CHAWSCDR_SCDT_Msk   (0xFFUL << DFSDM_CHAWSCDR_SCDT_Pos)
 
#define DFSDM_CHAWSCDR_SCDT   DFSDM_CHAWSCDR_SCDT_Msk
 
#define DFSDM_CHWDATR_WDATA_Pos   (0U)
 
#define DFSDM_CHWDATR_WDATA_Msk   (0xFFFFUL << DFSDM_CHWDATR_WDATA_Pos)
 
#define DFSDM_CHWDATR_WDATA   DFSDM_CHWDATR_WDATA_Msk
 
#define DFSDM_CHDATINR_INDAT0_Pos   (0U)
 
#define DFSDM_CHDATINR_INDAT0_Msk   (0xFFFFUL << DFSDM_CHDATINR_INDAT0_Pos)
 
#define DFSDM_CHDATINR_INDAT0   DFSDM_CHDATINR_INDAT0_Msk
 
#define DFSDM_CHDATINR_INDAT1_Pos   (16U)
 
#define DFSDM_CHDATINR_INDAT1_Msk   (0xFFFFUL << DFSDM_CHDATINR_INDAT1_Pos)
 
#define DFSDM_CHDATINR_INDAT1   DFSDM_CHDATINR_INDAT1_Msk
 
#define DFSDM_FLTCR1_AWFSEL_Pos   (30U)
 
#define DFSDM_FLTCR1_AWFSEL_Msk   (0x1UL << DFSDM_FLTCR1_AWFSEL_Pos)
 
#define DFSDM_FLTCR1_AWFSEL   DFSDM_FLTCR1_AWFSEL_Msk
 
#define DFSDM_FLTCR1_FAST_Pos   (29U)
 
#define DFSDM_FLTCR1_FAST_Msk   (0x1UL << DFSDM_FLTCR1_FAST_Pos)
 
#define DFSDM_FLTCR1_FAST   DFSDM_FLTCR1_FAST_Msk
 
#define DFSDM_FLTCR1_RCH_Pos   (24U)
 
#define DFSDM_FLTCR1_RCH_Msk   (0x7UL << DFSDM_FLTCR1_RCH_Pos)
 
#define DFSDM_FLTCR1_RCH   DFSDM_FLTCR1_RCH_Msk
 
#define DFSDM_FLTCR1_RDMAEN_Pos   (21U)
 
#define DFSDM_FLTCR1_RDMAEN_Msk   (0x1UL << DFSDM_FLTCR1_RDMAEN_Pos)
 
#define DFSDM_FLTCR1_RDMAEN   DFSDM_FLTCR1_RDMAEN_Msk
 
#define DFSDM_FLTCR1_RSYNC_Pos   (19U)
 
#define DFSDM_FLTCR1_RSYNC_Msk   (0x1UL << DFSDM_FLTCR1_RSYNC_Pos)
 
#define DFSDM_FLTCR1_RSYNC   DFSDM_FLTCR1_RSYNC_Msk
 
#define DFSDM_FLTCR1_RCONT_Pos   (18U)
 
#define DFSDM_FLTCR1_RCONT_Msk   (0x1UL << DFSDM_FLTCR1_RCONT_Pos)
 
#define DFSDM_FLTCR1_RCONT   DFSDM_FLTCR1_RCONT_Msk
 
#define DFSDM_FLTCR1_RSWSTART_Pos   (17U)
 
#define DFSDM_FLTCR1_RSWSTART_Msk   (0x1UL << DFSDM_FLTCR1_RSWSTART_Pos)
 
#define DFSDM_FLTCR1_RSWSTART   DFSDM_FLTCR1_RSWSTART_Msk
 
#define DFSDM_FLTCR1_JEXTEN_Pos   (13U)
 
#define DFSDM_FLTCR1_JEXTEN_Msk   (0x3UL << DFSDM_FLTCR1_JEXTEN_Pos)
 
#define DFSDM_FLTCR1_JEXTEN   DFSDM_FLTCR1_JEXTEN_Msk
 
#define DFSDM_FLTCR1_JEXTEN_1   (0x2UL << DFSDM_FLTCR1_JEXTEN_Pos)
 
#define DFSDM_FLTCR1_JEXTEN_0   (0x1UL << DFSDM_FLTCR1_JEXTEN_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_Pos   (8U)
 
#define DFSDM_FLTCR1_JEXTSEL_Msk   (0x7UL << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL   DFSDM_FLTCR1_JEXTSEL_Msk
 
#define DFSDM_FLTCR1_JEXTSEL_2   (0x4UL << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_1   (0x2UL << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JEXTSEL_0   (0x1UL << DFSDM_FLTCR1_JEXTSEL_Pos)
 
#define DFSDM_FLTCR1_JDMAEN_Pos   (5U)
 
#define DFSDM_FLTCR1_JDMAEN_Msk   (0x1UL << DFSDM_FLTCR1_JDMAEN_Pos)
 
#define DFSDM_FLTCR1_JDMAEN   DFSDM_FLTCR1_JDMAEN_Msk
 
#define DFSDM_FLTCR1_JSCAN_Pos   (4U)
 
#define DFSDM_FLTCR1_JSCAN_Msk   (0x1UL << DFSDM_FLTCR1_JSCAN_Pos)
 
#define DFSDM_FLTCR1_JSCAN   DFSDM_FLTCR1_JSCAN_Msk
 
#define DFSDM_FLTCR1_JSYNC_Pos   (3U)
 
#define DFSDM_FLTCR1_JSYNC_Msk   (0x1UL << DFSDM_FLTCR1_JSYNC_Pos)
 
#define DFSDM_FLTCR1_JSYNC   DFSDM_FLTCR1_JSYNC_Msk
 
#define DFSDM_FLTCR1_JSWSTART_Pos   (1U)
 
#define DFSDM_FLTCR1_JSWSTART_Msk   (0x1UL << DFSDM_FLTCR1_JSWSTART_Pos)
 
#define DFSDM_FLTCR1_JSWSTART   DFSDM_FLTCR1_JSWSTART_Msk
 
#define DFSDM_FLTCR1_DFEN_Pos   (0U)
 
#define DFSDM_FLTCR1_DFEN_Msk   (0x1UL << DFSDM_FLTCR1_DFEN_Pos)
 
#define DFSDM_FLTCR1_DFEN   DFSDM_FLTCR1_DFEN_Msk
 
#define DFSDM_FLTCR2_AWDCH_Pos   (16U)
 
#define DFSDM_FLTCR2_AWDCH_Msk   (0xFFUL << DFSDM_FLTCR2_AWDCH_Pos)
 
#define DFSDM_FLTCR2_AWDCH   DFSDM_FLTCR2_AWDCH_Msk
 
#define DFSDM_FLTCR2_EXCH_Pos   (8U)
 
#define DFSDM_FLTCR2_EXCH_Msk   (0xFFUL << DFSDM_FLTCR2_EXCH_Pos)
 
#define DFSDM_FLTCR2_EXCH   DFSDM_FLTCR2_EXCH_Msk
 
#define DFSDM_FLTCR2_CKABIE_Pos   (6U)
 
#define DFSDM_FLTCR2_CKABIE_Msk   (0x1UL << DFSDM_FLTCR2_CKABIE_Pos)
 
#define DFSDM_FLTCR2_CKABIE   DFSDM_FLTCR2_CKABIE_Msk
 
#define DFSDM_FLTCR2_SCDIE_Pos   (5U)
 
#define DFSDM_FLTCR2_SCDIE_Msk   (0x1UL << DFSDM_FLTCR2_SCDIE_Pos)
 
#define DFSDM_FLTCR2_SCDIE   DFSDM_FLTCR2_SCDIE_Msk
 
#define DFSDM_FLTCR2_AWDIE_Pos   (4U)
 
#define DFSDM_FLTCR2_AWDIE_Msk   (0x1UL << DFSDM_FLTCR2_AWDIE_Pos)
 
#define DFSDM_FLTCR2_AWDIE   DFSDM_FLTCR2_AWDIE_Msk
 
#define DFSDM_FLTCR2_ROVRIE_Pos   (3U)
 
#define DFSDM_FLTCR2_ROVRIE_Msk   (0x1UL << DFSDM_FLTCR2_ROVRIE_Pos)
 
#define DFSDM_FLTCR2_ROVRIE   DFSDM_FLTCR2_ROVRIE_Msk
 
#define DFSDM_FLTCR2_JOVRIE_Pos   (2U)
 
#define DFSDM_FLTCR2_JOVRIE_Msk   (0x1UL << DFSDM_FLTCR2_JOVRIE_Pos)
 
#define DFSDM_FLTCR2_JOVRIE   DFSDM_FLTCR2_JOVRIE_Msk
 
#define DFSDM_FLTCR2_REOCIE_Pos   (1U)
 
#define DFSDM_FLTCR2_REOCIE_Msk   (0x1UL << DFSDM_FLTCR2_REOCIE_Pos)
 
#define DFSDM_FLTCR2_REOCIE   DFSDM_FLTCR2_REOCIE_Msk
 
#define DFSDM_FLTCR2_JEOCIE_Pos   (0U)
 
#define DFSDM_FLTCR2_JEOCIE_Msk   (0x1UL << DFSDM_FLTCR2_JEOCIE_Pos)
 
#define DFSDM_FLTCR2_JEOCIE   DFSDM_FLTCR2_JEOCIE_Msk
 
#define DFSDM_FLTISR_SCDF_Pos   (24U)
 
#define DFSDM_FLTISR_SCDF_Msk   (0xFFUL << DFSDM_FLTISR_SCDF_Pos)
 
#define DFSDM_FLTISR_SCDF   DFSDM_FLTISR_SCDF_Msk
 
#define DFSDM_FLTISR_CKABF_Pos   (16U)
 
#define DFSDM_FLTISR_CKABF_Msk   (0xFFUL << DFSDM_FLTISR_CKABF_Pos)
 
#define DFSDM_FLTISR_CKABF   DFSDM_FLTISR_CKABF_Msk
 
#define DFSDM_FLTISR_RCIP_Pos   (14U)
 
#define DFSDM_FLTISR_RCIP_Msk   (0x1UL << DFSDM_FLTISR_RCIP_Pos)
 
#define DFSDM_FLTISR_RCIP   DFSDM_FLTISR_RCIP_Msk
 
#define DFSDM_FLTISR_JCIP_Pos   (13U)
 
#define DFSDM_FLTISR_JCIP_Msk   (0x1UL << DFSDM_FLTISR_JCIP_Pos)
 
#define DFSDM_FLTISR_JCIP   DFSDM_FLTISR_JCIP_Msk
 
#define DFSDM_FLTISR_AWDF_Pos   (4U)
 
#define DFSDM_FLTISR_AWDF_Msk   (0x1UL << DFSDM_FLTISR_AWDF_Pos)
 
#define DFSDM_FLTISR_AWDF   DFSDM_FLTISR_AWDF_Msk
 
#define DFSDM_FLTISR_ROVRF_Pos   (3U)
 
#define DFSDM_FLTISR_ROVRF_Msk   (0x1UL << DFSDM_FLTISR_ROVRF_Pos)
 
#define DFSDM_FLTISR_ROVRF   DFSDM_FLTISR_ROVRF_Msk
 
#define DFSDM_FLTISR_JOVRF_Pos   (2U)
 
#define DFSDM_FLTISR_JOVRF_Msk   (0x1UL << DFSDM_FLTISR_JOVRF_Pos)
 
#define DFSDM_FLTISR_JOVRF   DFSDM_FLTISR_JOVRF_Msk
 
#define DFSDM_FLTISR_REOCF_Pos   (1U)
 
#define DFSDM_FLTISR_REOCF_Msk   (0x1UL << DFSDM_FLTISR_REOCF_Pos)
 
#define DFSDM_FLTISR_REOCF   DFSDM_FLTISR_REOCF_Msk
 
#define DFSDM_FLTISR_JEOCF_Pos   (0U)
 
#define DFSDM_FLTISR_JEOCF_Msk   (0x1UL << DFSDM_FLTISR_JEOCF_Pos)
 
#define DFSDM_FLTISR_JEOCF   DFSDM_FLTISR_JEOCF_Msk
 
#define DFSDM_FLTICR_CLRSCDF_Pos   (24U)
 
#define DFSDM_FLTICR_CLRSCDF_Msk   (0xFFUL << DFSDM_FLTICR_CLRSCDF_Pos)
 
#define DFSDM_FLTICR_CLRSCDF   DFSDM_FLTICR_CLRSCDF_Msk
 
#define DFSDM_FLTICR_CLRCKABF_Pos   (16U)
 
#define DFSDM_FLTICR_CLRCKABF_Msk   (0xFFUL << DFSDM_FLTICR_CLRCKABF_Pos)
 
#define DFSDM_FLTICR_CLRCKABF   DFSDM_FLTICR_CLRCKABF_Msk
 
#define DFSDM_FLTICR_CLRROVRF_Pos   (3U)
 
#define DFSDM_FLTICR_CLRROVRF_Msk   (0x1UL << DFSDM_FLTICR_CLRROVRF_Pos)
 
#define DFSDM_FLTICR_CLRROVRF   DFSDM_FLTICR_CLRROVRF_Msk
 
#define DFSDM_FLTICR_CLRJOVRF_Pos   (2U)
 
#define DFSDM_FLTICR_CLRJOVRF_Msk   (0x1UL << DFSDM_FLTICR_CLRJOVRF_Pos)
 
#define DFSDM_FLTICR_CLRJOVRF   DFSDM_FLTICR_CLRJOVRF_Msk
 
#define DFSDM_FLTJCHGR_JCHG_Pos   (0U)
 
#define DFSDM_FLTJCHGR_JCHG_Msk   (0xFFUL << DFSDM_FLTJCHGR_JCHG_Pos)
 
#define DFSDM_FLTJCHGR_JCHG   DFSDM_FLTJCHGR_JCHG_Msk
 
#define DFSDM_FLTFCR_FORD_Pos   (29U)
 
#define DFSDM_FLTFCR_FORD_Msk   (0x7UL << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FORD   DFSDM_FLTFCR_FORD_Msk
 
#define DFSDM_FLTFCR_FORD_2   (0x4UL << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FORD_1   (0x2UL << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FORD_0   (0x1UL << DFSDM_FLTFCR_FORD_Pos)
 
#define DFSDM_FLTFCR_FOSR_Pos   (16U)
 
#define DFSDM_FLTFCR_FOSR_Msk   (0x3FFUL << DFSDM_FLTFCR_FOSR_Pos)
 
#define DFSDM_FLTFCR_FOSR   DFSDM_FLTFCR_FOSR_Msk
 
#define DFSDM_FLTFCR_IOSR_Pos   (0U)
 
#define DFSDM_FLTFCR_IOSR_Msk   (0xFFUL << DFSDM_FLTFCR_IOSR_Pos)
 
#define DFSDM_FLTFCR_IOSR   DFSDM_FLTFCR_IOSR_Msk
 
#define DFSDM_FLTJDATAR_JDATA_Pos   (8U)
 
#define DFSDM_FLTJDATAR_JDATA_Msk   (0xFFFFFFUL << DFSDM_FLTJDATAR_JDATA_Pos)
 
#define DFSDM_FLTJDATAR_JDATA   DFSDM_FLTJDATAR_JDATA_Msk
 
#define DFSDM_FLTJDATAR_JDATACH_Pos   (0U)
 
#define DFSDM_FLTJDATAR_JDATACH_Msk   (0x7UL << DFSDM_FLTJDATAR_JDATACH_Pos)
 
#define DFSDM_FLTJDATAR_JDATACH   DFSDM_FLTJDATAR_JDATACH_Msk
 
#define DFSDM_FLTRDATAR_RDATA_Pos   (8U)
 
#define DFSDM_FLTRDATAR_RDATA_Msk   (0xFFFFFFUL << DFSDM_FLTRDATAR_RDATA_Pos)
 
#define DFSDM_FLTRDATAR_RDATA   DFSDM_FLTRDATAR_RDATA_Msk
 
#define DFSDM_FLTRDATAR_RPEND_Pos   (4U)
 
#define DFSDM_FLTRDATAR_RPEND_Msk   (0x1UL << DFSDM_FLTRDATAR_RPEND_Pos)
 
#define DFSDM_FLTRDATAR_RPEND   DFSDM_FLTRDATAR_RPEND_Msk
 
#define DFSDM_FLTRDATAR_RDATACH_Pos   (0U)
 
#define DFSDM_FLTRDATAR_RDATACH_Msk   (0x7UL << DFSDM_FLTRDATAR_RDATACH_Pos)
 
#define DFSDM_FLTRDATAR_RDATACH   DFSDM_FLTRDATAR_RDATACH_Msk
 
#define DFSDM_FLTAWHTR_AWHT_Pos   (8U)
 
#define DFSDM_FLTAWHTR_AWHT_Msk   (0xFFFFFFUL << DFSDM_FLTAWHTR_AWHT_Pos)
 
#define DFSDM_FLTAWHTR_AWHT   DFSDM_FLTAWHTR_AWHT_Msk
 
#define DFSDM_FLTAWHTR_BKAWH_Pos   (0U)
 
#define DFSDM_FLTAWHTR_BKAWH_Msk   (0xFUL << DFSDM_FLTAWHTR_BKAWH_Pos)
 
#define DFSDM_FLTAWHTR_BKAWH   DFSDM_FLTAWHTR_BKAWH_Msk
 
#define DFSDM_FLTAWLTR_AWLT_Pos   (8U)
 
#define DFSDM_FLTAWLTR_AWLT_Msk   (0xFFFFFFUL << DFSDM_FLTAWLTR_AWLT_Pos)
 
#define DFSDM_FLTAWLTR_AWLT   DFSDM_FLTAWLTR_AWLT_Msk
 
#define DFSDM_FLTAWLTR_BKAWL_Pos   (0U)
 
#define DFSDM_FLTAWLTR_BKAWL_Msk   (0xFUL << DFSDM_FLTAWLTR_BKAWL_Pos)
 
#define DFSDM_FLTAWLTR_BKAWL   DFSDM_FLTAWLTR_BKAWL_Msk
 
#define DFSDM_FLTAWSR_AWHTF_Pos   (8U)
 
#define DFSDM_FLTAWSR_AWHTF_Msk   (0xFFUL << DFSDM_FLTAWSR_AWHTF_Pos)
 
#define DFSDM_FLTAWSR_AWHTF   DFSDM_FLTAWSR_AWHTF_Msk
 
#define DFSDM_FLTAWSR_AWLTF_Pos   (0U)
 
#define DFSDM_FLTAWSR_AWLTF_Msk   (0xFFUL << DFSDM_FLTAWSR_AWLTF_Pos)
 
#define DFSDM_FLTAWSR_AWLTF   DFSDM_FLTAWSR_AWLTF_Msk
 
#define DFSDM_FLTAWCFR_CLRAWHTF_Pos   (8U)
 
#define DFSDM_FLTAWCFR_CLRAWHTF_Msk   (0xFFUL << DFSDM_FLTAWCFR_CLRAWHTF_Pos)
 
#define DFSDM_FLTAWCFR_CLRAWHTF   DFSDM_FLTAWCFR_CLRAWHTF_Msk
 
#define DFSDM_FLTAWCFR_CLRAWLTF_Pos   (0U)
 
#define DFSDM_FLTAWCFR_CLRAWLTF_Msk   (0xFFUL << DFSDM_FLTAWCFR_CLRAWLTF_Pos)
 
#define DFSDM_FLTAWCFR_CLRAWLTF   DFSDM_FLTAWCFR_CLRAWLTF_Msk
 
#define DFSDM_FLTEXMAX_EXMAX_Pos   (8U)
 
#define DFSDM_FLTEXMAX_EXMAX_Msk   (0xFFFFFFUL << DFSDM_FLTEXMAX_EXMAX_Pos)
 
#define DFSDM_FLTEXMAX_EXMAX   DFSDM_FLTEXMAX_EXMAX_Msk
 
#define DFSDM_FLTEXMAX_EXMAXCH_Pos   (0U)
 
#define DFSDM_FLTEXMAX_EXMAXCH_Msk   (0x7UL << DFSDM_FLTEXMAX_EXMAXCH_Pos)
 
#define DFSDM_FLTEXMAX_EXMAXCH   DFSDM_FLTEXMAX_EXMAXCH_Msk
 
#define DFSDM_FLTEXMIN_EXMIN_Pos   (8U)
 
#define DFSDM_FLTEXMIN_EXMIN_Msk   (0xFFFFFFUL << DFSDM_FLTEXMIN_EXMIN_Pos)
 
#define DFSDM_FLTEXMIN_EXMIN   DFSDM_FLTEXMIN_EXMIN_Msk
 
#define DFSDM_FLTEXMIN_EXMINCH_Pos   (0U)
 
#define DFSDM_FLTEXMIN_EXMINCH_Msk   (0x7UL << DFSDM_FLTEXMIN_EXMINCH_Pos)
 
#define DFSDM_FLTEXMIN_EXMINCH   DFSDM_FLTEXMIN_EXMINCH_Msk
 
#define DFSDM_FLTCNVTIMR_CNVCNT_Pos   (4U)
 
#define DFSDM_FLTCNVTIMR_CNVCNT_Msk   (0xFFFFFFFUL << DFSDM_FLTCNVTIMR_CNVCNT_Pos)
 
#define DFSDM_FLTCNVTIMR_CNVCNT   DFSDM_FLTCNVTIMR_CNVCNT_Msk
 
#define DMA_ISR_GIF1_Pos   (0U)
 
#define DMA_ISR_GIF1_Msk   (0x1UL << DMA_ISR_GIF1_Pos)
 
#define DMA_ISR_GIF1   DMA_ISR_GIF1_Msk
 
#define DMA_ISR_TCIF1_Pos   (1U)
 
#define DMA_ISR_TCIF1_Msk   (0x1UL << DMA_ISR_TCIF1_Pos)
 
#define DMA_ISR_TCIF1   DMA_ISR_TCIF1_Msk
 
#define DMA_ISR_HTIF1_Pos   (2U)
 
#define DMA_ISR_HTIF1_Msk   (0x1UL << DMA_ISR_HTIF1_Pos)
 
#define DMA_ISR_HTIF1   DMA_ISR_HTIF1_Msk
 
#define DMA_ISR_TEIF1_Pos   (3U)
 
#define DMA_ISR_TEIF1_Msk   (0x1UL << DMA_ISR_TEIF1_Pos)
 
#define DMA_ISR_TEIF1   DMA_ISR_TEIF1_Msk
 
#define DMA_ISR_GIF2_Pos   (4U)
 
#define DMA_ISR_GIF2_Msk   (0x1UL << DMA_ISR_GIF2_Pos)
 
#define DMA_ISR_GIF2   DMA_ISR_GIF2_Msk
 
#define DMA_ISR_TCIF2_Pos   (5U)
 
#define DMA_ISR_TCIF2_Msk   (0x1UL << DMA_ISR_TCIF2_Pos)
 
#define DMA_ISR_TCIF2   DMA_ISR_TCIF2_Msk
 
#define DMA_ISR_HTIF2_Pos   (6U)
 
#define DMA_ISR_HTIF2_Msk   (0x1UL << DMA_ISR_HTIF2_Pos)
 
#define DMA_ISR_HTIF2   DMA_ISR_HTIF2_Msk
 
#define DMA_ISR_TEIF2_Pos   (7U)
 
#define DMA_ISR_TEIF2_Msk   (0x1UL << DMA_ISR_TEIF2_Pos)
 
#define DMA_ISR_TEIF2   DMA_ISR_TEIF2_Msk
 
#define DMA_ISR_GIF3_Pos   (8U)
 
#define DMA_ISR_GIF3_Msk   (0x1UL << DMA_ISR_GIF3_Pos)
 
#define DMA_ISR_GIF3   DMA_ISR_GIF3_Msk
 
#define DMA_ISR_TCIF3_Pos   (9U)
 
#define DMA_ISR_TCIF3_Msk   (0x1UL << DMA_ISR_TCIF3_Pos)
 
#define DMA_ISR_TCIF3   DMA_ISR_TCIF3_Msk
 
#define DMA_ISR_HTIF3_Pos   (10U)
 
#define DMA_ISR_HTIF3_Msk   (0x1UL << DMA_ISR_HTIF3_Pos)
 
#define DMA_ISR_HTIF3   DMA_ISR_HTIF3_Msk
 
#define DMA_ISR_TEIF3_Pos   (11U)
 
#define DMA_ISR_TEIF3_Msk   (0x1UL << DMA_ISR_TEIF3_Pos)
 
#define DMA_ISR_TEIF3   DMA_ISR_TEIF3_Msk
 
#define DMA_ISR_GIF4_Pos   (12U)
 
#define DMA_ISR_GIF4_Msk   (0x1UL << DMA_ISR_GIF4_Pos)
 
#define DMA_ISR_GIF4   DMA_ISR_GIF4_Msk
 
#define DMA_ISR_TCIF4_Pos   (13U)
 
#define DMA_ISR_TCIF4_Msk   (0x1UL << DMA_ISR_TCIF4_Pos)
 
#define DMA_ISR_TCIF4   DMA_ISR_TCIF4_Msk
 
#define DMA_ISR_HTIF4_Pos   (14U)
 
#define DMA_ISR_HTIF4_Msk   (0x1UL << DMA_ISR_HTIF4_Pos)
 
#define DMA_ISR_HTIF4   DMA_ISR_HTIF4_Msk
 
#define DMA_ISR_TEIF4_Pos   (15U)
 
#define DMA_ISR_TEIF4_Msk   (0x1UL << DMA_ISR_TEIF4_Pos)
 
#define DMA_ISR_TEIF4   DMA_ISR_TEIF4_Msk
 
#define DMA_ISR_GIF5_Pos   (16U)
 
#define DMA_ISR_GIF5_Msk   (0x1UL << DMA_ISR_GIF5_Pos)
 
#define DMA_ISR_GIF5   DMA_ISR_GIF5_Msk
 
#define DMA_ISR_TCIF5_Pos   (17U)
 
#define DMA_ISR_TCIF5_Msk   (0x1UL << DMA_ISR_TCIF5_Pos)
 
#define DMA_ISR_TCIF5   DMA_ISR_TCIF5_Msk
 
#define DMA_ISR_HTIF5_Pos   (18U)
 
#define DMA_ISR_HTIF5_Msk   (0x1UL << DMA_ISR_HTIF5_Pos)
 
#define DMA_ISR_HTIF5   DMA_ISR_HTIF5_Msk
 
#define DMA_ISR_TEIF5_Pos   (19U)
 
#define DMA_ISR_TEIF5_Msk   (0x1UL << DMA_ISR_TEIF5_Pos)
 
#define DMA_ISR_TEIF5   DMA_ISR_TEIF5_Msk
 
#define DMA_ISR_GIF6_Pos   (20U)
 
#define DMA_ISR_GIF6_Msk   (0x1UL << DMA_ISR_GIF6_Pos)
 
#define DMA_ISR_GIF6   DMA_ISR_GIF6_Msk
 
#define DMA_ISR_TCIF6_Pos   (21U)
 
#define DMA_ISR_TCIF6_Msk   (0x1UL << DMA_ISR_TCIF6_Pos)
 
#define DMA_ISR_TCIF6   DMA_ISR_TCIF6_Msk
 
#define DMA_ISR_HTIF6_Pos   (22U)
 
#define DMA_ISR_HTIF6_Msk   (0x1UL << DMA_ISR_HTIF6_Pos)
 
#define DMA_ISR_HTIF6   DMA_ISR_HTIF6_Msk
 
#define DMA_ISR_TEIF6_Pos   (23U)
 
#define DMA_ISR_TEIF6_Msk   (0x1UL << DMA_ISR_TEIF6_Pos)
 
#define DMA_ISR_TEIF6   DMA_ISR_TEIF6_Msk
 
#define DMA_ISR_GIF7_Pos   (24U)
 
#define DMA_ISR_GIF7_Msk   (0x1UL << DMA_ISR_GIF7_Pos)
 
#define DMA_ISR_GIF7   DMA_ISR_GIF7_Msk
 
#define DMA_ISR_TCIF7_Pos   (25U)
 
#define DMA_ISR_TCIF7_Msk   (0x1UL << DMA_ISR_TCIF7_Pos)
 
#define DMA_ISR_TCIF7   DMA_ISR_TCIF7_Msk
 
#define DMA_ISR_HTIF7_Pos   (26U)
 
#define DMA_ISR_HTIF7_Msk   (0x1UL << DMA_ISR_HTIF7_Pos)
 
#define DMA_ISR_HTIF7   DMA_ISR_HTIF7_Msk
 
#define DMA_ISR_TEIF7_Pos   (27U)
 
#define DMA_ISR_TEIF7_Msk   (0x1UL << DMA_ISR_TEIF7_Pos)
 
#define DMA_ISR_TEIF7   DMA_ISR_TEIF7_Msk
 
#define DMA_IFCR_CGIF1_Pos   (0U)
 
#define DMA_IFCR_CGIF1_Msk   (0x1UL << DMA_IFCR_CGIF1_Pos)
 
#define DMA_IFCR_CGIF1   DMA_IFCR_CGIF1_Msk
 
#define DMA_IFCR_CTCIF1_Pos   (1U)
 
#define DMA_IFCR_CTCIF1_Msk   (0x1UL << DMA_IFCR_CTCIF1_Pos)
 
#define DMA_IFCR_CTCIF1   DMA_IFCR_CTCIF1_Msk
 
#define DMA_IFCR_CHTIF1_Pos   (2U)
 
#define DMA_IFCR_CHTIF1_Msk   (0x1UL << DMA_IFCR_CHTIF1_Pos)
 
#define DMA_IFCR_CHTIF1   DMA_IFCR_CHTIF1_Msk
 
#define DMA_IFCR_CTEIF1_Pos   (3U)
 
#define DMA_IFCR_CTEIF1_Msk   (0x1UL << DMA_IFCR_CTEIF1_Pos)
 
#define DMA_IFCR_CTEIF1   DMA_IFCR_CTEIF1_Msk
 
#define DMA_IFCR_CGIF2_Pos   (4U)
 
#define DMA_IFCR_CGIF2_Msk   (0x1UL << DMA_IFCR_CGIF2_Pos)
 
#define DMA_IFCR_CGIF2   DMA_IFCR_CGIF2_Msk
 
#define DMA_IFCR_CTCIF2_Pos   (5U)
 
#define DMA_IFCR_CTCIF2_Msk   (0x1UL << DMA_IFCR_CTCIF2_Pos)
 
#define DMA_IFCR_CTCIF2   DMA_IFCR_CTCIF2_Msk
 
#define DMA_IFCR_CHTIF2_Pos   (6U)
 
#define DMA_IFCR_CHTIF2_Msk   (0x1UL << DMA_IFCR_CHTIF2_Pos)
 
#define DMA_IFCR_CHTIF2   DMA_IFCR_CHTIF2_Msk
 
#define DMA_IFCR_CTEIF2_Pos   (7U)
 
#define DMA_IFCR_CTEIF2_Msk   (0x1UL << DMA_IFCR_CTEIF2_Pos)
 
#define DMA_IFCR_CTEIF2   DMA_IFCR_CTEIF2_Msk
 
#define DMA_IFCR_CGIF3_Pos   (8U)
 
#define DMA_IFCR_CGIF3_Msk   (0x1UL << DMA_IFCR_CGIF3_Pos)
 
#define DMA_IFCR_CGIF3   DMA_IFCR_CGIF3_Msk
 
#define DMA_IFCR_CTCIF3_Pos   (9U)
 
#define DMA_IFCR_CTCIF3_Msk   (0x1UL << DMA_IFCR_CTCIF3_Pos)
 
#define DMA_IFCR_CTCIF3   DMA_IFCR_CTCIF3_Msk
 
#define DMA_IFCR_CHTIF3_Pos   (10U)
 
#define DMA_IFCR_CHTIF3_Msk   (0x1UL << DMA_IFCR_CHTIF3_Pos)
 
#define DMA_IFCR_CHTIF3   DMA_IFCR_CHTIF3_Msk
 
#define DMA_IFCR_CTEIF3_Pos   (11U)
 
#define DMA_IFCR_CTEIF3_Msk   (0x1UL << DMA_IFCR_CTEIF3_Pos)
 
#define DMA_IFCR_CTEIF3   DMA_IFCR_CTEIF3_Msk
 
#define DMA_IFCR_CGIF4_Pos   (12U)
 
#define DMA_IFCR_CGIF4_Msk   (0x1UL << DMA_IFCR_CGIF4_Pos)
 
#define DMA_IFCR_CGIF4   DMA_IFCR_CGIF4_Msk
 
#define DMA_IFCR_CTCIF4_Pos   (13U)
 
#define DMA_IFCR_CTCIF4_Msk   (0x1UL << DMA_IFCR_CTCIF4_Pos)
 
#define DMA_IFCR_CTCIF4   DMA_IFCR_CTCIF4_Msk
 
#define DMA_IFCR_CHTIF4_Pos   (14U)
 
#define DMA_IFCR_CHTIF4_Msk   (0x1UL << DMA_IFCR_CHTIF4_Pos)
 
#define DMA_IFCR_CHTIF4   DMA_IFCR_CHTIF4_Msk
 
#define DMA_IFCR_CTEIF4_Pos   (15U)
 
#define DMA_IFCR_CTEIF4_Msk   (0x1UL << DMA_IFCR_CTEIF4_Pos)
 
#define DMA_IFCR_CTEIF4   DMA_IFCR_CTEIF4_Msk
 
#define DMA_IFCR_CGIF5_Pos   (16U)
 
#define DMA_IFCR_CGIF5_Msk   (0x1UL << DMA_IFCR_CGIF5_Pos)
 
#define DMA_IFCR_CGIF5   DMA_IFCR_CGIF5_Msk
 
#define DMA_IFCR_CTCIF5_Pos   (17U)
 
#define DMA_IFCR_CTCIF5_Msk   (0x1UL << DMA_IFCR_CTCIF5_Pos)
 
#define DMA_IFCR_CTCIF5   DMA_IFCR_CTCIF5_Msk
 
#define DMA_IFCR_CHTIF5_Pos   (18U)
 
#define DMA_IFCR_CHTIF5_Msk   (0x1UL << DMA_IFCR_CHTIF5_Pos)
 
#define DMA_IFCR_CHTIF5   DMA_IFCR_CHTIF5_Msk
 
#define DMA_IFCR_CTEIF5_Pos   (19U)
 
#define DMA_IFCR_CTEIF5_Msk   (0x1UL << DMA_IFCR_CTEIF5_Pos)
 
#define DMA_IFCR_CTEIF5   DMA_IFCR_CTEIF5_Msk
 
#define DMA_IFCR_CGIF6_Pos   (20U)
 
#define DMA_IFCR_CGIF6_Msk   (0x1UL << DMA_IFCR_CGIF6_Pos)
 
#define DMA_IFCR_CGIF6   DMA_IFCR_CGIF6_Msk
 
#define DMA_IFCR_CTCIF6_Pos   (21U)
 
#define DMA_IFCR_CTCIF6_Msk   (0x1UL << DMA_IFCR_CTCIF6_Pos)
 
#define DMA_IFCR_CTCIF6   DMA_IFCR_CTCIF6_Msk
 
#define DMA_IFCR_CHTIF6_Pos   (22U)
 
#define DMA_IFCR_CHTIF6_Msk   (0x1UL << DMA_IFCR_CHTIF6_Pos)
 
#define DMA_IFCR_CHTIF6   DMA_IFCR_CHTIF6_Msk
 
#define DMA_IFCR_CTEIF6_Pos   (23U)
 
#define DMA_IFCR_CTEIF6_Msk   (0x1UL << DMA_IFCR_CTEIF6_Pos)
 
#define DMA_IFCR_CTEIF6   DMA_IFCR_CTEIF6_Msk
 
#define DMA_IFCR_CGIF7_Pos   (24U)
 
#define DMA_IFCR_CGIF7_Msk   (0x1UL << DMA_IFCR_CGIF7_Pos)
 
#define DMA_IFCR_CGIF7   DMA_IFCR_CGIF7_Msk
 
#define DMA_IFCR_CTCIF7_Pos   (25U)
 
#define DMA_IFCR_CTCIF7_Msk   (0x1UL << DMA_IFCR_CTCIF7_Pos)
 
#define DMA_IFCR_CTCIF7   DMA_IFCR_CTCIF7_Msk
 
#define DMA_IFCR_CHTIF7_Pos   (26U)
 
#define DMA_IFCR_CHTIF7_Msk   (0x1UL << DMA_IFCR_CHTIF7_Pos)
 
#define DMA_IFCR_CHTIF7   DMA_IFCR_CHTIF7_Msk
 
#define DMA_IFCR_CTEIF7_Pos   (27U)
 
#define DMA_IFCR_CTEIF7_Msk   (0x1UL << DMA_IFCR_CTEIF7_Pos)
 
#define DMA_IFCR_CTEIF7   DMA_IFCR_CTEIF7_Msk
 
#define DMA_CCR_EN_Pos   (0U)
 
#define DMA_CCR_EN_Msk   (0x1UL << DMA_CCR_EN_Pos)
 
#define DMA_CCR_EN   DMA_CCR_EN_Msk
 
#define DMA_CCR_TCIE_Pos   (1U)
 
#define DMA_CCR_TCIE_Msk   (0x1UL << DMA_CCR_TCIE_Pos)
 
#define DMA_CCR_TCIE   DMA_CCR_TCIE_Msk
 
#define DMA_CCR_HTIE_Pos   (2U)
 
#define DMA_CCR_HTIE_Msk   (0x1UL << DMA_CCR_HTIE_Pos)
 
#define DMA_CCR_HTIE   DMA_CCR_HTIE_Msk
 
#define DMA_CCR_TEIE_Pos   (3U)
 
#define DMA_CCR_TEIE_Msk   (0x1UL << DMA_CCR_TEIE_Pos)
 
#define DMA_CCR_TEIE   DMA_CCR_TEIE_Msk
 
#define DMA_CCR_DIR_Pos   (4U)
 
#define DMA_CCR_DIR_Msk   (0x1UL << DMA_CCR_DIR_Pos)
 
#define DMA_CCR_DIR   DMA_CCR_DIR_Msk
 
#define DMA_CCR_CIRC_Pos   (5U)
 
#define DMA_CCR_CIRC_Msk   (0x1UL << DMA_CCR_CIRC_Pos)
 
#define DMA_CCR_CIRC   DMA_CCR_CIRC_Msk
 
#define DMA_CCR_PINC_Pos   (6U)
 
#define DMA_CCR_PINC_Msk   (0x1UL << DMA_CCR_PINC_Pos)
 
#define DMA_CCR_PINC   DMA_CCR_PINC_Msk
 
#define DMA_CCR_MINC_Pos   (7U)
 
#define DMA_CCR_MINC_Msk   (0x1UL << DMA_CCR_MINC_Pos)
 
#define DMA_CCR_MINC   DMA_CCR_MINC_Msk
 
#define DMA_CCR_PSIZE_Pos   (8U)
 
#define DMA_CCR_PSIZE_Msk   (0x3UL << DMA_CCR_PSIZE_Pos)
 
#define DMA_CCR_PSIZE   DMA_CCR_PSIZE_Msk
 
#define DMA_CCR_PSIZE_0   (0x1UL << DMA_CCR_PSIZE_Pos)
 
#define DMA_CCR_PSIZE_1   (0x2UL << DMA_CCR_PSIZE_Pos)
 
#define DMA_CCR_MSIZE_Pos   (10U)
 
#define DMA_CCR_MSIZE_Msk   (0x3UL << DMA_CCR_MSIZE_Pos)
 
#define DMA_CCR_MSIZE   DMA_CCR_MSIZE_Msk
 
#define DMA_CCR_MSIZE_0   (0x1UL << DMA_CCR_MSIZE_Pos)
 
#define DMA_CCR_MSIZE_1   (0x2UL << DMA_CCR_MSIZE_Pos)
 
#define DMA_CCR_PL_Pos   (12U)
 
#define DMA_CCR_PL_Msk   (0x3UL << DMA_CCR_PL_Pos)
 
#define DMA_CCR_PL   DMA_CCR_PL_Msk
 
#define DMA_CCR_PL_0   (0x1UL << DMA_CCR_PL_Pos)
 
#define DMA_CCR_PL_1   (0x2UL << DMA_CCR_PL_Pos)
 
#define DMA_CCR_MEM2MEM_Pos   (14U)
 
#define DMA_CCR_MEM2MEM_Msk   (0x1UL << DMA_CCR_MEM2MEM_Pos)
 
#define DMA_CCR_MEM2MEM   DMA_CCR_MEM2MEM_Msk
 
#define DMA_CNDTR_NDT_Pos   (0U)
 
#define DMA_CNDTR_NDT_Msk   (0xFFFFUL << DMA_CNDTR_NDT_Pos)
 
#define DMA_CNDTR_NDT   DMA_CNDTR_NDT_Msk
 
#define DMA_CPAR_PA_Pos   (0U)
 
#define DMA_CPAR_PA_Msk   (0xFFFFFFFFUL << DMA_CPAR_PA_Pos)
 
#define DMA_CPAR_PA   DMA_CPAR_PA_Msk
 
#define DMA_CMAR_MA_Pos   (0U)
 
#define DMA_CMAR_MA_Msk   (0xFFFFFFFFUL << DMA_CMAR_MA_Pos)
 
#define DMA_CMAR_MA   DMA_CMAR_MA_Msk
 
#define DMA_CSELR_C1S_Pos   (0U)
 
#define DMA_CSELR_C1S_Msk   (0xFUL << DMA_CSELR_C1S_Pos)
 
#define DMA_CSELR_C1S   DMA_CSELR_C1S_Msk
 
#define DMA_CSELR_C2S_Pos   (4U)
 
#define DMA_CSELR_C2S_Msk   (0xFUL << DMA_CSELR_C2S_Pos)
 
#define DMA_CSELR_C2S   DMA_CSELR_C2S_Msk
 
#define DMA_CSELR_C3S_Pos   (8U)
 
#define DMA_CSELR_C3S_Msk   (0xFUL << DMA_CSELR_C3S_Pos)
 
#define DMA_CSELR_C3S   DMA_CSELR_C3S_Msk
 
#define DMA_CSELR_C4S_Pos   (12U)
 
#define DMA_CSELR_C4S_Msk   (0xFUL << DMA_CSELR_C4S_Pos)
 
#define DMA_CSELR_C4S   DMA_CSELR_C4S_Msk
 
#define DMA_CSELR_C5S_Pos   (16U)
 
#define DMA_CSELR_C5S_Msk   (0xFUL << DMA_CSELR_C5S_Pos)
 
#define DMA_CSELR_C5S   DMA_CSELR_C5S_Msk
 
#define DMA_CSELR_C6S_Pos   (20U)
 
#define DMA_CSELR_C6S_Msk   (0xFUL << DMA_CSELR_C6S_Pos)
 
#define DMA_CSELR_C6S   DMA_CSELR_C6S_Msk
 
#define DMA_CSELR_C7S_Pos   (24U)
 
#define DMA_CSELR_C7S_Msk   (0xFUL << DMA_CSELR_C7S_Pos)
 
#define DMA_CSELR_C7S   DMA_CSELR_C7S_Msk
 
#define EXTI_IMR1_IM0_Pos   (0U)
 
#define EXTI_IMR1_IM0_Msk   (0x1UL << EXTI_IMR1_IM0_Pos)
 
#define EXTI_IMR1_IM0   EXTI_IMR1_IM0_Msk
 
#define EXTI_IMR1_IM1_Pos   (1U)
 
#define EXTI_IMR1_IM1_Msk   (0x1UL << EXTI_IMR1_IM1_Pos)
 
#define EXTI_IMR1_IM1   EXTI_IMR1_IM1_Msk
 
#define EXTI_IMR1_IM2_Pos   (2U)
 
#define EXTI_IMR1_IM2_Msk   (0x1UL << EXTI_IMR1_IM2_Pos)
 
#define EXTI_IMR1_IM2   EXTI_IMR1_IM2_Msk
 
#define EXTI_IMR1_IM3_Pos   (3U)
 
#define EXTI_IMR1_IM3_Msk   (0x1UL << EXTI_IMR1_IM3_Pos)
 
#define EXTI_IMR1_IM3   EXTI_IMR1_IM3_Msk
 
#define EXTI_IMR1_IM4_Pos   (4U)
 
#define EXTI_IMR1_IM4_Msk   (0x1UL << EXTI_IMR1_IM4_Pos)
 
#define EXTI_IMR1_IM4   EXTI_IMR1_IM4_Msk
 
#define EXTI_IMR1_IM5_Pos   (5U)
 
#define EXTI_IMR1_IM5_Msk   (0x1UL << EXTI_IMR1_IM5_Pos)
 
#define EXTI_IMR1_IM5   EXTI_IMR1_IM5_Msk
 
#define EXTI_IMR1_IM6_Pos   (6U)
 
#define EXTI_IMR1_IM6_Msk   (0x1UL << EXTI_IMR1_IM6_Pos)
 
#define EXTI_IMR1_IM6   EXTI_IMR1_IM6_Msk
 
#define EXTI_IMR1_IM7_Pos   (7U)
 
#define EXTI_IMR1_IM7_Msk   (0x1UL << EXTI_IMR1_IM7_Pos)
 
#define EXTI_IMR1_IM7   EXTI_IMR1_IM7_Msk
 
#define EXTI_IMR1_IM8_Pos   (8U)
 
#define EXTI_IMR1_IM8_Msk   (0x1UL << EXTI_IMR1_IM8_Pos)
 
#define EXTI_IMR1_IM8   EXTI_IMR1_IM8_Msk
 
#define EXTI_IMR1_IM9_Pos   (9U)
 
#define EXTI_IMR1_IM9_Msk   (0x1UL << EXTI_IMR1_IM9_Pos)
 
#define EXTI_IMR1_IM9   EXTI_IMR1_IM9_Msk
 
#define EXTI_IMR1_IM10_Pos   (10U)
 
#define EXTI_IMR1_IM10_Msk   (0x1UL << EXTI_IMR1_IM10_Pos)
 
#define EXTI_IMR1_IM10   EXTI_IMR1_IM10_Msk
 
#define EXTI_IMR1_IM11_Pos   (11U)
 
#define EXTI_IMR1_IM11_Msk   (0x1UL << EXTI_IMR1_IM11_Pos)
 
#define EXTI_IMR1_IM11   EXTI_IMR1_IM11_Msk
 
#define EXTI_IMR1_IM12_Pos   (12U)
 
#define EXTI_IMR1_IM12_Msk   (0x1UL << EXTI_IMR1_IM12_Pos)
 
#define EXTI_IMR1_IM12   EXTI_IMR1_IM12_Msk
 
#define EXTI_IMR1_IM13_Pos   (13U)
 
#define EXTI_IMR1_IM13_Msk   (0x1UL << EXTI_IMR1_IM13_Pos)
 
#define EXTI_IMR1_IM13   EXTI_IMR1_IM13_Msk
 
#define EXTI_IMR1_IM14_Pos   (14U)
 
#define EXTI_IMR1_IM14_Msk   (0x1UL << EXTI_IMR1_IM14_Pos)
 
#define EXTI_IMR1_IM14   EXTI_IMR1_IM14_Msk
 
#define EXTI_IMR1_IM15_Pos   (15U)
 
#define EXTI_IMR1_IM15_Msk   (0x1UL << EXTI_IMR1_IM15_Pos)
 
#define EXTI_IMR1_IM15   EXTI_IMR1_IM15_Msk
 
#define EXTI_IMR1_IM16_Pos   (16U)
 
#define EXTI_IMR1_IM16_Msk   (0x1UL << EXTI_IMR1_IM16_Pos)
 
#define EXTI_IMR1_IM16   EXTI_IMR1_IM16_Msk
 
#define EXTI_IMR1_IM17_Pos   (17U)
 
#define EXTI_IMR1_IM17_Msk   (0x1UL << EXTI_IMR1_IM17_Pos)
 
#define EXTI_IMR1_IM17   EXTI_IMR1_IM17_Msk
 
#define EXTI_IMR1_IM18_Pos   (18U)
 
#define EXTI_IMR1_IM18_Msk   (0x1UL << EXTI_IMR1_IM18_Pos)
 
#define EXTI_IMR1_IM18   EXTI_IMR1_IM18_Msk
 
#define EXTI_IMR1_IM19_Pos   (19U)
 
#define EXTI_IMR1_IM19_Msk   (0x1UL << EXTI_IMR1_IM19_Pos)
 
#define EXTI_IMR1_IM19   EXTI_IMR1_IM19_Msk
 
#define EXTI_IMR1_IM20_Pos   (20U)
 
#define EXTI_IMR1_IM20_Msk   (0x1UL << EXTI_IMR1_IM20_Pos)
 
#define EXTI_IMR1_IM20   EXTI_IMR1_IM20_Msk
 
#define EXTI_IMR1_IM21_Pos   (21U)
 
#define EXTI_IMR1_IM21_Msk   (0x1UL << EXTI_IMR1_IM21_Pos)
 
#define EXTI_IMR1_IM21   EXTI_IMR1_IM21_Msk
 
#define EXTI_IMR1_IM22_Pos   (22U)
 
#define EXTI_IMR1_IM22_Msk   (0x1UL << EXTI_IMR1_IM22_Pos)
 
#define EXTI_IMR1_IM22   EXTI_IMR1_IM22_Msk
 
#define EXTI_IMR1_IM23_Pos   (23U)
 
#define EXTI_IMR1_IM23_Msk   (0x1UL << EXTI_IMR1_IM23_Pos)
 
#define EXTI_IMR1_IM23   EXTI_IMR1_IM23_Msk
 
#define EXTI_IMR1_IM24_Pos   (24U)
 
#define EXTI_IMR1_IM24_Msk   (0x1UL << EXTI_IMR1_IM24_Pos)
 
#define EXTI_IMR1_IM24   EXTI_IMR1_IM24_Msk
 
#define EXTI_IMR1_IM25_Pos   (25U)
 
#define EXTI_IMR1_IM25_Msk   (0x1UL << EXTI_IMR1_IM25_Pos)
 
#define EXTI_IMR1_IM25   EXTI_IMR1_IM25_Msk
 
#define EXTI_IMR1_IM26_Pos   (26U)
 
#define EXTI_IMR1_IM26_Msk   (0x1UL << EXTI_IMR1_IM26_Pos)
 
#define EXTI_IMR1_IM26   EXTI_IMR1_IM26_Msk
 
#define EXTI_IMR1_IM27_Pos   (27U)
 
#define EXTI_IMR1_IM27_Msk   (0x1UL << EXTI_IMR1_IM27_Pos)
 
#define EXTI_IMR1_IM27   EXTI_IMR1_IM27_Msk
 
#define EXTI_IMR1_IM28_Pos   (28U)
 
#define EXTI_IMR1_IM28_Msk   (0x1UL << EXTI_IMR1_IM28_Pos)
 
#define EXTI_IMR1_IM28   EXTI_IMR1_IM28_Msk
 
#define EXTI_IMR1_IM29_Pos   (29U)
 
#define EXTI_IMR1_IM29_Msk   (0x1UL << EXTI_IMR1_IM29_Pos)
 
#define EXTI_IMR1_IM29   EXTI_IMR1_IM29_Msk
 
#define EXTI_IMR1_IM30_Pos   (30U)
 
#define EXTI_IMR1_IM30_Msk   (0x1UL << EXTI_IMR1_IM30_Pos)
 
#define EXTI_IMR1_IM30   EXTI_IMR1_IM30_Msk
 
#define EXTI_IMR1_IM31_Pos   (31U)
 
#define EXTI_IMR1_IM31_Msk   (0x1UL << EXTI_IMR1_IM31_Pos)
 
#define EXTI_IMR1_IM31   EXTI_IMR1_IM31_Msk
 
#define EXTI_IMR1_IM_Pos   (0U)
 
#define EXTI_IMR1_IM_Msk   (0xFFFFFFFFUL << EXTI_IMR1_IM_Pos)
 
#define EXTI_IMR1_IM   EXTI_IMR1_IM_Msk
 
#define EXTI_EMR1_EM0_Pos   (0U)
 
#define EXTI_EMR1_EM0_Msk   (0x1UL << EXTI_EMR1_EM0_Pos)
 
#define EXTI_EMR1_EM0   EXTI_EMR1_EM0_Msk
 
#define EXTI_EMR1_EM1_Pos   (1U)
 
#define EXTI_EMR1_EM1_Msk   (0x1UL << EXTI_EMR1_EM1_Pos)
 
#define EXTI_EMR1_EM1   EXTI_EMR1_EM1_Msk
 
#define EXTI_EMR1_EM2_Pos   (2U)
 
#define EXTI_EMR1_EM2_Msk   (0x1UL << EXTI_EMR1_EM2_Pos)
 
#define EXTI_EMR1_EM2   EXTI_EMR1_EM2_Msk
 
#define EXTI_EMR1_EM3_Pos   (3U)
 
#define EXTI_EMR1_EM3_Msk   (0x1UL << EXTI_EMR1_EM3_Pos)
 
#define EXTI_EMR1_EM3   EXTI_EMR1_EM3_Msk
 
#define EXTI_EMR1_EM4_Pos   (4U)
 
#define EXTI_EMR1_EM4_Msk   (0x1UL << EXTI_EMR1_EM4_Pos)
 
#define EXTI_EMR1_EM4   EXTI_EMR1_EM4_Msk
 
#define EXTI_EMR1_EM5_Pos   (5U)
 
#define EXTI_EMR1_EM5_Msk   (0x1UL << EXTI_EMR1_EM5_Pos)
 
#define EXTI_EMR1_EM5   EXTI_EMR1_EM5_Msk
 
#define EXTI_EMR1_EM6_Pos   (6U)
 
#define EXTI_EMR1_EM6_Msk   (0x1UL << EXTI_EMR1_EM6_Pos)
 
#define EXTI_EMR1_EM6   EXTI_EMR1_EM6_Msk
 
#define EXTI_EMR1_EM7_Pos   (7U)
 
#define EXTI_EMR1_EM7_Msk   (0x1UL << EXTI_EMR1_EM7_Pos)
 
#define EXTI_EMR1_EM7   EXTI_EMR1_EM7_Msk
 
#define EXTI_EMR1_EM8_Pos   (8U)
 
#define EXTI_EMR1_EM8_Msk   (0x1UL << EXTI_EMR1_EM8_Pos)
 
#define EXTI_EMR1_EM8   EXTI_EMR1_EM8_Msk
 
#define EXTI_EMR1_EM9_Pos   (9U)
 
#define EXTI_EMR1_EM9_Msk   (0x1UL << EXTI_EMR1_EM9_Pos)
 
#define EXTI_EMR1_EM9   EXTI_EMR1_EM9_Msk
 
#define EXTI_EMR1_EM10_Pos   (10U)
 
#define EXTI_EMR1_EM10_Msk   (0x1UL << EXTI_EMR1_EM10_Pos)
 
#define EXTI_EMR1_EM10   EXTI_EMR1_EM10_Msk
 
#define EXTI_EMR1_EM11_Pos   (11U)
 
#define EXTI_EMR1_EM11_Msk   (0x1UL << EXTI_EMR1_EM11_Pos)
 
#define EXTI_EMR1_EM11   EXTI_EMR1_EM11_Msk
 
#define EXTI_EMR1_EM12_Pos   (12U)
 
#define EXTI_EMR1_EM12_Msk   (0x1UL << EXTI_EMR1_EM12_Pos)
 
#define EXTI_EMR1_EM12   EXTI_EMR1_EM12_Msk
 
#define EXTI_EMR1_EM13_Pos   (13U)
 
#define EXTI_EMR1_EM13_Msk   (0x1UL << EXTI_EMR1_EM13_Pos)
 
#define EXTI_EMR1_EM13   EXTI_EMR1_EM13_Msk
 
#define EXTI_EMR1_EM14_Pos   (14U)
 
#define EXTI_EMR1_EM14_Msk   (0x1UL << EXTI_EMR1_EM14_Pos)
 
#define EXTI_EMR1_EM14   EXTI_EMR1_EM14_Msk
 
#define EXTI_EMR1_EM15_Pos   (15U)
 
#define EXTI_EMR1_EM15_Msk   (0x1UL << EXTI_EMR1_EM15_Pos)
 
#define EXTI_EMR1_EM15   EXTI_EMR1_EM15_Msk
 
#define EXTI_EMR1_EM16_Pos   (16U)
 
#define EXTI_EMR1_EM16_Msk   (0x1UL << EXTI_EMR1_EM16_Pos)
 
#define EXTI_EMR1_EM16   EXTI_EMR1_EM16_Msk
 
#define EXTI_EMR1_EM17_Pos   (17U)
 
#define EXTI_EMR1_EM17_Msk   (0x1UL << EXTI_EMR1_EM17_Pos)
 
#define EXTI_EMR1_EM17   EXTI_EMR1_EM17_Msk
 
#define EXTI_EMR1_EM18_Pos   (18U)
 
#define EXTI_EMR1_EM18_Msk   (0x1UL << EXTI_EMR1_EM18_Pos)
 
#define EXTI_EMR1_EM18   EXTI_EMR1_EM18_Msk
 
#define EXTI_EMR1_EM19_Pos   (19U)
 
#define EXTI_EMR1_EM19_Msk   (0x1UL << EXTI_EMR1_EM19_Pos)
 
#define EXTI_EMR1_EM19   EXTI_EMR1_EM19_Msk
 
#define EXTI_EMR1_EM20_Pos   (20U)
 
#define EXTI_EMR1_EM20_Msk   (0x1UL << EXTI_EMR1_EM20_Pos)
 
#define EXTI_EMR1_EM20   EXTI_EMR1_EM20_Msk
 
#define EXTI_EMR1_EM21_Pos   (21U)
 
#define EXTI_EMR1_EM21_Msk   (0x1UL << EXTI_EMR1_EM21_Pos)
 
#define EXTI_EMR1_EM21   EXTI_EMR1_EM21_Msk
 
#define EXTI_EMR1_EM22_Pos   (22U)
 
#define EXTI_EMR1_EM22_Msk   (0x1UL << EXTI_EMR1_EM22_Pos)
 
#define EXTI_EMR1_EM22   EXTI_EMR1_EM22_Msk
 
#define EXTI_EMR1_EM23_Pos   (23U)
 
#define EXTI_EMR1_EM23_Msk   (0x1UL << EXTI_EMR1_EM23_Pos)
 
#define EXTI_EMR1_EM23   EXTI_EMR1_EM23_Msk
 
#define EXTI_EMR1_EM24_Pos   (24U)
 
#define EXTI_EMR1_EM24_Msk   (0x1UL << EXTI_EMR1_EM24_Pos)
 
#define EXTI_EMR1_EM24   EXTI_EMR1_EM24_Msk
 
#define EXTI_EMR1_EM25_Pos   (25U)
 
#define EXTI_EMR1_EM25_Msk   (0x1UL << EXTI_EMR1_EM25_Pos)
 
#define EXTI_EMR1_EM25   EXTI_EMR1_EM25_Msk
 
#define EXTI_EMR1_EM26_Pos   (26U)
 
#define EXTI_EMR1_EM26_Msk   (0x1UL << EXTI_EMR1_EM26_Pos)
 
#define EXTI_EMR1_EM26   EXTI_EMR1_EM26_Msk
 
#define EXTI_EMR1_EM27_Pos   (27U)
 
#define EXTI_EMR1_EM27_Msk   (0x1UL << EXTI_EMR1_EM27_Pos)
 
#define EXTI_EMR1_EM27   EXTI_EMR1_EM27_Msk
 
#define EXTI_EMR1_EM28_Pos   (28U)
 
#define EXTI_EMR1_EM28_Msk   (0x1UL << EXTI_EMR1_EM28_Pos)
 
#define EXTI_EMR1_EM28   EXTI_EMR1_EM28_Msk
 
#define EXTI_EMR1_EM29_Pos   (29U)
 
#define EXTI_EMR1_EM29_Msk   (0x1UL << EXTI_EMR1_EM29_Pos)
 
#define EXTI_EMR1_EM29   EXTI_EMR1_EM29_Msk
 
#define EXTI_EMR1_EM30_Pos   (30U)
 
#define EXTI_EMR1_EM30_Msk   (0x1UL << EXTI_EMR1_EM30_Pos)
 
#define EXTI_EMR1_EM30   EXTI_EMR1_EM30_Msk
 
#define EXTI_EMR1_EM31_Pos   (31U)
 
#define EXTI_EMR1_EM31_Msk   (0x1UL << EXTI_EMR1_EM31_Pos)
 
#define EXTI_EMR1_EM31   EXTI_EMR1_EM31_Msk
 
#define EXTI_RTSR1_RT0_Pos   (0U)
 
#define EXTI_RTSR1_RT0_Msk   (0x1UL << EXTI_RTSR1_RT0_Pos)
 
#define EXTI_RTSR1_RT0   EXTI_RTSR1_RT0_Msk
 
#define EXTI_RTSR1_RT1_Pos   (1U)
 
#define EXTI_RTSR1_RT1_Msk   (0x1UL << EXTI_RTSR1_RT1_Pos)
 
#define EXTI_RTSR1_RT1   EXTI_RTSR1_RT1_Msk
 
#define EXTI_RTSR1_RT2_Pos   (2U)
 
#define EXTI_RTSR1_RT2_Msk   (0x1UL << EXTI_RTSR1_RT2_Pos)
 
#define EXTI_RTSR1_RT2   EXTI_RTSR1_RT2_Msk
 
#define EXTI_RTSR1_RT3_Pos   (3U)
 
#define EXTI_RTSR1_RT3_Msk   (0x1UL << EXTI_RTSR1_RT3_Pos)
 
#define EXTI_RTSR1_RT3   EXTI_RTSR1_RT3_Msk
 
#define EXTI_RTSR1_RT4_Pos   (4U)
 
#define EXTI_RTSR1_RT4_Msk   (0x1UL << EXTI_RTSR1_RT4_Pos)
 
#define EXTI_RTSR1_RT4   EXTI_RTSR1_RT4_Msk
 
#define EXTI_RTSR1_RT5_Pos   (5U)
 
#define EXTI_RTSR1_RT5_Msk   (0x1UL << EXTI_RTSR1_RT5_Pos)
 
#define EXTI_RTSR1_RT5   EXTI_RTSR1_RT5_Msk
 
#define EXTI_RTSR1_RT6_Pos   (6U)
 
#define EXTI_RTSR1_RT6_Msk   (0x1UL << EXTI_RTSR1_RT6_Pos)
 
#define EXTI_RTSR1_RT6   EXTI_RTSR1_RT6_Msk
 
#define EXTI_RTSR1_RT7_Pos   (7U)
 
#define EXTI_RTSR1_RT7_Msk   (0x1UL << EXTI_RTSR1_RT7_Pos)
 
#define EXTI_RTSR1_RT7   EXTI_RTSR1_RT7_Msk
 
#define EXTI_RTSR1_RT8_Pos   (8U)
 
#define EXTI_RTSR1_RT8_Msk   (0x1UL << EXTI_RTSR1_RT8_Pos)
 
#define EXTI_RTSR1_RT8   EXTI_RTSR1_RT8_Msk
 
#define EXTI_RTSR1_RT9_Pos   (9U)
 
#define EXTI_RTSR1_RT9_Msk   (0x1UL << EXTI_RTSR1_RT9_Pos)
 
#define EXTI_RTSR1_RT9   EXTI_RTSR1_RT9_Msk
 
#define EXTI_RTSR1_RT10_Pos   (10U)
 
#define EXTI_RTSR1_RT10_Msk   (0x1UL << EXTI_RTSR1_RT10_Pos)
 
#define EXTI_RTSR1_RT10   EXTI_RTSR1_RT10_Msk
 
#define EXTI_RTSR1_RT11_Pos   (11U)
 
#define EXTI_RTSR1_RT11_Msk   (0x1UL << EXTI_RTSR1_RT11_Pos)
 
#define EXTI_RTSR1_RT11   EXTI_RTSR1_RT11_Msk
 
#define EXTI_RTSR1_RT12_Pos   (12U)
 
#define EXTI_RTSR1_RT12_Msk   (0x1UL << EXTI_RTSR1_RT12_Pos)
 
#define EXTI_RTSR1_RT12   EXTI_RTSR1_RT12_Msk
 
#define EXTI_RTSR1_RT13_Pos   (13U)
 
#define EXTI_RTSR1_RT13_Msk   (0x1UL << EXTI_RTSR1_RT13_Pos)
 
#define EXTI_RTSR1_RT13   EXTI_RTSR1_RT13_Msk
 
#define EXTI_RTSR1_RT14_Pos   (14U)
 
#define EXTI_RTSR1_RT14_Msk   (0x1UL << EXTI_RTSR1_RT14_Pos)
 
#define EXTI_RTSR1_RT14   EXTI_RTSR1_RT14_Msk
 
#define EXTI_RTSR1_RT15_Pos   (15U)
 
#define EXTI_RTSR1_RT15_Msk   (0x1UL << EXTI_RTSR1_RT15_Pos)
 
#define EXTI_RTSR1_RT15   EXTI_RTSR1_RT15_Msk
 
#define EXTI_RTSR1_RT16_Pos   (16U)
 
#define EXTI_RTSR1_RT16_Msk   (0x1UL << EXTI_RTSR1_RT16_Pos)
 
#define EXTI_RTSR1_RT16   EXTI_RTSR1_RT16_Msk
 
#define EXTI_RTSR1_RT18_Pos   (18U)
 
#define EXTI_RTSR1_RT18_Msk   (0x1UL << EXTI_RTSR1_RT18_Pos)
 
#define EXTI_RTSR1_RT18   EXTI_RTSR1_RT18_Msk
 
#define EXTI_RTSR1_RT19_Pos   (19U)
 
#define EXTI_RTSR1_RT19_Msk   (0x1UL << EXTI_RTSR1_RT19_Pos)
 
#define EXTI_RTSR1_RT19   EXTI_RTSR1_RT19_Msk
 
#define EXTI_RTSR1_RT20_Pos   (20U)
 
#define EXTI_RTSR1_RT20_Msk   (0x1UL << EXTI_RTSR1_RT20_Pos)
 
#define EXTI_RTSR1_RT20   EXTI_RTSR1_RT20_Msk
 
#define EXTI_RTSR1_RT21_Pos   (21U)
 
#define EXTI_RTSR1_RT21_Msk   (0x1UL << EXTI_RTSR1_RT21_Pos)
 
#define EXTI_RTSR1_RT21   EXTI_RTSR1_RT21_Msk
 
#define EXTI_RTSR1_RT22_Pos   (22U)
 
#define EXTI_RTSR1_RT22_Msk   (0x1UL << EXTI_RTSR1_RT22_Pos)
 
#define EXTI_RTSR1_RT22   EXTI_RTSR1_RT22_Msk
 
#define EXTI_FTSR1_FT0_Pos   (0U)
 
#define EXTI_FTSR1_FT0_Msk   (0x1UL << EXTI_FTSR1_FT0_Pos)
 
#define EXTI_FTSR1_FT0   EXTI_FTSR1_FT0_Msk
 
#define EXTI_FTSR1_FT1_Pos   (1U)
 
#define EXTI_FTSR1_FT1_Msk   (0x1UL << EXTI_FTSR1_FT1_Pos)
 
#define EXTI_FTSR1_FT1   EXTI_FTSR1_FT1_Msk
 
#define EXTI_FTSR1_FT2_Pos   (2U)
 
#define EXTI_FTSR1_FT2_Msk   (0x1UL << EXTI_FTSR1_FT2_Pos)
 
#define EXTI_FTSR1_FT2   EXTI_FTSR1_FT2_Msk
 
#define EXTI_FTSR1_FT3_Pos   (3U)
 
#define EXTI_FTSR1_FT3_Msk   (0x1UL << EXTI_FTSR1_FT3_Pos)
 
#define EXTI_FTSR1_FT3   EXTI_FTSR1_FT3_Msk
 
#define EXTI_FTSR1_FT4_Pos   (4U)
 
#define EXTI_FTSR1_FT4_Msk   (0x1UL << EXTI_FTSR1_FT4_Pos)
 
#define EXTI_FTSR1_FT4   EXTI_FTSR1_FT4_Msk
 
#define EXTI_FTSR1_FT5_Pos   (5U)
 
#define EXTI_FTSR1_FT5_Msk   (0x1UL << EXTI_FTSR1_FT5_Pos)
 
#define EXTI_FTSR1_FT5   EXTI_FTSR1_FT5_Msk
 
#define EXTI_FTSR1_FT6_Pos   (6U)
 
#define EXTI_FTSR1_FT6_Msk   (0x1UL << EXTI_FTSR1_FT6_Pos)
 
#define EXTI_FTSR1_FT6   EXTI_FTSR1_FT6_Msk
 
#define EXTI_FTSR1_FT7_Pos   (7U)
 
#define EXTI_FTSR1_FT7_Msk   (0x1UL << EXTI_FTSR1_FT7_Pos)
 
#define EXTI_FTSR1_FT7   EXTI_FTSR1_FT7_Msk
 
#define EXTI_FTSR1_FT8_Pos   (8U)
 
#define EXTI_FTSR1_FT8_Msk   (0x1UL << EXTI_FTSR1_FT8_Pos)
 
#define EXTI_FTSR1_FT8   EXTI_FTSR1_FT8_Msk
 
#define EXTI_FTSR1_FT9_Pos   (9U)
 
#define EXTI_FTSR1_FT9_Msk   (0x1UL << EXTI_FTSR1_FT9_Pos)
 
#define EXTI_FTSR1_FT9   EXTI_FTSR1_FT9_Msk
 
#define EXTI_FTSR1_FT10_Pos   (10U)
 
#define EXTI_FTSR1_FT10_Msk   (0x1UL << EXTI_FTSR1_FT10_Pos)
 
#define EXTI_FTSR1_FT10   EXTI_FTSR1_FT10_Msk
 
#define EXTI_FTSR1_FT11_Pos   (11U)
 
#define EXTI_FTSR1_FT11_Msk   (0x1UL << EXTI_FTSR1_FT11_Pos)
 
#define EXTI_FTSR1_FT11   EXTI_FTSR1_FT11_Msk
 
#define EXTI_FTSR1_FT12_Pos   (12U)
 
#define EXTI_FTSR1_FT12_Msk   (0x1UL << EXTI_FTSR1_FT12_Pos)
 
#define EXTI_FTSR1_FT12   EXTI_FTSR1_FT12_Msk
 
#define EXTI_FTSR1_FT13_Pos   (13U)
 
#define EXTI_FTSR1_FT13_Msk   (0x1UL << EXTI_FTSR1_FT13_Pos)
 
#define EXTI_FTSR1_FT13   EXTI_FTSR1_FT13_Msk
 
#define EXTI_FTSR1_FT14_Pos   (14U)
 
#define EXTI_FTSR1_FT14_Msk   (0x1UL << EXTI_FTSR1_FT14_Pos)
 
#define EXTI_FTSR1_FT14   EXTI_FTSR1_FT14_Msk
 
#define EXTI_FTSR1_FT15_Pos   (15U)
 
#define EXTI_FTSR1_FT15_Msk   (0x1UL << EXTI_FTSR1_FT15_Pos)
 
#define EXTI_FTSR1_FT15   EXTI_FTSR1_FT15_Msk
 
#define EXTI_FTSR1_FT16_Pos   (16U)
 
#define EXTI_FTSR1_FT16_Msk   (0x1UL << EXTI_FTSR1_FT16_Pos)
 
#define EXTI_FTSR1_FT16   EXTI_FTSR1_FT16_Msk
 
#define EXTI_FTSR1_FT18_Pos   (18U)
 
#define EXTI_FTSR1_FT18_Msk   (0x1UL << EXTI_FTSR1_FT18_Pos)
 
#define EXTI_FTSR1_FT18   EXTI_FTSR1_FT18_Msk
 
#define EXTI_FTSR1_FT19_Pos   (19U)
 
#define EXTI_FTSR1_FT19_Msk   (0x1UL << EXTI_FTSR1_FT19_Pos)
 
#define EXTI_FTSR1_FT19   EXTI_FTSR1_FT19_Msk
 
#define EXTI_FTSR1_FT20_Pos   (20U)
 
#define EXTI_FTSR1_FT20_Msk   (0x1UL << EXTI_FTSR1_FT20_Pos)
 
#define EXTI_FTSR1_FT20   EXTI_FTSR1_FT20_Msk
 
#define EXTI_FTSR1_FT21_Pos   (21U)
 
#define EXTI_FTSR1_FT21_Msk   (0x1UL << EXTI_FTSR1_FT21_Pos)
 
#define EXTI_FTSR1_FT21   EXTI_FTSR1_FT21_Msk
 
#define EXTI_FTSR1_FT22_Pos   (22U)
 
#define EXTI_FTSR1_FT22_Msk   (0x1UL << EXTI_FTSR1_FT22_Pos)
 
#define EXTI_FTSR1_FT22   EXTI_FTSR1_FT22_Msk
 
#define EXTI_SWIER1_SWI0_Pos   (0U)
 
#define EXTI_SWIER1_SWI0_Msk   (0x1UL << EXTI_SWIER1_SWI0_Pos)
 
#define EXTI_SWIER1_SWI0   EXTI_SWIER1_SWI0_Msk
 
#define EXTI_SWIER1_SWI1_Pos   (1U)
 
#define EXTI_SWIER1_SWI1_Msk   (0x1UL << EXTI_SWIER1_SWI1_Pos)
 
#define EXTI_SWIER1_SWI1   EXTI_SWIER1_SWI1_Msk
 
#define EXTI_SWIER1_SWI2_Pos   (2U)
 
#define EXTI_SWIER1_SWI2_Msk   (0x1UL << EXTI_SWIER1_SWI2_Pos)
 
#define EXTI_SWIER1_SWI2   EXTI_SWIER1_SWI2_Msk
 
#define EXTI_SWIER1_SWI3_Pos   (3U)
 
#define EXTI_SWIER1_SWI3_Msk   (0x1UL << EXTI_SWIER1_SWI3_Pos)
 
#define EXTI_SWIER1_SWI3   EXTI_SWIER1_SWI3_Msk
 
#define EXTI_SWIER1_SWI4_Pos   (4U)
 
#define EXTI_SWIER1_SWI4_Msk   (0x1UL << EXTI_SWIER1_SWI4_Pos)
 
#define EXTI_SWIER1_SWI4   EXTI_SWIER1_SWI4_Msk
 
#define EXTI_SWIER1_SWI5_Pos   (5U)
 
#define EXTI_SWIER1_SWI5_Msk   (0x1UL << EXTI_SWIER1_SWI5_Pos)
 
#define EXTI_SWIER1_SWI5   EXTI_SWIER1_SWI5_Msk
 
#define EXTI_SWIER1_SWI6_Pos   (6U)
 
#define EXTI_SWIER1_SWI6_Msk   (0x1UL << EXTI_SWIER1_SWI6_Pos)
 
#define EXTI_SWIER1_SWI6   EXTI_SWIER1_SWI6_Msk
 
#define EXTI_SWIER1_SWI7_Pos   (7U)
 
#define EXTI_SWIER1_SWI7_Msk   (0x1UL << EXTI_SWIER1_SWI7_Pos)
 
#define EXTI_SWIER1_SWI7   EXTI_SWIER1_SWI7_Msk
 
#define EXTI_SWIER1_SWI8_Pos   (8U)
 
#define EXTI_SWIER1_SWI8_Msk   (0x1UL << EXTI_SWIER1_SWI8_Pos)
 
#define EXTI_SWIER1_SWI8   EXTI_SWIER1_SWI8_Msk
 
#define EXTI_SWIER1_SWI9_Pos   (9U)
 
#define EXTI_SWIER1_SWI9_Msk   (0x1UL << EXTI_SWIER1_SWI9_Pos)
 
#define EXTI_SWIER1_SWI9   EXTI_SWIER1_SWI9_Msk
 
#define EXTI_SWIER1_SWI10_Pos   (10U)
 
#define EXTI_SWIER1_SWI10_Msk   (0x1UL << EXTI_SWIER1_SWI10_Pos)
 
#define EXTI_SWIER1_SWI10   EXTI_SWIER1_SWI10_Msk
 
#define EXTI_SWIER1_SWI11_Pos   (11U)
 
#define EXTI_SWIER1_SWI11_Msk   (0x1UL << EXTI_SWIER1_SWI11_Pos)
 
#define EXTI_SWIER1_SWI11   EXTI_SWIER1_SWI11_Msk
 
#define EXTI_SWIER1_SWI12_Pos   (12U)
 
#define EXTI_SWIER1_SWI12_Msk   (0x1UL << EXTI_SWIER1_SWI12_Pos)
 
#define EXTI_SWIER1_SWI12   EXTI_SWIER1_SWI12_Msk
 
#define EXTI_SWIER1_SWI13_Pos   (13U)
 
#define EXTI_SWIER1_SWI13_Msk   (0x1UL << EXTI_SWIER1_SWI13_Pos)
 
#define EXTI_SWIER1_SWI13   EXTI_SWIER1_SWI13_Msk
 
#define EXTI_SWIER1_SWI14_Pos   (14U)
 
#define EXTI_SWIER1_SWI14_Msk   (0x1UL << EXTI_SWIER1_SWI14_Pos)
 
#define EXTI_SWIER1_SWI14   EXTI_SWIER1_SWI14_Msk
 
#define EXTI_SWIER1_SWI15_Pos   (15U)
 
#define EXTI_SWIER1_SWI15_Msk   (0x1UL << EXTI_SWIER1_SWI15_Pos)
 
#define EXTI_SWIER1_SWI15   EXTI_SWIER1_SWI15_Msk
 
#define EXTI_SWIER1_SWI16_Pos   (16U)
 
#define EXTI_SWIER1_SWI16_Msk   (0x1UL << EXTI_SWIER1_SWI16_Pos)
 
#define EXTI_SWIER1_SWI16   EXTI_SWIER1_SWI16_Msk
 
#define EXTI_SWIER1_SWI18_Pos   (18U)
 
#define EXTI_SWIER1_SWI18_Msk   (0x1UL << EXTI_SWIER1_SWI18_Pos)
 
#define EXTI_SWIER1_SWI18   EXTI_SWIER1_SWI18_Msk
 
#define EXTI_SWIER1_SWI19_Pos   (19U)
 
#define EXTI_SWIER1_SWI19_Msk   (0x1UL << EXTI_SWIER1_SWI19_Pos)
 
#define EXTI_SWIER1_SWI19   EXTI_SWIER1_SWI19_Msk
 
#define EXTI_SWIER1_SWI20_Pos   (20U)
 
#define EXTI_SWIER1_SWI20_Msk   (0x1UL << EXTI_SWIER1_SWI20_Pos)
 
#define EXTI_SWIER1_SWI20   EXTI_SWIER1_SWI20_Msk
 
#define EXTI_SWIER1_SWI21_Pos   (21U)
 
#define EXTI_SWIER1_SWI21_Msk   (0x1UL << EXTI_SWIER1_SWI21_Pos)
 
#define EXTI_SWIER1_SWI21   EXTI_SWIER1_SWI21_Msk
 
#define EXTI_SWIER1_SWI22_Pos   (22U)
 
#define EXTI_SWIER1_SWI22_Msk   (0x1UL << EXTI_SWIER1_SWI22_Pos)
 
#define EXTI_SWIER1_SWI22   EXTI_SWIER1_SWI22_Msk
 
#define EXTI_PR1_PIF0_Pos   (0U)
 
#define EXTI_PR1_PIF0_Msk   (0x1UL << EXTI_PR1_PIF0_Pos)
 
#define EXTI_PR1_PIF0   EXTI_PR1_PIF0_Msk
 
#define EXTI_PR1_PIF1_Pos   (1U)
 
#define EXTI_PR1_PIF1_Msk   (0x1UL << EXTI_PR1_PIF1_Pos)
 
#define EXTI_PR1_PIF1   EXTI_PR1_PIF1_Msk
 
#define EXTI_PR1_PIF2_Pos   (2U)
 
#define EXTI_PR1_PIF2_Msk   (0x1UL << EXTI_PR1_PIF2_Pos)
 
#define EXTI_PR1_PIF2   EXTI_PR1_PIF2_Msk
 
#define EXTI_PR1_PIF3_Pos   (3U)
 
#define EXTI_PR1_PIF3_Msk   (0x1UL << EXTI_PR1_PIF3_Pos)
 
#define EXTI_PR1_PIF3   EXTI_PR1_PIF3_Msk
 
#define EXTI_PR1_PIF4_Pos   (4U)
 
#define EXTI_PR1_PIF4_Msk   (0x1UL << EXTI_PR1_PIF4_Pos)
 
#define EXTI_PR1_PIF4   EXTI_PR1_PIF4_Msk
 
#define EXTI_PR1_PIF5_Pos   (5U)
 
#define EXTI_PR1_PIF5_Msk   (0x1UL << EXTI_PR1_PIF5_Pos)
 
#define EXTI_PR1_PIF5   EXTI_PR1_PIF5_Msk
 
#define EXTI_PR1_PIF6_Pos   (6U)
 
#define EXTI_PR1_PIF6_Msk   (0x1UL << EXTI_PR1_PIF6_Pos)
 
#define EXTI_PR1_PIF6   EXTI_PR1_PIF6_Msk
 
#define EXTI_PR1_PIF7_Pos   (7U)
 
#define EXTI_PR1_PIF7_Msk   (0x1UL << EXTI_PR1_PIF7_Pos)
 
#define EXTI_PR1_PIF7   EXTI_PR1_PIF7_Msk
 
#define EXTI_PR1_PIF8_Pos   (8U)
 
#define EXTI_PR1_PIF8_Msk   (0x1UL << EXTI_PR1_PIF8_Pos)
 
#define EXTI_PR1_PIF8   EXTI_PR1_PIF8_Msk
 
#define EXTI_PR1_PIF9_Pos   (9U)
 
#define EXTI_PR1_PIF9_Msk   (0x1UL << EXTI_PR1_PIF9_Pos)
 
#define EXTI_PR1_PIF9   EXTI_PR1_PIF9_Msk
 
#define EXTI_PR1_PIF10_Pos   (10U)
 
#define EXTI_PR1_PIF10_Msk   (0x1UL << EXTI_PR1_PIF10_Pos)
 
#define EXTI_PR1_PIF10   EXTI_PR1_PIF10_Msk
 
#define EXTI_PR1_PIF11_Pos   (11U)
 
#define EXTI_PR1_PIF11_Msk   (0x1UL << EXTI_PR1_PIF11_Pos)
 
#define EXTI_PR1_PIF11   EXTI_PR1_PIF11_Msk
 
#define EXTI_PR1_PIF12_Pos   (12U)
 
#define EXTI_PR1_PIF12_Msk   (0x1UL << EXTI_PR1_PIF12_Pos)
 
#define EXTI_PR1_PIF12   EXTI_PR1_PIF12_Msk
 
#define EXTI_PR1_PIF13_Pos   (13U)
 
#define EXTI_PR1_PIF13_Msk   (0x1UL << EXTI_PR1_PIF13_Pos)
 
#define EXTI_PR1_PIF13   EXTI_PR1_PIF13_Msk
 
#define EXTI_PR1_PIF14_Pos   (14U)
 
#define EXTI_PR1_PIF14_Msk   (0x1UL << EXTI_PR1_PIF14_Pos)
 
#define EXTI_PR1_PIF14   EXTI_PR1_PIF14_Msk
 
#define EXTI_PR1_PIF15_Pos   (15U)
 
#define EXTI_PR1_PIF15_Msk   (0x1UL << EXTI_PR1_PIF15_Pos)
 
#define EXTI_PR1_PIF15   EXTI_PR1_PIF15_Msk
 
#define EXTI_PR1_PIF16_Pos   (16U)
 
#define EXTI_PR1_PIF16_Msk   (0x1UL << EXTI_PR1_PIF16_Pos)
 
#define EXTI_PR1_PIF16   EXTI_PR1_PIF16_Msk
 
#define EXTI_PR1_PIF18_Pos   (18U)
 
#define EXTI_PR1_PIF18_Msk   (0x1UL << EXTI_PR1_PIF18_Pos)
 
#define EXTI_PR1_PIF18   EXTI_PR1_PIF18_Msk
 
#define EXTI_PR1_PIF19_Pos   (19U)
 
#define EXTI_PR1_PIF19_Msk   (0x1UL << EXTI_PR1_PIF19_Pos)
 
#define EXTI_PR1_PIF19   EXTI_PR1_PIF19_Msk
 
#define EXTI_PR1_PIF20_Pos   (20U)
 
#define EXTI_PR1_PIF20_Msk   (0x1UL << EXTI_PR1_PIF20_Pos)
 
#define EXTI_PR1_PIF20   EXTI_PR1_PIF20_Msk
 
#define EXTI_PR1_PIF21_Pos   (21U)
 
#define EXTI_PR1_PIF21_Msk   (0x1UL << EXTI_PR1_PIF21_Pos)
 
#define EXTI_PR1_PIF21   EXTI_PR1_PIF21_Msk
 
#define EXTI_PR1_PIF22_Pos   (22U)
 
#define EXTI_PR1_PIF22_Msk   (0x1UL << EXTI_PR1_PIF22_Pos)
 
#define EXTI_PR1_PIF22   EXTI_PR1_PIF22_Msk
 
#define EXTI_IMR2_IM32_Pos   (0U)
 
#define EXTI_IMR2_IM32_Msk   (0x1UL << EXTI_IMR2_IM32_Pos)
 
#define EXTI_IMR2_IM32   EXTI_IMR2_IM32_Msk
 
#define EXTI_IMR2_IM33_Pos   (1U)
 
#define EXTI_IMR2_IM33_Msk   (0x1UL << EXTI_IMR2_IM33_Pos)
 
#define EXTI_IMR2_IM33   EXTI_IMR2_IM33_Msk
 
#define EXTI_IMR2_IM34_Pos   (2U)
 
#define EXTI_IMR2_IM34_Msk   (0x1UL << EXTI_IMR2_IM34_Pos)
 
#define EXTI_IMR2_IM34   EXTI_IMR2_IM34_Msk
 
#define EXTI_IMR2_IM35_Pos   (3U)
 
#define EXTI_IMR2_IM35_Msk   (0x1UL << EXTI_IMR2_IM35_Pos)
 
#define EXTI_IMR2_IM35   EXTI_IMR2_IM35_Msk
 
#define EXTI_IMR2_IM36_Pos   (4U)
 
#define EXTI_IMR2_IM36_Msk   (0x1UL << EXTI_IMR2_IM36_Pos)
 
#define EXTI_IMR2_IM36   EXTI_IMR2_IM36_Msk
 
#define EXTI_IMR2_IM37_Pos   (5U)
 
#define EXTI_IMR2_IM37_Msk   (0x1UL << EXTI_IMR2_IM37_Pos)
 
#define EXTI_IMR2_IM37   EXTI_IMR2_IM37_Msk
 
#define EXTI_IMR2_IM38_Pos   (6U)
 
#define EXTI_IMR2_IM38_Msk   (0x1UL << EXTI_IMR2_IM38_Pos)
 
#define EXTI_IMR2_IM38   EXTI_IMR2_IM38_Msk
 
#define EXTI_IMR2_IM_Pos   (0U)
 
#define EXTI_IMR2_IM_Msk   (0x7FUL << EXTI_IMR2_IM_Pos)
 
#define EXTI_IMR2_IM   EXTI_IMR2_IM_Msk
 
#define EXTI_EMR2_EM32_Pos   (0U)
 
#define EXTI_EMR2_EM32_Msk   (0x1UL << EXTI_EMR2_EM32_Pos)
 
#define EXTI_EMR2_EM32   EXTI_EMR2_EM32_Msk
 
#define EXTI_EMR2_EM33_Pos   (1U)
 
#define EXTI_EMR2_EM33_Msk   (0x1UL << EXTI_EMR2_EM33_Pos)
 
#define EXTI_EMR2_EM33   EXTI_EMR2_EM33_Msk
 
#define EXTI_EMR2_EM34_Pos   (2U)
 
#define EXTI_EMR2_EM34_Msk   (0x1UL << EXTI_EMR2_EM34_Pos)
 
#define EXTI_EMR2_EM34   EXTI_EMR2_EM34_Msk
 
#define EXTI_EMR2_EM35_Pos   (3U)
 
#define EXTI_EMR2_EM35_Msk   (0x1UL << EXTI_EMR2_EM35_Pos)
 
#define EXTI_EMR2_EM35   EXTI_EMR2_EM35_Msk
 
#define EXTI_EMR2_EM36_Pos   (4U)
 
#define EXTI_EMR2_EM36_Msk   (0x1UL << EXTI_EMR2_EM36_Pos)
 
#define EXTI_EMR2_EM36   EXTI_EMR2_EM36_Msk
 
#define EXTI_EMR2_EM37_Pos   (5U)
 
#define EXTI_EMR2_EM37_Msk   (0x1UL << EXTI_EMR2_EM37_Pos)
 
#define EXTI_EMR2_EM37   EXTI_EMR2_EM37_Msk
 
#define EXTI_EMR2_EM38_Pos   (6U)
 
#define EXTI_EMR2_EM38_Msk   (0x1UL << EXTI_EMR2_EM38_Pos)
 
#define EXTI_EMR2_EM38   EXTI_EMR2_EM38_Msk
 
#define EXTI_EMR2_EM_Pos   (0U)
 
#define EXTI_EMR2_EM_Msk   (0x7FUL << EXTI_EMR2_EM_Pos)
 
#define EXTI_EMR2_EM   EXTI_EMR2_EM_Msk
 
#define EXTI_RTSR2_RT35_Pos   (3U)
 
#define EXTI_RTSR2_RT35_Msk   (0x1UL << EXTI_RTSR2_RT35_Pos)
 
#define EXTI_RTSR2_RT35   EXTI_RTSR2_RT35_Msk
 
#define EXTI_RTSR2_RT36_Pos   (4U)
 
#define EXTI_RTSR2_RT36_Msk   (0x1UL << EXTI_RTSR2_RT36_Pos)
 
#define EXTI_RTSR2_RT36   EXTI_RTSR2_RT36_Msk
 
#define EXTI_RTSR2_RT37_Pos   (5U)
 
#define EXTI_RTSR2_RT37_Msk   (0x1UL << EXTI_RTSR2_RT37_Pos)
 
#define EXTI_RTSR2_RT37   EXTI_RTSR2_RT37_Msk
 
#define EXTI_RTSR2_RT38_Pos   (6U)
 
#define EXTI_RTSR2_RT38_Msk   (0x1UL << EXTI_RTSR2_RT38_Pos)
 
#define EXTI_RTSR2_RT38   EXTI_RTSR2_RT38_Msk
 
#define EXTI_FTSR2_FT35_Pos   (3U)
 
#define EXTI_FTSR2_FT35_Msk   (0x1UL << EXTI_FTSR2_FT35_Pos)
 
#define EXTI_FTSR2_FT35   EXTI_FTSR2_FT35_Msk
 
#define EXTI_FTSR2_FT36_Pos   (4U)
 
#define EXTI_FTSR2_FT36_Msk   (0x1UL << EXTI_FTSR2_FT36_Pos)
 
#define EXTI_FTSR2_FT36   EXTI_FTSR2_FT36_Msk
 
#define EXTI_FTSR2_FT37_Pos   (5U)
 
#define EXTI_FTSR2_FT37_Msk   (0x1UL << EXTI_FTSR2_FT37_Pos)
 
#define EXTI_FTSR2_FT37   EXTI_FTSR2_FT37_Msk
 
#define EXTI_FTSR2_FT38_Pos   (6U)
 
#define EXTI_FTSR2_FT38_Msk   (0x1UL << EXTI_FTSR2_FT38_Pos)
 
#define EXTI_FTSR2_FT38   EXTI_FTSR2_FT38_Msk
 
#define EXTI_SWIER2_SWI35_Pos   (3U)
 
#define EXTI_SWIER2_SWI35_Msk   (0x1UL << EXTI_SWIER2_SWI35_Pos)
 
#define EXTI_SWIER2_SWI35   EXTI_SWIER2_SWI35_Msk
 
#define EXTI_SWIER2_SWI36_Pos   (4U)
 
#define EXTI_SWIER2_SWI36_Msk   (0x1UL << EXTI_SWIER2_SWI36_Pos)
 
#define EXTI_SWIER2_SWI36   EXTI_SWIER2_SWI36_Msk
 
#define EXTI_SWIER2_SWI37_Pos   (5U)
 
#define EXTI_SWIER2_SWI37_Msk   (0x1UL << EXTI_SWIER2_SWI37_Pos)
 
#define EXTI_SWIER2_SWI37   EXTI_SWIER2_SWI37_Msk
 
#define EXTI_SWIER2_SWI38_Pos   (6U)
 
#define EXTI_SWIER2_SWI38_Msk   (0x1UL << EXTI_SWIER2_SWI38_Pos)
 
#define EXTI_SWIER2_SWI38   EXTI_SWIER2_SWI38_Msk
 
#define EXTI_PR2_PIF35_Pos   (3U)
 
#define EXTI_PR2_PIF35_Msk   (0x1UL << EXTI_PR2_PIF35_Pos)
 
#define EXTI_PR2_PIF35   EXTI_PR2_PIF35_Msk
 
#define EXTI_PR2_PIF36_Pos   (4U)
 
#define EXTI_PR2_PIF36_Msk   (0x1UL << EXTI_PR2_PIF36_Pos)
 
#define EXTI_PR2_PIF36   EXTI_PR2_PIF36_Msk
 
#define EXTI_PR2_PIF37_Pos   (5U)
 
#define EXTI_PR2_PIF37_Msk   (0x1UL << EXTI_PR2_PIF37_Pos)
 
#define EXTI_PR2_PIF37   EXTI_PR2_PIF37_Msk
 
#define EXTI_PR2_PIF38_Pos   (6U)
 
#define EXTI_PR2_PIF38_Msk   (0x1UL << EXTI_PR2_PIF38_Pos)
 
#define EXTI_PR2_PIF38   EXTI_PR2_PIF38_Msk
 
#define FLASH_ACR_LATENCY_Pos   (0U)
 
#define FLASH_ACR_LATENCY_Msk   (0x7UL << FLASH_ACR_LATENCY_Pos)
 
#define FLASH_ACR_LATENCY   FLASH_ACR_LATENCY_Msk
 
#define FLASH_ACR_LATENCY_0WS   (0x00000000UL)
 
#define FLASH_ACR_LATENCY_1WS   (0x00000001UL)
 
#define FLASH_ACR_LATENCY_2WS   (0x00000002UL)
 
#define FLASH_ACR_LATENCY_3WS   (0x00000003UL)
 
#define FLASH_ACR_LATENCY_4WS   (0x00000004UL)
 
#define FLASH_ACR_PRFTEN_Pos   (8U)
 
#define FLASH_ACR_PRFTEN_Msk   (0x1UL << FLASH_ACR_PRFTEN_Pos)
 
#define FLASH_ACR_PRFTEN   FLASH_ACR_PRFTEN_Msk
 
#define FLASH_ACR_ICEN_Pos   (9U)
 
#define FLASH_ACR_ICEN_Msk   (0x1UL << FLASH_ACR_ICEN_Pos)
 
#define FLASH_ACR_ICEN   FLASH_ACR_ICEN_Msk
 
#define FLASH_ACR_DCEN_Pos   (10U)
 
#define FLASH_ACR_DCEN_Msk   (0x1UL << FLASH_ACR_DCEN_Pos)
 
#define FLASH_ACR_DCEN   FLASH_ACR_DCEN_Msk
 
#define FLASH_ACR_ICRST_Pos   (11U)
 
#define FLASH_ACR_ICRST_Msk   (0x1UL << FLASH_ACR_ICRST_Pos)
 
#define FLASH_ACR_ICRST   FLASH_ACR_ICRST_Msk
 
#define FLASH_ACR_DCRST_Pos   (12U)
 
#define FLASH_ACR_DCRST_Msk   (0x1UL << FLASH_ACR_DCRST_Pos)
 
#define FLASH_ACR_DCRST   FLASH_ACR_DCRST_Msk
 
#define FLASH_ACR_RUN_PD_Pos   (13U)
 
#define FLASH_ACR_RUN_PD_Msk   (0x1UL << FLASH_ACR_RUN_PD_Pos)
 
#define FLASH_ACR_RUN_PD   FLASH_ACR_RUN_PD_Msk
 
#define FLASH_ACR_SLEEP_PD_Pos   (14U)
 
#define FLASH_ACR_SLEEP_PD_Msk   (0x1UL << FLASH_ACR_SLEEP_PD_Pos)
 
#define FLASH_ACR_SLEEP_PD   FLASH_ACR_SLEEP_PD_Msk
 
#define FLASH_SR_EOP_Pos   (0U)
 
#define FLASH_SR_EOP_Msk   (0x1UL << FLASH_SR_EOP_Pos)
 
#define FLASH_SR_EOP   FLASH_SR_EOP_Msk
 
#define FLASH_SR_OPERR_Pos   (1U)
 
#define FLASH_SR_OPERR_Msk   (0x1UL << FLASH_SR_OPERR_Pos)
 
#define FLASH_SR_OPERR   FLASH_SR_OPERR_Msk
 
#define FLASH_SR_PROGERR_Pos   (3U)
 
#define FLASH_SR_PROGERR_Msk   (0x1UL << FLASH_SR_PROGERR_Pos)
 
#define FLASH_SR_PROGERR   FLASH_SR_PROGERR_Msk
 
#define FLASH_SR_WRPERR_Pos   (4U)
 
#define FLASH_SR_WRPERR_Msk   (0x1UL << FLASH_SR_WRPERR_Pos)
 
#define FLASH_SR_WRPERR   FLASH_SR_WRPERR_Msk
 
#define FLASH_SR_PGAERR_Pos   (5U)
 
#define FLASH_SR_PGAERR_Msk   (0x1UL << FLASH_SR_PGAERR_Pos)
 
#define FLASH_SR_PGAERR   FLASH_SR_PGAERR_Msk
 
#define FLASH_SR_SIZERR_Pos   (6U)
 
#define FLASH_SR_SIZERR_Msk   (0x1UL << FLASH_SR_SIZERR_Pos)
 
#define FLASH_SR_SIZERR   FLASH_SR_SIZERR_Msk
 
#define FLASH_SR_PGSERR_Pos   (7U)
 
#define FLASH_SR_PGSERR_Msk   (0x1UL << FLASH_SR_PGSERR_Pos)
 
#define FLASH_SR_PGSERR   FLASH_SR_PGSERR_Msk
 
#define FLASH_SR_MISERR_Pos   (8U)
 
#define FLASH_SR_MISERR_Msk   (0x1UL << FLASH_SR_MISERR_Pos)
 
#define FLASH_SR_MISERR   FLASH_SR_MISERR_Msk
 
#define FLASH_SR_FASTERR_Pos   (9U)
 
#define FLASH_SR_FASTERR_Msk   (0x1UL << FLASH_SR_FASTERR_Pos)
 
#define FLASH_SR_FASTERR   FLASH_SR_FASTERR_Msk
 
#define FLASH_SR_RDERR_Pos   (14U)
 
#define FLASH_SR_RDERR_Msk   (0x1UL << FLASH_SR_RDERR_Pos)
 
#define FLASH_SR_RDERR   FLASH_SR_RDERR_Msk
 
#define FLASH_SR_OPTVERR_Pos   (15U)
 
#define FLASH_SR_OPTVERR_Msk   (0x1UL << FLASH_SR_OPTVERR_Pos)
 
#define FLASH_SR_OPTVERR   FLASH_SR_OPTVERR_Msk
 
#define FLASH_SR_BSY_Pos   (16U)
 
#define FLASH_SR_BSY_Msk   (0x1UL << FLASH_SR_BSY_Pos)
 
#define FLASH_SR_BSY   FLASH_SR_BSY_Msk
 
#define FLASH_CR_PG_Pos   (0U)
 
#define FLASH_CR_PG_Msk   (0x1UL << FLASH_CR_PG_Pos)
 
#define FLASH_CR_PG   FLASH_CR_PG_Msk
 
#define FLASH_CR_PER_Pos   (1U)
 
#define FLASH_CR_PER_Msk   (0x1UL << FLASH_CR_PER_Pos)
 
#define FLASH_CR_PER   FLASH_CR_PER_Msk
 
#define FLASH_CR_MER1_Pos   (2U)
 
#define FLASH_CR_MER1_Msk   (0x1UL << FLASH_CR_MER1_Pos)
 
#define FLASH_CR_MER1   FLASH_CR_MER1_Msk
 
#define FLASH_CR_PNB_Pos   (3U)
 
#define FLASH_CR_PNB_Msk   (0xFFUL << FLASH_CR_PNB_Pos)
 
#define FLASH_CR_PNB   FLASH_CR_PNB_Msk
 
#define FLASH_CR_BKER_Pos   (11U)
 
#define FLASH_CR_BKER_Msk   (0x1UL << FLASH_CR_BKER_Pos)
 
#define FLASH_CR_BKER   FLASH_CR_BKER_Msk
 
#define FLASH_CR_MER2_Pos   (15U)
 
#define FLASH_CR_MER2_Msk   (0x1UL << FLASH_CR_MER2_Pos)
 
#define FLASH_CR_MER2   FLASH_CR_MER2_Msk
 
#define FLASH_CR_STRT_Pos   (16U)
 
#define FLASH_CR_STRT_Msk   (0x1UL << FLASH_CR_STRT_Pos)
 
#define FLASH_CR_STRT   FLASH_CR_STRT_Msk
 
#define FLASH_CR_OPTSTRT_Pos   (17U)
 
#define FLASH_CR_OPTSTRT_Msk   (0x1UL << FLASH_CR_OPTSTRT_Pos)
 
#define FLASH_CR_OPTSTRT   FLASH_CR_OPTSTRT_Msk
 
#define FLASH_CR_FSTPG_Pos   (18U)
 
#define FLASH_CR_FSTPG_Msk   (0x1UL << FLASH_CR_FSTPG_Pos)
 
#define FLASH_CR_FSTPG   FLASH_CR_FSTPG_Msk
 
#define FLASH_CR_EOPIE_Pos   (24U)
 
#define FLASH_CR_EOPIE_Msk   (0x1UL << FLASH_CR_EOPIE_Pos)
 
#define FLASH_CR_EOPIE   FLASH_CR_EOPIE_Msk
 
#define FLASH_CR_ERRIE_Pos   (25U)
 
#define FLASH_CR_ERRIE_Msk   (0x1UL << FLASH_CR_ERRIE_Pos)
 
#define FLASH_CR_ERRIE   FLASH_CR_ERRIE_Msk
 
#define FLASH_CR_RDERRIE_Pos   (26U)
 
#define FLASH_CR_RDERRIE_Msk   (0x1UL << FLASH_CR_RDERRIE_Pos)
 
#define FLASH_CR_RDERRIE   FLASH_CR_RDERRIE_Msk
 
#define FLASH_CR_OBL_LAUNCH_Pos   (27U)
 
#define FLASH_CR_OBL_LAUNCH_Msk   (0x1UL << FLASH_CR_OBL_LAUNCH_Pos)
 
#define FLASH_CR_OBL_LAUNCH   FLASH_CR_OBL_LAUNCH_Msk
 
#define FLASH_CR_OPTLOCK_Pos   (30U)
 
#define FLASH_CR_OPTLOCK_Msk   (0x1UL << FLASH_CR_OPTLOCK_Pos)
 
#define FLASH_CR_OPTLOCK   FLASH_CR_OPTLOCK_Msk
 
#define FLASH_CR_LOCK_Pos   (31U)
 
#define FLASH_CR_LOCK_Msk   (0x1UL << FLASH_CR_LOCK_Pos)
 
#define FLASH_CR_LOCK   FLASH_CR_LOCK_Msk
 
#define FLASH_ECCR_ADDR_ECC_Pos   (0U)
 
#define FLASH_ECCR_ADDR_ECC_Msk   (0x7FFFFUL << FLASH_ECCR_ADDR_ECC_Pos)
 
#define FLASH_ECCR_ADDR_ECC   FLASH_ECCR_ADDR_ECC_Msk
 
#define FLASH_ECCR_BK_ECC_Pos   (19U)
 
#define FLASH_ECCR_BK_ECC_Msk   (0x1UL << FLASH_ECCR_BK_ECC_Pos)
 
#define FLASH_ECCR_BK_ECC   FLASH_ECCR_BK_ECC_Msk
 
#define FLASH_ECCR_SYSF_ECC_Pos   (20U)
 
#define FLASH_ECCR_SYSF_ECC_Msk   (0x1UL << FLASH_ECCR_SYSF_ECC_Pos)
 
#define FLASH_ECCR_SYSF_ECC   FLASH_ECCR_SYSF_ECC_Msk
 
#define FLASH_ECCR_ECCIE_Pos   (24U)
 
#define FLASH_ECCR_ECCIE_Msk   (0x1UL << FLASH_ECCR_ECCIE_Pos)
 
#define FLASH_ECCR_ECCIE   FLASH_ECCR_ECCIE_Msk
 
#define FLASH_ECCR_ECCC_Pos   (30U)
 
#define FLASH_ECCR_ECCC_Msk   (0x1UL << FLASH_ECCR_ECCC_Pos)
 
#define FLASH_ECCR_ECCC   FLASH_ECCR_ECCC_Msk
 
#define FLASH_ECCR_ECCD_Pos   (31U)
 
#define FLASH_ECCR_ECCD_Msk   (0x1UL << FLASH_ECCR_ECCD_Pos)
 
#define FLASH_ECCR_ECCD   FLASH_ECCR_ECCD_Msk
 
#define FLASH_OPTR_RDP_Pos   (0U)
 
#define FLASH_OPTR_RDP_Msk   (0xFFUL << FLASH_OPTR_RDP_Pos)
 
#define FLASH_OPTR_RDP   FLASH_OPTR_RDP_Msk
 
#define FLASH_OPTR_BOR_LEV_Pos   (8U)
 
#define FLASH_OPTR_BOR_LEV_Msk   (0x7UL << FLASH_OPTR_BOR_LEV_Pos)
 
#define FLASH_OPTR_BOR_LEV   FLASH_OPTR_BOR_LEV_Msk
 
#define FLASH_OPTR_BOR_LEV_0   (0x0UL << FLASH_OPTR_BOR_LEV_Pos)
 
#define FLASH_OPTR_BOR_LEV_1   (0x1UL << FLASH_OPTR_BOR_LEV_Pos)
 
#define FLASH_OPTR_BOR_LEV_2   (0x2UL << FLASH_OPTR_BOR_LEV_Pos)
 
#define FLASH_OPTR_BOR_LEV_3   (0x3UL << FLASH_OPTR_BOR_LEV_Pos)
 
#define FLASH_OPTR_BOR_LEV_4   (0x4UL << FLASH_OPTR_BOR_LEV_Pos)
 
#define FLASH_OPTR_nRST_STOP_Pos   (12U)
 
#define FLASH_OPTR_nRST_STOP_Msk   (0x1UL << FLASH_OPTR_nRST_STOP_Pos)
 
#define FLASH_OPTR_nRST_STOP   FLASH_OPTR_nRST_STOP_Msk
 
#define FLASH_OPTR_nRST_STDBY_Pos   (13U)
 
#define FLASH_OPTR_nRST_STDBY_Msk   (0x1UL << FLASH_OPTR_nRST_STDBY_Pos)
 
#define FLASH_OPTR_nRST_STDBY   FLASH_OPTR_nRST_STDBY_Msk
 
#define FLASH_OPTR_nRST_SHDW_Pos   (14U)
 
#define FLASH_OPTR_nRST_SHDW_Msk   (0x1UL << FLASH_OPTR_nRST_SHDW_Pos)
 
#define FLASH_OPTR_nRST_SHDW   FLASH_OPTR_nRST_SHDW_Msk
 
#define FLASH_OPTR_IWDG_SW_Pos   (16U)
 
#define FLASH_OPTR_IWDG_SW_Msk   (0x1UL << FLASH_OPTR_IWDG_SW_Pos)
 
#define FLASH_OPTR_IWDG_SW   FLASH_OPTR_IWDG_SW_Msk
 
#define FLASH_OPTR_IWDG_STOP_Pos   (17U)
 
#define FLASH_OPTR_IWDG_STOP_Msk   (0x1UL << FLASH_OPTR_IWDG_STOP_Pos)
 
#define FLASH_OPTR_IWDG_STOP   FLASH_OPTR_IWDG_STOP_Msk
 
#define FLASH_OPTR_IWDG_STDBY_Pos   (18U)
 
#define FLASH_OPTR_IWDG_STDBY_Msk   (0x1UL << FLASH_OPTR_IWDG_STDBY_Pos)
 
#define FLASH_OPTR_IWDG_STDBY   FLASH_OPTR_IWDG_STDBY_Msk
 
#define FLASH_OPTR_WWDG_SW_Pos   (19U)
 
#define FLASH_OPTR_WWDG_SW_Msk   (0x1UL << FLASH_OPTR_WWDG_SW_Pos)
 
#define FLASH_OPTR_WWDG_SW   FLASH_OPTR_WWDG_SW_Msk
 
#define FLASH_OPTR_BFB2_Pos   (20U)
 
#define FLASH_OPTR_BFB2_Msk   (0x1UL << FLASH_OPTR_BFB2_Pos)
 
#define FLASH_OPTR_BFB2   FLASH_OPTR_BFB2_Msk
 
#define FLASH_OPTR_DUALBANK_Pos   (21U)
 
#define FLASH_OPTR_DUALBANK_Msk   (0x1UL << FLASH_OPTR_DUALBANK_Pos)
 
#define FLASH_OPTR_DUALBANK   FLASH_OPTR_DUALBANK_Msk
 
#define FLASH_OPTR_nBOOT1_Pos   (23U)
 
#define FLASH_OPTR_nBOOT1_Msk   (0x1UL << FLASH_OPTR_nBOOT1_Pos)
 
#define FLASH_OPTR_nBOOT1   FLASH_OPTR_nBOOT1_Msk
 
#define FLASH_OPTR_SRAM2_PE_Pos   (24U)
 
#define FLASH_OPTR_SRAM2_PE_Msk   (0x1UL << FLASH_OPTR_SRAM2_PE_Pos)
 
#define FLASH_OPTR_SRAM2_PE   FLASH_OPTR_SRAM2_PE_Msk
 
#define FLASH_OPTR_SRAM2_RST_Pos   (25U)
 
#define FLASH_OPTR_SRAM2_RST_Msk   (0x1UL << FLASH_OPTR_SRAM2_RST_Pos)
 
#define FLASH_OPTR_SRAM2_RST   FLASH_OPTR_SRAM2_RST_Msk
 
#define FLASH_PCROP1SR_PCROP1_STRT_Pos   (0U)
 
#define FLASH_PCROP1SR_PCROP1_STRT_Msk   (0xFFFFUL << FLASH_PCROP1SR_PCROP1_STRT_Pos)
 
#define FLASH_PCROP1SR_PCROP1_STRT   FLASH_PCROP1SR_PCROP1_STRT_Msk
 
#define FLASH_PCROP1ER_PCROP1_END_Pos   (0U)
 
#define FLASH_PCROP1ER_PCROP1_END_Msk   (0xFFFFUL << FLASH_PCROP1ER_PCROP1_END_Pos)
 
#define FLASH_PCROP1ER_PCROP1_END   FLASH_PCROP1ER_PCROP1_END_Msk
 
#define FLASH_PCROP1ER_PCROP_RDP_Pos   (31U)
 
#define FLASH_PCROP1ER_PCROP_RDP_Msk   (0x1UL << FLASH_PCROP1ER_PCROP_RDP_Pos)
 
#define FLASH_PCROP1ER_PCROP_RDP   FLASH_PCROP1ER_PCROP_RDP_Msk
 
#define FLASH_WRP1AR_WRP1A_STRT_Pos   (0U)
 
#define FLASH_WRP1AR_WRP1A_STRT_Msk   (0xFFUL << FLASH_WRP1AR_WRP1A_STRT_Pos)
 
#define FLASH_WRP1AR_WRP1A_STRT   FLASH_WRP1AR_WRP1A_STRT_Msk
 
#define FLASH_WRP1AR_WRP1A_END_Pos   (16U)
 
#define FLASH_WRP1AR_WRP1A_END_Msk   (0xFFUL << FLASH_WRP1AR_WRP1A_END_Pos)
 
#define FLASH_WRP1AR_WRP1A_END   FLASH_WRP1AR_WRP1A_END_Msk
 
#define FLASH_WRP1BR_WRP1B_STRT_Pos   (0U)
 
#define FLASH_WRP1BR_WRP1B_STRT_Msk   (0xFFUL << FLASH_WRP1BR_WRP1B_STRT_Pos)
 
#define FLASH_WRP1BR_WRP1B_STRT   FLASH_WRP1BR_WRP1B_STRT_Msk
 
#define FLASH_WRP1BR_WRP1B_END_Pos   (16U)
 
#define FLASH_WRP1BR_WRP1B_END_Msk   (0xFFUL << FLASH_WRP1BR_WRP1B_END_Pos)
 
#define FLASH_WRP1BR_WRP1B_END   FLASH_WRP1BR_WRP1B_END_Msk
 
#define FLASH_PCROP2SR_PCROP2_STRT_Pos   (0U)
 
#define FLASH_PCROP2SR_PCROP2_STRT_Msk   (0xFFFFUL << FLASH_PCROP2SR_PCROP2_STRT_Pos)
 
#define FLASH_PCROP2SR_PCROP2_STRT   FLASH_PCROP2SR_PCROP2_STRT_Msk
 
#define FLASH_PCROP2ER_PCROP2_END_Pos   (0U)
 
#define FLASH_PCROP2ER_PCROP2_END_Msk   (0xFFFFUL << FLASH_PCROP2ER_PCROP2_END_Pos)
 
#define FLASH_PCROP2ER_PCROP2_END   FLASH_PCROP2ER_PCROP2_END_Msk
 
#define FLASH_WRP2AR_WRP2A_STRT_Pos   (0U)
 
#define FLASH_WRP2AR_WRP2A_STRT_Msk   (0xFFUL << FLASH_WRP2AR_WRP2A_STRT_Pos)
 
#define FLASH_WRP2AR_WRP2A_STRT   FLASH_WRP2AR_WRP2A_STRT_Msk
 
#define FLASH_WRP2AR_WRP2A_END_Pos   (16U)
 
#define FLASH_WRP2AR_WRP2A_END_Msk   (0xFFUL << FLASH_WRP2AR_WRP2A_END_Pos)
 
#define FLASH_WRP2AR_WRP2A_END   FLASH_WRP2AR_WRP2A_END_Msk
 
#define FLASH_WRP2BR_WRP2B_STRT_Pos   (0U)
 
#define FLASH_WRP2BR_WRP2B_STRT_Msk   (0xFFUL << FLASH_WRP2BR_WRP2B_STRT_Pos)
 
#define FLASH_WRP2BR_WRP2B_STRT   FLASH_WRP2BR_WRP2B_STRT_Msk
 
#define FLASH_WRP2BR_WRP2B_END_Pos   (16U)
 
#define FLASH_WRP2BR_WRP2B_END_Msk   (0xFFUL << FLASH_WRP2BR_WRP2B_END_Pos)
 
#define FLASH_WRP2BR_WRP2B_END   FLASH_WRP2BR_WRP2B_END_Msk
 
#define FMC_BCR1_CCLKEN_Pos   (20U)
 
#define FMC_BCR1_CCLKEN_Msk   (0x1UL << FMC_BCR1_CCLKEN_Pos)
 
#define FMC_BCR1_CCLKEN   FMC_BCR1_CCLKEN_Msk
 
#define FMC_BCRx_MBKEN_Pos   (0U)
 
#define FMC_BCRx_MBKEN_Msk   (0x1UL << FMC_BCRx_MBKEN_Pos)
 
#define FMC_BCRx_MBKEN   FMC_BCRx_MBKEN_Msk
 
#define FMC_BCRx_MUXEN_Pos   (1U)
 
#define FMC_BCRx_MUXEN_Msk   (0x1UL << FMC_BCRx_MUXEN_Pos)
 
#define FMC_BCRx_MUXEN   FMC_BCRx_MUXEN_Msk
 
#define FMC_BCRx_MTYP_Pos   (2U)
 
#define FMC_BCRx_MTYP_Msk   (0x3UL << FMC_BCRx_MTYP_Pos)
 
#define FMC_BCRx_MTYP   FMC_BCRx_MTYP_Msk
 
#define FMC_BCRx_MTYP_0   (0x1UL << FMC_BCRx_MTYP_Pos)
 
#define FMC_BCRx_MTYP_1   (0x2UL << FMC_BCRx_MTYP_Pos)
 
#define FMC_BCRx_MWID_Pos   (4U)
 
#define FMC_BCRx_MWID_Msk   (0x3UL << FMC_BCRx_MWID_Pos)
 
#define FMC_BCRx_MWID   FMC_BCRx_MWID_Msk
 
#define FMC_BCRx_MWID_0   (0x1UL << FMC_BCRx_MWID_Pos)
 
#define FMC_BCRx_MWID_1   (0x2UL << FMC_BCRx_MWID_Pos)
 
#define FMC_BCRx_FACCEN_Pos   (6U)
 
#define FMC_BCRx_FACCEN_Msk   (0x1UL << FMC_BCRx_FACCEN_Pos)
 
#define FMC_BCRx_FACCEN   FMC_BCRx_FACCEN_Msk
 
#define FMC_BCRx_BURSTEN_Pos   (8U)
 
#define FMC_BCRx_BURSTEN_Msk   (0x1UL << FMC_BCRx_BURSTEN_Pos)
 
#define FMC_BCRx_BURSTEN   FMC_BCRx_BURSTEN_Msk
 
#define FMC_BCRx_WAITPOL_Pos   (9U)
 
#define FMC_BCRx_WAITPOL_Msk   (0x1UL << FMC_BCRx_WAITPOL_Pos)
 
#define FMC_BCRx_WAITPOL   FMC_BCRx_WAITPOL_Msk
 
#define FMC_BCRx_WAITCFG_Pos   (11U)
 
#define FMC_BCRx_WAITCFG_Msk   (0x1UL << FMC_BCRx_WAITCFG_Pos)
 
#define FMC_BCRx_WAITCFG   FMC_BCRx_WAITCFG_Msk
 
#define FMC_BCRx_WREN_Pos   (12U)
 
#define FMC_BCRx_WREN_Msk   (0x1UL << FMC_BCRx_WREN_Pos)
 
#define FMC_BCRx_WREN   FMC_BCRx_WREN_Msk
 
#define FMC_BCRx_WAITEN_Pos   (13U)
 
#define FMC_BCRx_WAITEN_Msk   (0x1UL << FMC_BCRx_WAITEN_Pos)
 
#define FMC_BCRx_WAITEN   FMC_BCRx_WAITEN_Msk
 
#define FMC_BCRx_EXTMOD_Pos   (14U)
 
#define FMC_BCRx_EXTMOD_Msk   (0x1UL << FMC_BCRx_EXTMOD_Pos)
 
#define FMC_BCRx_EXTMOD   FMC_BCRx_EXTMOD_Msk
 
#define FMC_BCRx_ASYNCWAIT_Pos   (15U)
 
#define FMC_BCRx_ASYNCWAIT_Msk   (0x1UL << FMC_BCRx_ASYNCWAIT_Pos)
 
#define FMC_BCRx_ASYNCWAIT   FMC_BCRx_ASYNCWAIT_Msk
 
#define FMC_BCRx_CPSIZE_Pos   (16U)
 
#define FMC_BCRx_CPSIZE_Msk   (0x7UL << FMC_BCRx_CPSIZE_Pos)
 
#define FMC_BCRx_CPSIZE   FMC_BCRx_CPSIZE_Msk
 
#define FMC_BCRx_CPSIZE_0   (0x1UL << FMC_BCRx_CPSIZE_Pos)
 
#define FMC_BCRx_CPSIZE_1   (0x2UL << FMC_BCRx_CPSIZE_Pos)
 
#define FMC_BCRx_CPSIZE_2   (0x4UL << FMC_BCRx_CPSIZE_Pos)
 
#define FMC_BCRx_CBURSTRW_Pos   (19U)
 
#define FMC_BCRx_CBURSTRW_Msk   (0x1UL << FMC_BCRx_CBURSTRW_Pos)
 
#define FMC_BCRx_CBURSTRW   FMC_BCRx_CBURSTRW_Msk
 
#define FMC_BTRx_ADDSET_Pos   (0U)
 
#define FMC_BTRx_ADDSET_Msk   (0xFUL << FMC_BTRx_ADDSET_Pos)
 
#define FMC_BTRx_ADDSET   FMC_BTRx_ADDSET_Msk
 
#define FMC_BTRx_ADDSET_0   (0x1UL << FMC_BTRx_ADDSET_Pos)
 
#define FMC_BTRx_ADDSET_1   (0x2UL << FMC_BTRx_ADDSET_Pos)
 
#define FMC_BTRx_ADDSET_2   (0x4UL << FMC_BTRx_ADDSET_Pos)
 
#define FMC_BTRx_ADDSET_3   (0x8UL << FMC_BTRx_ADDSET_Pos)
 
#define FMC_BTRx_ADDHLD_Pos   (4U)
 
#define FMC_BTRx_ADDHLD_Msk   (0xFUL << FMC_BTRx_ADDHLD_Pos)
 
#define FMC_BTRx_ADDHLD   FMC_BTRx_ADDHLD_Msk
 
#define FMC_BTRx_ADDHLD_0   (0x1UL << FMC_BTRx_ADDHLD_Pos)
 
#define FMC_BTRx_ADDHLD_1   (0x2UL << FMC_BTRx_ADDHLD_Pos)
 
#define FMC_BTRx_ADDHLD_2   (0x4UL << FMC_BTRx_ADDHLD_Pos)
 
#define FMC_BTRx_ADDHLD_3   (0x8UL << FMC_BTRx_ADDHLD_Pos)
 
#define FMC_BTRx_DATAST_Pos   (8U)
 
#define FMC_BTRx_DATAST_Msk   (0xFFUL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST   FMC_BTRx_DATAST_Msk
 
#define FMC_BTRx_DATAST_0   (0x01UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST_1   (0x02UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST_2   (0x04UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST_3   (0x08UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST_4   (0x10UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST_5   (0x20UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST_6   (0x40UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_DATAST_7   (0x80UL << FMC_BTRx_DATAST_Pos)
 
#define FMC_BTRx_BUSTURN_Pos   (16U)
 
#define FMC_BTRx_BUSTURN_Msk   (0xFUL << FMC_BTRx_BUSTURN_Pos)
 
#define FMC_BTRx_BUSTURN   FMC_BTRx_BUSTURN_Msk
 
#define FMC_BTRx_BUSTURN_0   (0x1UL << FMC_BTRx_BUSTURN_Pos)
 
#define FMC_BTRx_BUSTURN_1   (0x2UL << FMC_BTRx_BUSTURN_Pos)
 
#define FMC_BTRx_BUSTURN_2   (0x4UL << FMC_BTRx_BUSTURN_Pos)
 
#define FMC_BTRx_BUSTURN_3   (0x8UL << FMC_BTRx_BUSTURN_Pos)
 
#define FMC_BTRx_CLKDIV_Pos   (20U)
 
#define FMC_BTRx_CLKDIV_Msk   (0xFUL << FMC_BTRx_CLKDIV_Pos)
 
#define FMC_BTRx_CLKDIV   FMC_BTRx_CLKDIV_Msk
 
#define FMC_BTRx_CLKDIV_0   (0x1UL << FMC_BTRx_CLKDIV_Pos)
 
#define FMC_BTRx_CLKDIV_1   (0x2UL << FMC_BTRx_CLKDIV_Pos)
 
#define FMC_BTRx_CLKDIV_2   (0x4UL << FMC_BTRx_CLKDIV_Pos)
 
#define FMC_BTRx_CLKDIV_3   (0x8UL << FMC_BTRx_CLKDIV_Pos)
 
#define FMC_BTRx_DATLAT_Pos   (24U)
 
#define FMC_BTRx_DATLAT_Msk   (0xFUL << FMC_BTRx_DATLAT_Pos)
 
#define FMC_BTRx_DATLAT   FMC_BTRx_DATLAT_Msk
 
#define FMC_BTRx_DATLAT_0   (0x1UL << FMC_BTRx_DATLAT_Pos)
 
#define FMC_BTRx_DATLAT_1   (0x2UL << FMC_BTRx_DATLAT_Pos)
 
#define FMC_BTRx_DATLAT_2   (0x4UL << FMC_BTRx_DATLAT_Pos)
 
#define FMC_BTRx_DATLAT_3   (0x8UL << FMC_BTRx_DATLAT_Pos)
 
#define FMC_BTRx_ACCMOD_Pos   (28U)
 
#define FMC_BTRx_ACCMOD_Msk   (0x3UL << FMC_BTRx_ACCMOD_Pos)
 
#define FMC_BTRx_ACCMOD   FMC_BTRx_ACCMOD_Msk
 
#define FMC_BTRx_ACCMOD_0   (0x1UL << FMC_BTRx_ACCMOD_Pos)
 
#define FMC_BTRx_ACCMOD_1   (0x2UL << FMC_BTRx_ACCMOD_Pos)
 
#define FMC_BWTRx_ADDSET_Pos   (0U)
 
#define FMC_BWTRx_ADDSET_Msk   (0xFUL << FMC_BWTRx_ADDSET_Pos)
 
#define FMC_BWTRx_ADDSET   FMC_BWTRx_ADDSET_Msk
 
#define FMC_BWTRx_ADDSET_0   (0x1UL << FMC_BWTRx_ADDSET_Pos)
 
#define FMC_BWTRx_ADDSET_1   (0x2UL << FMC_BWTRx_ADDSET_Pos)
 
#define FMC_BWTRx_ADDSET_2   (0x4UL << FMC_BWTRx_ADDSET_Pos)
 
#define FMC_BWTRx_ADDSET_3   (0x8UL << FMC_BWTRx_ADDSET_Pos)
 
#define FMC_BWTRx_ADDHLD_Pos   (4U)
 
#define FMC_BWTRx_ADDHLD_Msk   (0xFUL << FMC_BWTRx_ADDHLD_Pos)
 
#define FMC_BWTRx_ADDHLD   FMC_BWTRx_ADDHLD_Msk
 
#define FMC_BWTRx_ADDHLD_0   (0x1UL << FMC_BWTRx_ADDHLD_Pos)
 
#define FMC_BWTRx_ADDHLD_1   (0x2UL << FMC_BWTRx_ADDHLD_Pos)
 
#define FMC_BWTRx_ADDHLD_2   (0x4UL << FMC_BWTRx_ADDHLD_Pos)
 
#define FMC_BWTRx_ADDHLD_3   (0x8UL << FMC_BWTRx_ADDHLD_Pos)
 
#define FMC_BWTRx_DATAST_Pos   (8U)
 
#define FMC_BWTRx_DATAST_Msk   (0xFFUL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST   FMC_BWTRx_DATAST_Msk
 
#define FMC_BWTRx_DATAST_0   (0x01UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST_1   (0x02UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST_2   (0x04UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST_3   (0x08UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST_4   (0x10UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST_5   (0x20UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST_6   (0x40UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_DATAST_7   (0x80UL << FMC_BWTRx_DATAST_Pos)
 
#define FMC_BWTRx_BUSTURN_Pos   (16U)
 
#define FMC_BWTRx_BUSTURN_Msk   (0xFUL << FMC_BWTRx_BUSTURN_Pos)
 
#define FMC_BWTRx_BUSTURN   FMC_BWTRx_BUSTURN_Msk
 
#define FMC_BWTRx_BUSTURN_0   (0x1UL << FMC_BWTRx_BUSTURN_Pos)
 
#define FMC_BWTRx_BUSTURN_1   (0x2UL << FMC_BWTRx_BUSTURN_Pos)
 
#define FMC_BWTRx_BUSTURN_2   (0x4UL << FMC_BWTRx_BUSTURN_Pos)
 
#define FMC_BWTRx_BUSTURN_3   (0x8UL << FMC_BWTRx_BUSTURN_Pos)
 
#define FMC_BWTRx_ACCMOD_Pos   (28U)
 
#define FMC_BWTRx_ACCMOD_Msk   (0x3UL << FMC_BWTRx_ACCMOD_Pos)
 
#define FMC_BWTRx_ACCMOD   FMC_BWTRx_ACCMOD_Msk
 
#define FMC_BWTRx_ACCMOD_0   (0x1UL << FMC_BWTRx_ACCMOD_Pos)
 
#define FMC_BWTRx_ACCMOD_1   (0x2UL << FMC_BWTRx_ACCMOD_Pos)
 
#define FMC_PCR_PWAITEN_Pos   (1U)
 
#define FMC_PCR_PWAITEN_Msk   (0x1UL << FMC_PCR_PWAITEN_Pos)
 
#define FMC_PCR_PWAITEN   FMC_PCR_PWAITEN_Msk
 
#define FMC_PCR_PBKEN_Pos   (2U)
 
#define FMC_PCR_PBKEN_Msk   (0x1UL << FMC_PCR_PBKEN_Pos)
 
#define FMC_PCR_PBKEN   FMC_PCR_PBKEN_Msk
 
#define FMC_PCR_PTYP_Pos   (3U)
 
#define FMC_PCR_PTYP_Msk   (0x1UL << FMC_PCR_PTYP_Pos)
 
#define FMC_PCR_PTYP   FMC_PCR_PTYP_Msk
 
#define FMC_PCR_PWID_Pos   (4U)
 
#define FMC_PCR_PWID_Msk   (0x3UL << FMC_PCR_PWID_Pos)
 
#define FMC_PCR_PWID   FMC_PCR_PWID_Msk
 
#define FMC_PCR_PWID_0   (0x1UL << FMC_PCR_PWID_Pos)
 
#define FMC_PCR_PWID_1   (0x2UL << FMC_PCR_PWID_Pos)
 
#define FMC_PCR_ECCEN_Pos   (6U)
 
#define FMC_PCR_ECCEN_Msk   (0x1UL << FMC_PCR_ECCEN_Pos)
 
#define FMC_PCR_ECCEN   FMC_PCR_ECCEN_Msk
 
#define FMC_PCR_TCLR_Pos   (9U)
 
#define FMC_PCR_TCLR_Msk   (0xFUL << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR   FMC_PCR_TCLR_Msk
 
#define FMC_PCR_TCLR_0   (0x1UL << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR_1   (0x2UL << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR_2   (0x4UL << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TCLR_3   (0x8UL << FMC_PCR_TCLR_Pos)
 
#define FMC_PCR_TAR_Pos   (13U)
 
#define FMC_PCR_TAR_Msk   (0xFUL << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR   FMC_PCR_TAR_Msk
 
#define FMC_PCR_TAR_0   (0x1UL << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR_1   (0x2UL << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR_2   (0x4UL << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_TAR_3   (0x8UL << FMC_PCR_TAR_Pos)
 
#define FMC_PCR_ECCPS_Pos   (17U)
 
#define FMC_PCR_ECCPS_Msk   (0x7UL << FMC_PCR_ECCPS_Pos)
 
#define FMC_PCR_ECCPS   FMC_PCR_ECCPS_Msk
 
#define FMC_PCR_ECCPS_0   (0x1UL << FMC_PCR_ECCPS_Pos)
 
#define FMC_PCR_ECCPS_1   (0x2UL << FMC_PCR_ECCPS_Pos)
 
#define FMC_PCR_ECCPS_2   (0x4UL << FMC_PCR_ECCPS_Pos)
 
#define FMC_SR_IRS_Pos   (0U)
 
#define FMC_SR_IRS_Msk   (0x1UL << FMC_SR_IRS_Pos)
 
#define FMC_SR_IRS   FMC_SR_IRS_Msk
 
#define FMC_SR_ILS_Pos   (1U)
 
#define FMC_SR_ILS_Msk   (0x1UL << FMC_SR_ILS_Pos)
 
#define FMC_SR_ILS   FMC_SR_ILS_Msk
 
#define FMC_SR_IFS_Pos   (2U)
 
#define FMC_SR_IFS_Msk   (0x1UL << FMC_SR_IFS_Pos)
 
#define FMC_SR_IFS   FMC_SR_IFS_Msk
 
#define FMC_SR_IREN_Pos   (3U)
 
#define FMC_SR_IREN_Msk   (0x1UL << FMC_SR_IREN_Pos)
 
#define FMC_SR_IREN   FMC_SR_IREN_Msk
 
#define FMC_SR_ILEN_Pos   (4U)
 
#define FMC_SR_ILEN_Msk   (0x1UL << FMC_SR_ILEN_Pos)
 
#define FMC_SR_ILEN   FMC_SR_ILEN_Msk
 
#define FMC_SR_IFEN_Pos   (5U)
 
#define FMC_SR_IFEN_Msk   (0x1UL << FMC_SR_IFEN_Pos)
 
#define FMC_SR_IFEN   FMC_SR_IFEN_Msk
 
#define FMC_SR_FEMPT_Pos   (6U)
 
#define FMC_SR_FEMPT_Msk   (0x1UL << FMC_SR_FEMPT_Pos)
 
#define FMC_SR_FEMPT   FMC_SR_FEMPT_Msk
 
#define FMC_PMEM_MEMSET_Pos   (0U)
 
#define FMC_PMEM_MEMSET_Msk   (0xFFUL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET   FMC_PMEM_MEMSET_Msk
 
#define FMC_PMEM_MEMSET_0   (0x01UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET_1   (0x02UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET_2   (0x04UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET_3   (0x08UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET_4   (0x10UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET_5   (0x20UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET_6   (0x40UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMSET_7   (0x80UL << FMC_PMEM_MEMSET_Pos)
 
#define FMC_PMEM_MEMWAIT_Pos   (8U)
 
#define FMC_PMEM_MEMWAIT_Msk   (0xFFUL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT   FMC_PMEM_MEMWAIT_Msk
 
#define FMC_PMEM_MEMWAIT_0   (0x01UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT_1   (0x02UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT_2   (0x04UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT_3   (0x08UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT_4   (0x10UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT_5   (0x20UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT_6   (0x40UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMWAIT_7   (0x80UL << FMC_PMEM_MEMWAIT_Pos)
 
#define FMC_PMEM_MEMHOLD_Pos   (16U)
 
#define FMC_PMEM_MEMHOLD_Msk   (0xFFUL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD   FMC_PMEM_MEMHOLD_Msk
 
#define FMC_PMEM_MEMHOLD_0   (0x01UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD_1   (0x02UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD_2   (0x04UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD_3   (0x08UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD_4   (0x10UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD_5   (0x20UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD_6   (0x40UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHOLD_7   (0x80UL << FMC_PMEM_MEMHOLD_Pos)
 
#define FMC_PMEM_MEMHIZ_Pos   (24U)
 
#define FMC_PMEM_MEMHIZ_Msk   (0xFFUL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ   FMC_PMEM_MEMHIZ_Msk
 
#define FMC_PMEM_MEMHIZ_0   (0x01UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ_1   (0x02UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ_2   (0x04UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ_3   (0x08UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ_4   (0x10UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ_5   (0x20UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ_6   (0x40UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PMEM_MEMHIZ_7   (0x80UL << FMC_PMEM_MEMHIZ_Pos)
 
#define FMC_PATT_ATTSET_Pos   (0U)
 
#define FMC_PATT_ATTSET_Msk   (0xFFUL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET   FMC_PATT_ATTSET_Msk
 
#define FMC_PATT_ATTSET_0   (0x01UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET_1   (0x02UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET_2   (0x04UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET_3   (0x08UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET_4   (0x10UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET_5   (0x20UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET_6   (0x40UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTSET_7   (0x80UL << FMC_PATT_ATTSET_Pos)
 
#define FMC_PATT_ATTWAIT_Pos   (8U)
 
#define FMC_PATT_ATTWAIT_Msk   (0xFFUL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT   FMC_PATT_ATTWAIT_Msk
 
#define FMC_PATT_ATTWAIT_0   (0x01UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT_1   (0x02UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT_2   (0x04UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT_3   (0x08UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT_4   (0x10UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT_5   (0x20UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT_6   (0x40UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTWAIT_7   (0x80UL << FMC_PATT_ATTWAIT_Pos)
 
#define FMC_PATT_ATTHOLD_Pos   (16U)
 
#define FMC_PATT_ATTHOLD_Msk   (0xFFUL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD   FMC_PATT_ATTHOLD_Msk
 
#define FMC_PATT_ATTHOLD_0   (0x01UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD_1   (0x02UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD_2   (0x04UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD_3   (0x08UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD_4   (0x10UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD_5   (0x20UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD_6   (0x40UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHOLD_7   (0x80UL << FMC_PATT_ATTHOLD_Pos)
 
#define FMC_PATT_ATTHIZ_Pos   (24U)
 
#define FMC_PATT_ATTHIZ_Msk   (0xFFUL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ   FMC_PATT_ATTHIZ_Msk
 
#define FMC_PATT_ATTHIZ_0   (0x01UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ_1   (0x02UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ_2   (0x04UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ_3   (0x08UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ_4   (0x10UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ_5   (0x20UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ_6   (0x40UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_PATT_ATTHIZ_7   (0x80UL << FMC_PATT_ATTHIZ_Pos)
 
#define FMC_ECCR_ECC_Pos   (0U)
 
#define FMC_ECCR_ECC_Msk   (0xFFFFFFFFUL << FMC_ECCR_ECC_Pos)
 
#define FMC_ECCR_ECC   FMC_ECCR_ECC_Msk
 
#define GPIO_MODER_MODE0_Pos   (0U)
 
#define GPIO_MODER_MODE0_Msk   (0x3UL << GPIO_MODER_MODE0_Pos)
 
#define GPIO_MODER_MODE0   GPIO_MODER_MODE0_Msk
 
#define GPIO_MODER_MODE0_0   (0x1UL << GPIO_MODER_MODE0_Pos)
 
#define GPIO_MODER_MODE0_1   (0x2UL << GPIO_MODER_MODE0_Pos)
 
#define GPIO_MODER_MODE1_Pos   (2U)
 
#define GPIO_MODER_MODE1_Msk   (0x3UL << GPIO_MODER_MODE1_Pos)
 
#define GPIO_MODER_MODE1   GPIO_MODER_MODE1_Msk
 
#define GPIO_MODER_MODE1_0   (0x1UL << GPIO_MODER_MODE1_Pos)
 
#define GPIO_MODER_MODE1_1   (0x2UL << GPIO_MODER_MODE1_Pos)
 
#define GPIO_MODER_MODE2_Pos   (4U)
 
#define GPIO_MODER_MODE2_Msk   (0x3UL << GPIO_MODER_MODE2_Pos)
 
#define GPIO_MODER_MODE2   GPIO_MODER_MODE2_Msk
 
#define GPIO_MODER_MODE2_0   (0x1UL << GPIO_MODER_MODE2_Pos)
 
#define GPIO_MODER_MODE2_1   (0x2UL << GPIO_MODER_MODE2_Pos)
 
#define GPIO_MODER_MODE3_Pos   (6U)
 
#define GPIO_MODER_MODE3_Msk   (0x3UL << GPIO_MODER_MODE3_Pos)
 
#define GPIO_MODER_MODE3   GPIO_MODER_MODE3_Msk
 
#define GPIO_MODER_MODE3_0   (0x1UL << GPIO_MODER_MODE3_Pos)
 
#define GPIO_MODER_MODE3_1   (0x2UL << GPIO_MODER_MODE3_Pos)
 
#define GPIO_MODER_MODE4_Pos   (8U)
 
#define GPIO_MODER_MODE4_Msk   (0x3UL << GPIO_MODER_MODE4_Pos)
 
#define GPIO_MODER_MODE4   GPIO_MODER_MODE4_Msk
 
#define GPIO_MODER_MODE4_0   (0x1UL << GPIO_MODER_MODE4_Pos)
 
#define GPIO_MODER_MODE4_1   (0x2UL << GPIO_MODER_MODE4_Pos)
 
#define GPIO_MODER_MODE5_Pos   (10U)
 
#define GPIO_MODER_MODE5_Msk   (0x3UL << GPIO_MODER_MODE5_Pos)
 
#define GPIO_MODER_MODE5   GPIO_MODER_MODE5_Msk
 
#define GPIO_MODER_MODE5_0   (0x1UL << GPIO_MODER_MODE5_Pos)
 
#define GPIO_MODER_MODE5_1   (0x2UL << GPIO_MODER_MODE5_Pos)
 
#define GPIO_MODER_MODE6_Pos   (12U)
 
#define GPIO_MODER_MODE6_Msk   (0x3UL << GPIO_MODER_MODE6_Pos)
 
#define GPIO_MODER_MODE6   GPIO_MODER_MODE6_Msk
 
#define GPIO_MODER_MODE6_0   (0x1UL << GPIO_MODER_MODE6_Pos)
 
#define GPIO_MODER_MODE6_1   (0x2UL << GPIO_MODER_MODE6_Pos)
 
#define GPIO_MODER_MODE7_Pos   (14U)
 
#define GPIO_MODER_MODE7_Msk   (0x3UL << GPIO_MODER_MODE7_Pos)
 
#define GPIO_MODER_MODE7   GPIO_MODER_MODE7_Msk
 
#define GPIO_MODER_MODE7_0   (0x1UL << GPIO_MODER_MODE7_Pos)
 
#define GPIO_MODER_MODE7_1   (0x2UL << GPIO_MODER_MODE7_Pos)
 
#define GPIO_MODER_MODE8_Pos   (16U)
 
#define GPIO_MODER_MODE8_Msk   (0x3UL << GPIO_MODER_MODE8_Pos)
 
#define GPIO_MODER_MODE8   GPIO_MODER_MODE8_Msk
 
#define GPIO_MODER_MODE8_0   (0x1UL << GPIO_MODER_MODE8_Pos)
 
#define GPIO_MODER_MODE8_1   (0x2UL << GPIO_MODER_MODE8_Pos)
 
#define GPIO_MODER_MODE9_Pos   (18U)
 
#define GPIO_MODER_MODE9_Msk   (0x3UL << GPIO_MODER_MODE9_Pos)
 
#define GPIO_MODER_MODE9   GPIO_MODER_MODE9_Msk
 
#define GPIO_MODER_MODE9_0   (0x1UL << GPIO_MODER_MODE9_Pos)
 
#define GPIO_MODER_MODE9_1   (0x2UL << GPIO_MODER_MODE9_Pos)
 
#define GPIO_MODER_MODE10_Pos   (20U)
 
#define GPIO_MODER_MODE10_Msk   (0x3UL << GPIO_MODER_MODE10_Pos)
 
#define GPIO_MODER_MODE10   GPIO_MODER_MODE10_Msk
 
#define GPIO_MODER_MODE10_0   (0x1UL << GPIO_MODER_MODE10_Pos)
 
#define GPIO_MODER_MODE10_1   (0x2UL << GPIO_MODER_MODE10_Pos)
 
#define GPIO_MODER_MODE11_Pos   (22U)
 
#define GPIO_MODER_MODE11_Msk   (0x3UL << GPIO_MODER_MODE11_Pos)
 
#define GPIO_MODER_MODE11   GPIO_MODER_MODE11_Msk
 
#define GPIO_MODER_MODE11_0   (0x1UL << GPIO_MODER_MODE11_Pos)
 
#define GPIO_MODER_MODE11_1   (0x2UL << GPIO_MODER_MODE11_Pos)
 
#define GPIO_MODER_MODE12_Pos   (24U)
 
#define GPIO_MODER_MODE12_Msk   (0x3UL << GPIO_MODER_MODE12_Pos)
 
#define GPIO_MODER_MODE12   GPIO_MODER_MODE12_Msk
 
#define GPIO_MODER_MODE12_0   (0x1UL << GPIO_MODER_MODE12_Pos)
 
#define GPIO_MODER_MODE12_1   (0x2UL << GPIO_MODER_MODE12_Pos)
 
#define GPIO_MODER_MODE13_Pos   (26U)
 
#define GPIO_MODER_MODE13_Msk   (0x3UL << GPIO_MODER_MODE13_Pos)
 
#define GPIO_MODER_MODE13   GPIO_MODER_MODE13_Msk
 
#define GPIO_MODER_MODE13_0   (0x1UL << GPIO_MODER_MODE13_Pos)
 
#define GPIO_MODER_MODE13_1   (0x2UL << GPIO_MODER_MODE13_Pos)
 
#define GPIO_MODER_MODE14_Pos   (28U)
 
#define GPIO_MODER_MODE14_Msk   (0x3UL << GPIO_MODER_MODE14_Pos)
 
#define GPIO_MODER_MODE14   GPIO_MODER_MODE14_Msk
 
#define GPIO_MODER_MODE14_0   (0x1UL << GPIO_MODER_MODE14_Pos)
 
#define GPIO_MODER_MODE14_1   (0x2UL << GPIO_MODER_MODE14_Pos)
 
#define GPIO_MODER_MODE15_Pos   (30U)
 
#define GPIO_MODER_MODE15_Msk   (0x3UL << GPIO_MODER_MODE15_Pos)
 
#define GPIO_MODER_MODE15   GPIO_MODER_MODE15_Msk
 
#define GPIO_MODER_MODE15_0   (0x1UL << GPIO_MODER_MODE15_Pos)
 
#define GPIO_MODER_MODE15_1   (0x2UL << GPIO_MODER_MODE15_Pos)
 
#define GPIO_MODER_MODER0   GPIO_MODER_MODE0
 
#define GPIO_MODER_MODER0_0   GPIO_MODER_MODE0_0
 
#define GPIO_MODER_MODER0_1   GPIO_MODER_MODE0_1
 
#define GPIO_MODER_MODER1   GPIO_MODER_MODE1
 
#define GPIO_MODER_MODER1_0   GPIO_MODER_MODE1_0
 
#define GPIO_MODER_MODER1_1   GPIO_MODER_MODE1_1
 
#define GPIO_MODER_MODER2   GPIO_MODER_MODE2
 
#define GPIO_MODER_MODER2_0   GPIO_MODER_MODE2_0
 
#define GPIO_MODER_MODER2_1   GPIO_MODER_MODE2_1
 
#define GPIO_MODER_MODER3   GPIO_MODER_MODE3
 
#define GPIO_MODER_MODER3_0   GPIO_MODER_MODE3_0
 
#define GPIO_MODER_MODER3_1   GPIO_MODER_MODE3_1
 
#define GPIO_MODER_MODER4   GPIO_MODER_MODE4
 
#define GPIO_MODER_MODER4_0   GPIO_MODER_MODE4_0
 
#define GPIO_MODER_MODER4_1   GPIO_MODER_MODE4_1
 
#define GPIO_MODER_MODER5   GPIO_MODER_MODE5
 
#define GPIO_MODER_MODER5_0   GPIO_MODER_MODE5_0
 
#define GPIO_MODER_MODER5_1   GPIO_MODER_MODE5_1
 
#define GPIO_MODER_MODER6   GPIO_MODER_MODE6
 
#define GPIO_MODER_MODER6_0   GPIO_MODER_MODE6_0
 
#define GPIO_MODER_MODER6_1   GPIO_MODER_MODE6_1
 
#define GPIO_MODER_MODER7   GPIO_MODER_MODE7
 
#define GPIO_MODER_MODER7_0   GPIO_MODER_MODE7_0
 
#define GPIO_MODER_MODER7_1   GPIO_MODER_MODE7_1
 
#define GPIO_MODER_MODER8   GPIO_MODER_MODE8
 
#define GPIO_MODER_MODER8_0   GPIO_MODER_MODE8_0
 
#define GPIO_MODER_MODER8_1   GPIO_MODER_MODE8_1
 
#define GPIO_MODER_MODER9   GPIO_MODER_MODE9
 
#define GPIO_MODER_MODER9_0   GPIO_MODER_MODE9_0
 
#define GPIO_MODER_MODER9_1   GPIO_MODER_MODE9_1
 
#define GPIO_MODER_MODER10   GPIO_MODER_MODE10
 
#define GPIO_MODER_MODER10_0   GPIO_MODER_MODE10_0
 
#define GPIO_MODER_MODER10_1   GPIO_MODER_MODE10_1
 
#define GPIO_MODER_MODER11   GPIO_MODER_MODE11
 
#define GPIO_MODER_MODER11_0   GPIO_MODER_MODE11_0
 
#define GPIO_MODER_MODER11_1   GPIO_MODER_MODE11_1
 
#define GPIO_MODER_MODER12   GPIO_MODER_MODE12
 
#define GPIO_MODER_MODER12_0   GPIO_MODER_MODE12_0
 
#define GPIO_MODER_MODER12_1   GPIO_MODER_MODE12_1
 
#define GPIO_MODER_MODER13   GPIO_MODER_MODE13
 
#define GPIO_MODER_MODER13_0   GPIO_MODER_MODE13_0
 
#define GPIO_MODER_MODER13_1   GPIO_MODER_MODE13_1
 
#define GPIO_MODER_MODER14   GPIO_MODER_MODE14
 
#define GPIO_MODER_MODER14_0   GPIO_MODER_MODE14_0
 
#define GPIO_MODER_MODER14_1   GPIO_MODER_MODE14_1
 
#define GPIO_MODER_MODER15   GPIO_MODER_MODE15
 
#define GPIO_MODER_MODER15_0   GPIO_MODER_MODE15_0
 
#define GPIO_MODER_MODER15_1   GPIO_MODER_MODE15_1
 
#define GPIO_OTYPER_OT0_Pos   (0U)
 
#define GPIO_OTYPER_OT0_Msk   (0x1UL << GPIO_OTYPER_OT0_Pos)
 
#define GPIO_OTYPER_OT0   GPIO_OTYPER_OT0_Msk
 
#define GPIO_OTYPER_OT1_Pos   (1U)
 
#define GPIO_OTYPER_OT1_Msk   (0x1UL << GPIO_OTYPER_OT1_Pos)
 
#define GPIO_OTYPER_OT1   GPIO_OTYPER_OT1_Msk
 
#define GPIO_OTYPER_OT2_Pos   (2U)
 
#define GPIO_OTYPER_OT2_Msk   (0x1UL << GPIO_OTYPER_OT2_Pos)
 
#define GPIO_OTYPER_OT2   GPIO_OTYPER_OT2_Msk
 
#define GPIO_OTYPER_OT3_Pos   (3U)
 
#define GPIO_OTYPER_OT3_Msk   (0x1UL << GPIO_OTYPER_OT3_Pos)
 
#define GPIO_OTYPER_OT3   GPIO_OTYPER_OT3_Msk
 
#define GPIO_OTYPER_OT4_Pos   (4U)
 
#define GPIO_OTYPER_OT4_Msk   (0x1UL << GPIO_OTYPER_OT4_Pos)
 
#define GPIO_OTYPER_OT4   GPIO_OTYPER_OT4_Msk
 
#define GPIO_OTYPER_OT5_Pos   (5U)
 
#define GPIO_OTYPER_OT5_Msk   (0x1UL << GPIO_OTYPER_OT5_Pos)
 
#define GPIO_OTYPER_OT5   GPIO_OTYPER_OT5_Msk
 
#define GPIO_OTYPER_OT6_Pos   (6U)
 
#define GPIO_OTYPER_OT6_Msk   (0x1UL << GPIO_OTYPER_OT6_Pos)
 
#define GPIO_OTYPER_OT6   GPIO_OTYPER_OT6_Msk
 
#define GPIO_OTYPER_OT7_Pos   (7U)
 
#define GPIO_OTYPER_OT7_Msk   (0x1UL << GPIO_OTYPER_OT7_Pos)
 
#define GPIO_OTYPER_OT7   GPIO_OTYPER_OT7_Msk
 
#define GPIO_OTYPER_OT8_Pos   (8U)
 
#define GPIO_OTYPER_OT8_Msk   (0x1UL << GPIO_OTYPER_OT8_Pos)
 
#define GPIO_OTYPER_OT8   GPIO_OTYPER_OT8_Msk
 
#define GPIO_OTYPER_OT9_Pos   (9U)
 
#define GPIO_OTYPER_OT9_Msk   (0x1UL << GPIO_OTYPER_OT9_Pos)
 
#define GPIO_OTYPER_OT9   GPIO_OTYPER_OT9_Msk
 
#define GPIO_OTYPER_OT10_Pos   (10U)
 
#define GPIO_OTYPER_OT10_Msk   (0x1UL << GPIO_OTYPER_OT10_Pos)
 
#define GPIO_OTYPER_OT10   GPIO_OTYPER_OT10_Msk
 
#define GPIO_OTYPER_OT11_Pos   (11U)
 
#define GPIO_OTYPER_OT11_Msk   (0x1UL << GPIO_OTYPER_OT11_Pos)
 
#define GPIO_OTYPER_OT11   GPIO_OTYPER_OT11_Msk
 
#define GPIO_OTYPER_OT12_Pos   (12U)
 
#define GPIO_OTYPER_OT12_Msk   (0x1UL << GPIO_OTYPER_OT12_Pos)
 
#define GPIO_OTYPER_OT12   GPIO_OTYPER_OT12_Msk
 
#define GPIO_OTYPER_OT13_Pos   (13U)
 
#define GPIO_OTYPER_OT13_Msk   (0x1UL << GPIO_OTYPER_OT13_Pos)
 
#define GPIO_OTYPER_OT13   GPIO_OTYPER_OT13_Msk
 
#define GPIO_OTYPER_OT14_Pos   (14U)
 
#define GPIO_OTYPER_OT14_Msk   (0x1UL << GPIO_OTYPER_OT14_Pos)
 
#define GPIO_OTYPER_OT14   GPIO_OTYPER_OT14_Msk
 
#define GPIO_OTYPER_OT15_Pos   (15U)
 
#define GPIO_OTYPER_OT15_Msk   (0x1UL << GPIO_OTYPER_OT15_Pos)
 
#define GPIO_OTYPER_OT15   GPIO_OTYPER_OT15_Msk
 
#define GPIO_OTYPER_OT_0   GPIO_OTYPER_OT0
 
#define GPIO_OTYPER_OT_1   GPIO_OTYPER_OT1
 
#define GPIO_OTYPER_OT_2   GPIO_OTYPER_OT2
 
#define GPIO_OTYPER_OT_3   GPIO_OTYPER_OT3
 
#define GPIO_OTYPER_OT_4   GPIO_OTYPER_OT4
 
#define GPIO_OTYPER_OT_5   GPIO_OTYPER_OT5
 
#define GPIO_OTYPER_OT_6   GPIO_OTYPER_OT6
 
#define GPIO_OTYPER_OT_7   GPIO_OTYPER_OT7
 
#define GPIO_OTYPER_OT_8   GPIO_OTYPER_OT8
 
#define GPIO_OTYPER_OT_9   GPIO_OTYPER_OT9
 
#define GPIO_OTYPER_OT_10   GPIO_OTYPER_OT10
 
#define GPIO_OTYPER_OT_11   GPIO_OTYPER_OT11
 
#define GPIO_OTYPER_OT_12   GPIO_OTYPER_OT12
 
#define GPIO_OTYPER_OT_13   GPIO_OTYPER_OT13
 
#define GPIO_OTYPER_OT_14   GPIO_OTYPER_OT14
 
#define GPIO_OTYPER_OT_15   GPIO_OTYPER_OT15
 
#define GPIO_OSPEEDR_OSPEED0_Pos   (0U)
 
#define GPIO_OSPEEDR_OSPEED0_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED0_Pos)
 
#define GPIO_OSPEEDR_OSPEED0   GPIO_OSPEEDR_OSPEED0_Msk
 
#define GPIO_OSPEEDR_OSPEED0_0   (0x1UL << GPIO_OSPEEDR_OSPEED0_Pos)
 
#define GPIO_OSPEEDR_OSPEED0_1   (0x2UL << GPIO_OSPEEDR_OSPEED0_Pos)
 
#define GPIO_OSPEEDR_OSPEED1_Pos   (2U)
 
#define GPIO_OSPEEDR_OSPEED1_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED1_Pos)
 
#define GPIO_OSPEEDR_OSPEED1   GPIO_OSPEEDR_OSPEED1_Msk
 
#define GPIO_OSPEEDR_OSPEED1_0   (0x1UL << GPIO_OSPEEDR_OSPEED1_Pos)
 
#define GPIO_OSPEEDR_OSPEED1_1   (0x2UL << GPIO_OSPEEDR_OSPEED1_Pos)
 
#define GPIO_OSPEEDR_OSPEED2_Pos   (4U)
 
#define GPIO_OSPEEDR_OSPEED2_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED2_Pos)
 
#define GPIO_OSPEEDR_OSPEED2   GPIO_OSPEEDR_OSPEED2_Msk
 
#define GPIO_OSPEEDR_OSPEED2_0   (0x1UL << GPIO_OSPEEDR_OSPEED2_Pos)
 
#define GPIO_OSPEEDR_OSPEED2_1   (0x2UL << GPIO_OSPEEDR_OSPEED2_Pos)
 
#define GPIO_OSPEEDR_OSPEED3_Pos   (6U)
 
#define GPIO_OSPEEDR_OSPEED3_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED3_Pos)
 
#define GPIO_OSPEEDR_OSPEED3   GPIO_OSPEEDR_OSPEED3_Msk
 
#define GPIO_OSPEEDR_OSPEED3_0   (0x1UL << GPIO_OSPEEDR_OSPEED3_Pos)
 
#define GPIO_OSPEEDR_OSPEED3_1   (0x2UL << GPIO_OSPEEDR_OSPEED3_Pos)
 
#define GPIO_OSPEEDR_OSPEED4_Pos   (8U)
 
#define GPIO_OSPEEDR_OSPEED4_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED4_Pos)
 
#define GPIO_OSPEEDR_OSPEED4   GPIO_OSPEEDR_OSPEED4_Msk
 
#define GPIO_OSPEEDR_OSPEED4_0   (0x1UL << GPIO_OSPEEDR_OSPEED4_Pos)
 
#define GPIO_OSPEEDR_OSPEED4_1   (0x2UL << GPIO_OSPEEDR_OSPEED4_Pos)
 
#define GPIO_OSPEEDR_OSPEED5_Pos   (10U)
 
#define GPIO_OSPEEDR_OSPEED5_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED5_Pos)
 
#define GPIO_OSPEEDR_OSPEED5   GPIO_OSPEEDR_OSPEED5_Msk
 
#define GPIO_OSPEEDR_OSPEED5_0   (0x1UL << GPIO_OSPEEDR_OSPEED5_Pos)
 
#define GPIO_OSPEEDR_OSPEED5_1   (0x2UL << GPIO_OSPEEDR_OSPEED5_Pos)
 
#define GPIO_OSPEEDR_OSPEED6_Pos   (12U)
 
#define GPIO_OSPEEDR_OSPEED6_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED6_Pos)
 
#define GPIO_OSPEEDR_OSPEED6   GPIO_OSPEEDR_OSPEED6_Msk
 
#define GPIO_OSPEEDR_OSPEED6_0   (0x1UL << GPIO_OSPEEDR_OSPEED6_Pos)
 
#define GPIO_OSPEEDR_OSPEED6_1   (0x2UL << GPIO_OSPEEDR_OSPEED6_Pos)
 
#define GPIO_OSPEEDR_OSPEED7_Pos   (14U)
 
#define GPIO_OSPEEDR_OSPEED7_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED7_Pos)
 
#define GPIO_OSPEEDR_OSPEED7   GPIO_OSPEEDR_OSPEED7_Msk
 
#define GPIO_OSPEEDR_OSPEED7_0   (0x1UL << GPIO_OSPEEDR_OSPEED7_Pos)
 
#define GPIO_OSPEEDR_OSPEED7_1   (0x2UL << GPIO_OSPEEDR_OSPEED7_Pos)
 
#define GPIO_OSPEEDR_OSPEED8_Pos   (16U)
 
#define GPIO_OSPEEDR_OSPEED8_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED8_Pos)
 
#define GPIO_OSPEEDR_OSPEED8   GPIO_OSPEEDR_OSPEED8_Msk
 
#define GPIO_OSPEEDR_OSPEED8_0   (0x1UL << GPIO_OSPEEDR_OSPEED8_Pos)
 
#define GPIO_OSPEEDR_OSPEED8_1   (0x2UL << GPIO_OSPEEDR_OSPEED8_Pos)
 
#define GPIO_OSPEEDR_OSPEED9_Pos   (18U)
 
#define GPIO_OSPEEDR_OSPEED9_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED9_Pos)
 
#define GPIO_OSPEEDR_OSPEED9   GPIO_OSPEEDR_OSPEED9_Msk
 
#define GPIO_OSPEEDR_OSPEED9_0   (0x1UL << GPIO_OSPEEDR_OSPEED9_Pos)
 
#define GPIO_OSPEEDR_OSPEED9_1   (0x2UL << GPIO_OSPEEDR_OSPEED9_Pos)
 
#define GPIO_OSPEEDR_OSPEED10_Pos   (20U)
 
#define GPIO_OSPEEDR_OSPEED10_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED10_Pos)
 
#define GPIO_OSPEEDR_OSPEED10   GPIO_OSPEEDR_OSPEED10_Msk
 
#define GPIO_OSPEEDR_OSPEED10_0   (0x1UL << GPIO_OSPEEDR_OSPEED10_Pos)
 
#define GPIO_OSPEEDR_OSPEED10_1   (0x2UL << GPIO_OSPEEDR_OSPEED10_Pos)
 
#define GPIO_OSPEEDR_OSPEED11_Pos   (22U)
 
#define GPIO_OSPEEDR_OSPEED11_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED11_Pos)
 
#define GPIO_OSPEEDR_OSPEED11   GPIO_OSPEEDR_OSPEED11_Msk
 
#define GPIO_OSPEEDR_OSPEED11_0   (0x1UL << GPIO_OSPEEDR_OSPEED11_Pos)
 
#define GPIO_OSPEEDR_OSPEED11_1   (0x2UL << GPIO_OSPEEDR_OSPEED11_Pos)
 
#define GPIO_OSPEEDR_OSPEED12_Pos   (24U)
 
#define GPIO_OSPEEDR_OSPEED12_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED12_Pos)
 
#define GPIO_OSPEEDR_OSPEED12   GPIO_OSPEEDR_OSPEED12_Msk
 
#define GPIO_OSPEEDR_OSPEED12_0   (0x1UL << GPIO_OSPEEDR_OSPEED12_Pos)
 
#define GPIO_OSPEEDR_OSPEED12_1   (0x2UL << GPIO_OSPEEDR_OSPEED12_Pos)
 
#define GPIO_OSPEEDR_OSPEED13_Pos   (26U)
 
#define GPIO_OSPEEDR_OSPEED13_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED13_Pos)
 
#define GPIO_OSPEEDR_OSPEED13   GPIO_OSPEEDR_OSPEED13_Msk
 
#define GPIO_OSPEEDR_OSPEED13_0   (0x1UL << GPIO_OSPEEDR_OSPEED13_Pos)
 
#define GPIO_OSPEEDR_OSPEED13_1   (0x2UL << GPIO_OSPEEDR_OSPEED13_Pos)
 
#define GPIO_OSPEEDR_OSPEED14_Pos   (28U)
 
#define GPIO_OSPEEDR_OSPEED14_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED14_Pos)
 
#define GPIO_OSPEEDR_OSPEED14   GPIO_OSPEEDR_OSPEED14_Msk
 
#define GPIO_OSPEEDR_OSPEED14_0   (0x1UL << GPIO_OSPEEDR_OSPEED14_Pos)
 
#define GPIO_OSPEEDR_OSPEED14_1   (0x2UL << GPIO_OSPEEDR_OSPEED14_Pos)
 
#define GPIO_OSPEEDR_OSPEED15_Pos   (30U)
 
#define GPIO_OSPEEDR_OSPEED15_Msk   (0x3UL << GPIO_OSPEEDR_OSPEED15_Pos)
 
#define GPIO_OSPEEDR_OSPEED15   GPIO_OSPEEDR_OSPEED15_Msk
 
#define GPIO_OSPEEDR_OSPEED15_0   (0x1UL << GPIO_OSPEEDR_OSPEED15_Pos)
 
#define GPIO_OSPEEDR_OSPEED15_1   (0x2UL << GPIO_OSPEEDR_OSPEED15_Pos)
 
#define GPIO_OSPEEDER_OSPEEDR0   GPIO_OSPEEDR_OSPEED0
 
#define GPIO_OSPEEDER_OSPEEDR0_0   GPIO_OSPEEDR_OSPEED0_0
 
#define GPIO_OSPEEDER_OSPEEDR0_1   GPIO_OSPEEDR_OSPEED0_1
 
#define GPIO_OSPEEDER_OSPEEDR1   GPIO_OSPEEDR_OSPEED1
 
#define GPIO_OSPEEDER_OSPEEDR1_0   GPIO_OSPEEDR_OSPEED1_0
 
#define GPIO_OSPEEDER_OSPEEDR1_1   GPIO_OSPEEDR_OSPEED1_1
 
#define GPIO_OSPEEDER_OSPEEDR2   GPIO_OSPEEDR_OSPEED2
 
#define GPIO_OSPEEDER_OSPEEDR2_0   GPIO_OSPEEDR_OSPEED2_0
 
#define GPIO_OSPEEDER_OSPEEDR2_1   GPIO_OSPEEDR_OSPEED2_1
 
#define GPIO_OSPEEDER_OSPEEDR3   GPIO_OSPEEDR_OSPEED3
 
#define GPIO_OSPEEDER_OSPEEDR3_0   GPIO_OSPEEDR_OSPEED3_0
 
#define GPIO_OSPEEDER_OSPEEDR3_1   GPIO_OSPEEDR_OSPEED3_1
 
#define GPIO_OSPEEDER_OSPEEDR4   GPIO_OSPEEDR_OSPEED4
 
#define GPIO_OSPEEDER_OSPEEDR4_0   GPIO_OSPEEDR_OSPEED4_0
 
#define GPIO_OSPEEDER_OSPEEDR4_1   GPIO_OSPEEDR_OSPEED4_1
 
#define GPIO_OSPEEDER_OSPEEDR5   GPIO_OSPEEDR_OSPEED5
 
#define GPIO_OSPEEDER_OSPEEDR5_0   GPIO_OSPEEDR_OSPEED5_0
 
#define GPIO_OSPEEDER_OSPEEDR5_1   GPIO_OSPEEDR_OSPEED5_1
 
#define GPIO_OSPEEDER_OSPEEDR6   GPIO_OSPEEDR_OSPEED6
 
#define GPIO_OSPEEDER_OSPEEDR6_0   GPIO_OSPEEDR_OSPEED6_0
 
#define GPIO_OSPEEDER_OSPEEDR6_1   GPIO_OSPEEDR_OSPEED6_1
 
#define GPIO_OSPEEDER_OSPEEDR7   GPIO_OSPEEDR_OSPEED7
 
#define GPIO_OSPEEDER_OSPEEDR7_0   GPIO_OSPEEDR_OSPEED7_0
 
#define GPIO_OSPEEDER_OSPEEDR7_1   GPIO_OSPEEDR_OSPEED7_1
 
#define GPIO_OSPEEDER_OSPEEDR8   GPIO_OSPEEDR_OSPEED8
 
#define GPIO_OSPEEDER_OSPEEDR8_0   GPIO_OSPEEDR_OSPEED8_0
 
#define GPIO_OSPEEDER_OSPEEDR8_1   GPIO_OSPEEDR_OSPEED8_1
 
#define GPIO_OSPEEDER_OSPEEDR9   GPIO_OSPEEDR_OSPEED9
 
#define GPIO_OSPEEDER_OSPEEDR9_0   GPIO_OSPEEDR_OSPEED9_0
 
#define GPIO_OSPEEDER_OSPEEDR9_1   GPIO_OSPEEDR_OSPEED9_1
 
#define GPIO_OSPEEDER_OSPEEDR10   GPIO_OSPEEDR_OSPEED10
 
#define GPIO_OSPEEDER_OSPEEDR10_0   GPIO_OSPEEDR_OSPEED10_0
 
#define GPIO_OSPEEDER_OSPEEDR10_1   GPIO_OSPEEDR_OSPEED10_1
 
#define GPIO_OSPEEDER_OSPEEDR11   GPIO_OSPEEDR_OSPEED11
 
#define GPIO_OSPEEDER_OSPEEDR11_0   GPIO_OSPEEDR_OSPEED11_0
 
#define GPIO_OSPEEDER_OSPEEDR11_1   GPIO_OSPEEDR_OSPEED11_1
 
#define GPIO_OSPEEDER_OSPEEDR12   GPIO_OSPEEDR_OSPEED12
 
#define GPIO_OSPEEDER_OSPEEDR12_0   GPIO_OSPEEDR_OSPEED12_0
 
#define GPIO_OSPEEDER_OSPEEDR12_1   GPIO_OSPEEDR_OSPEED12_1
 
#define GPIO_OSPEEDER_OSPEEDR13   GPIO_OSPEEDR_OSPEED13
 
#define GPIO_OSPEEDER_OSPEEDR13_0   GPIO_OSPEEDR_OSPEED13_0
 
#define GPIO_OSPEEDER_OSPEEDR13_1   GPIO_OSPEEDR_OSPEED13_1
 
#define GPIO_OSPEEDER_OSPEEDR14   GPIO_OSPEEDR_OSPEED14
 
#define GPIO_OSPEEDER_OSPEEDR14_0   GPIO_OSPEEDR_OSPEED14_0
 
#define GPIO_OSPEEDER_OSPEEDR14_1   GPIO_OSPEEDR_OSPEED14_1
 
#define GPIO_OSPEEDER_OSPEEDR15   GPIO_OSPEEDR_OSPEED15
 
#define GPIO_OSPEEDER_OSPEEDR15_0   GPIO_OSPEEDR_OSPEED15_0
 
#define GPIO_OSPEEDER_OSPEEDR15_1   GPIO_OSPEEDR_OSPEED15_1
 
#define GPIO_PUPDR_PUPD0_Pos   (0U)
 
#define GPIO_PUPDR_PUPD0_Msk   (0x3UL << GPIO_PUPDR_PUPD0_Pos)
 
#define GPIO_PUPDR_PUPD0   GPIO_PUPDR_PUPD0_Msk
 
#define GPIO_PUPDR_PUPD0_0   (0x1UL << GPIO_PUPDR_PUPD0_Pos)
 
#define GPIO_PUPDR_PUPD0_1   (0x2UL << GPIO_PUPDR_PUPD0_Pos)
 
#define GPIO_PUPDR_PUPD1_Pos   (2U)
 
#define GPIO_PUPDR_PUPD1_Msk   (0x3UL << GPIO_PUPDR_PUPD1_Pos)
 
#define GPIO_PUPDR_PUPD1   GPIO_PUPDR_PUPD1_Msk
 
#define GPIO_PUPDR_PUPD1_0   (0x1UL << GPIO_PUPDR_PUPD1_Pos)
 
#define GPIO_PUPDR_PUPD1_1   (0x2UL << GPIO_PUPDR_PUPD1_Pos)
 
#define GPIO_PUPDR_PUPD2_Pos   (4U)
 
#define GPIO_PUPDR_PUPD2_Msk   (0x3UL << GPIO_PUPDR_PUPD2_Pos)
 
#define GPIO_PUPDR_PUPD2   GPIO_PUPDR_PUPD2_Msk
 
#define GPIO_PUPDR_PUPD2_0   (0x1UL << GPIO_PUPDR_PUPD2_Pos)
 
#define GPIO_PUPDR_PUPD2_1   (0x2UL << GPIO_PUPDR_PUPD2_Pos)
 
#define GPIO_PUPDR_PUPD3_Pos   (6U)
 
#define GPIO_PUPDR_PUPD3_Msk   (0x3UL << GPIO_PUPDR_PUPD3_Pos)
 
#define GPIO_PUPDR_PUPD3   GPIO_PUPDR_PUPD3_Msk
 
#define GPIO_PUPDR_PUPD3_0   (0x1UL << GPIO_PUPDR_PUPD3_Pos)
 
#define GPIO_PUPDR_PUPD3_1   (0x2UL << GPIO_PUPDR_PUPD3_Pos)
 
#define GPIO_PUPDR_PUPD4_Pos   (8U)
 
#define GPIO_PUPDR_PUPD4_Msk   (0x3UL << GPIO_PUPDR_PUPD4_Pos)
 
#define GPIO_PUPDR_PUPD4   GPIO_PUPDR_PUPD4_Msk
 
#define GPIO_PUPDR_PUPD4_0   (0x1UL << GPIO_PUPDR_PUPD4_Pos)
 
#define GPIO_PUPDR_PUPD4_1   (0x2UL << GPIO_PUPDR_PUPD4_Pos)
 
#define GPIO_PUPDR_PUPD5_Pos   (10U)
 
#define GPIO_PUPDR_PUPD5_Msk   (0x3UL << GPIO_PUPDR_PUPD5_Pos)
 
#define GPIO_PUPDR_PUPD5   GPIO_PUPDR_PUPD5_Msk
 
#define GPIO_PUPDR_PUPD5_0   (0x1UL << GPIO_PUPDR_PUPD5_Pos)
 
#define GPIO_PUPDR_PUPD5_1   (0x2UL << GPIO_PUPDR_PUPD5_Pos)
 
#define GPIO_PUPDR_PUPD6_Pos   (12U)
 
#define GPIO_PUPDR_PUPD6_Msk   (0x3UL << GPIO_PUPDR_PUPD6_Pos)
 
#define GPIO_PUPDR_PUPD6   GPIO_PUPDR_PUPD6_Msk
 
#define GPIO_PUPDR_PUPD6_0   (0x1UL << GPIO_PUPDR_PUPD6_Pos)
 
#define GPIO_PUPDR_PUPD6_1   (0x2UL << GPIO_PUPDR_PUPD6_Pos)
 
#define GPIO_PUPDR_PUPD7_Pos   (14U)
 
#define GPIO_PUPDR_PUPD7_Msk   (0x3UL << GPIO_PUPDR_PUPD7_Pos)
 
#define GPIO_PUPDR_PUPD7   GPIO_PUPDR_PUPD7_Msk
 
#define GPIO_PUPDR_PUPD7_0   (0x1UL << GPIO_PUPDR_PUPD7_Pos)
 
#define GPIO_PUPDR_PUPD7_1   (0x2UL << GPIO_PUPDR_PUPD7_Pos)
 
#define GPIO_PUPDR_PUPD8_Pos   (16U)
 
#define GPIO_PUPDR_PUPD8_Msk   (0x3UL << GPIO_PUPDR_PUPD8_Pos)
 
#define GPIO_PUPDR_PUPD8   GPIO_PUPDR_PUPD8_Msk
 
#define GPIO_PUPDR_PUPD8_0   (0x1UL << GPIO_PUPDR_PUPD8_Pos)
 
#define GPIO_PUPDR_PUPD8_1   (0x2UL << GPIO_PUPDR_PUPD8_Pos)
 
#define GPIO_PUPDR_PUPD9_Pos   (18U)
 
#define GPIO_PUPDR_PUPD9_Msk   (0x3UL << GPIO_PUPDR_PUPD9_Pos)
 
#define GPIO_PUPDR_PUPD9   GPIO_PUPDR_PUPD9_Msk
 
#define GPIO_PUPDR_PUPD9_0   (0x1UL << GPIO_PUPDR_PUPD9_Pos)
 
#define GPIO_PUPDR_PUPD9_1   (0x2UL << GPIO_PUPDR_PUPD9_Pos)
 
#define GPIO_PUPDR_PUPD10_Pos   (20U)
 
#define GPIO_PUPDR_PUPD10_Msk   (0x3UL << GPIO_PUPDR_PUPD10_Pos)
 
#define GPIO_PUPDR_PUPD10   GPIO_PUPDR_PUPD10_Msk
 
#define GPIO_PUPDR_PUPD10_0   (0x1UL << GPIO_PUPDR_PUPD10_Pos)
 
#define GPIO_PUPDR_PUPD10_1   (0x2UL << GPIO_PUPDR_PUPD10_Pos)
 
#define GPIO_PUPDR_PUPD11_Pos   (22U)
 
#define GPIO_PUPDR_PUPD11_Msk   (0x3UL << GPIO_PUPDR_PUPD11_Pos)
 
#define GPIO_PUPDR_PUPD11   GPIO_PUPDR_PUPD11_Msk
 
#define GPIO_PUPDR_PUPD11_0   (0x1UL << GPIO_PUPDR_PUPD11_Pos)
 
#define GPIO_PUPDR_PUPD11_1   (0x2UL << GPIO_PUPDR_PUPD11_Pos)
 
#define GPIO_PUPDR_PUPD12_Pos   (24U)
 
#define GPIO_PUPDR_PUPD12_Msk   (0x3UL << GPIO_PUPDR_PUPD12_Pos)
 
#define GPIO_PUPDR_PUPD12   GPIO_PUPDR_PUPD12_Msk
 
#define GPIO_PUPDR_PUPD12_0   (0x1UL << GPIO_PUPDR_PUPD12_Pos)
 
#define GPIO_PUPDR_PUPD12_1   (0x2UL << GPIO_PUPDR_PUPD12_Pos)
 
#define GPIO_PUPDR_PUPD13_Pos   (26U)
 
#define GPIO_PUPDR_PUPD13_Msk   (0x3UL << GPIO_PUPDR_PUPD13_Pos)
 
#define GPIO_PUPDR_PUPD13   GPIO_PUPDR_PUPD13_Msk
 
#define GPIO_PUPDR_PUPD13_0   (0x1UL << GPIO_PUPDR_PUPD13_Pos)
 
#define GPIO_PUPDR_PUPD13_1   (0x2UL << GPIO_PUPDR_PUPD13_Pos)
 
#define GPIO_PUPDR_PUPD14_Pos   (28U)
 
#define GPIO_PUPDR_PUPD14_Msk   (0x3UL << GPIO_PUPDR_PUPD14_Pos)
 
#define GPIO_PUPDR_PUPD14   GPIO_PUPDR_PUPD14_Msk
 
#define GPIO_PUPDR_PUPD14_0   (0x1UL << GPIO_PUPDR_PUPD14_Pos)
 
#define GPIO_PUPDR_PUPD14_1   (0x2UL << GPIO_PUPDR_PUPD14_Pos)
 
#define GPIO_PUPDR_PUPD15_Pos   (30U)
 
#define GPIO_PUPDR_PUPD15_Msk   (0x3UL << GPIO_PUPDR_PUPD15_Pos)
 
#define GPIO_PUPDR_PUPD15   GPIO_PUPDR_PUPD15_Msk
 
#define GPIO_PUPDR_PUPD15_0   (0x1UL << GPIO_PUPDR_PUPD15_Pos)
 
#define GPIO_PUPDR_PUPD15_1   (0x2UL << GPIO_PUPDR_PUPD15_Pos)
 
#define GPIO_PUPDR_PUPDR0   GPIO_PUPDR_PUPD0
 
#define GPIO_PUPDR_PUPDR0_0   GPIO_PUPDR_PUPD0_0
 
#define GPIO_PUPDR_PUPDR0_1   GPIO_PUPDR_PUPD0_1
 
#define GPIO_PUPDR_PUPDR1   GPIO_PUPDR_PUPD1
 
#define GPIO_PUPDR_PUPDR1_0   GPIO_PUPDR_PUPD1_0
 
#define GPIO_PUPDR_PUPDR1_1   GPIO_PUPDR_PUPD1_1
 
#define GPIO_PUPDR_PUPDR2   GPIO_PUPDR_PUPD2
 
#define GPIO_PUPDR_PUPDR2_0   GPIO_PUPDR_PUPD2_0
 
#define GPIO_PUPDR_PUPDR2_1   GPIO_PUPDR_PUPD2_1
 
#define GPIO_PUPDR_PUPDR3   GPIO_PUPDR_PUPD3
 
#define GPIO_PUPDR_PUPDR3_0   GPIO_PUPDR_PUPD3_0
 
#define GPIO_PUPDR_PUPDR3_1   GPIO_PUPDR_PUPD3_1
 
#define GPIO_PUPDR_PUPDR4   GPIO_PUPDR_PUPD4
 
#define GPIO_PUPDR_PUPDR4_0   GPIO_PUPDR_PUPD4_0
 
#define GPIO_PUPDR_PUPDR4_1   GPIO_PUPDR_PUPD4_1
 
#define GPIO_PUPDR_PUPDR5   GPIO_PUPDR_PUPD5
 
#define GPIO_PUPDR_PUPDR5_0   GPIO_PUPDR_PUPD5_0
 
#define GPIO_PUPDR_PUPDR5_1   GPIO_PUPDR_PUPD5_1
 
#define GPIO_PUPDR_PUPDR6   GPIO_PUPDR_PUPD6
 
#define GPIO_PUPDR_PUPDR6_0   GPIO_PUPDR_PUPD6_0
 
#define GPIO_PUPDR_PUPDR6_1   GPIO_PUPDR_PUPD6_1
 
#define GPIO_PUPDR_PUPDR7   GPIO_PUPDR_PUPD7
 
#define GPIO_PUPDR_PUPDR7_0   GPIO_PUPDR_PUPD7_0
 
#define GPIO_PUPDR_PUPDR7_1   GPIO_PUPDR_PUPD7_1
 
#define GPIO_PUPDR_PUPDR8   GPIO_PUPDR_PUPD8
 
#define GPIO_PUPDR_PUPDR8_0   GPIO_PUPDR_PUPD8_0
 
#define GPIO_PUPDR_PUPDR8_1   GPIO_PUPDR_PUPD8_1
 
#define GPIO_PUPDR_PUPDR9   GPIO_PUPDR_PUPD9
 
#define GPIO_PUPDR_PUPDR9_0   GPIO_PUPDR_PUPD9_0
 
#define GPIO_PUPDR_PUPDR9_1   GPIO_PUPDR_PUPD9_1
 
#define GPIO_PUPDR_PUPDR10   GPIO_PUPDR_PUPD10
 
#define GPIO_PUPDR_PUPDR10_0   GPIO_PUPDR_PUPD10_0
 
#define GPIO_PUPDR_PUPDR10_1   GPIO_PUPDR_PUPD10_1
 
#define GPIO_PUPDR_PUPDR11   GPIO_PUPDR_PUPD11
 
#define GPIO_PUPDR_PUPDR11_0   GPIO_PUPDR_PUPD11_0
 
#define GPIO_PUPDR_PUPDR11_1   GPIO_PUPDR_PUPD11_1
 
#define GPIO_PUPDR_PUPDR12   GPIO_PUPDR_PUPD12
 
#define GPIO_PUPDR_PUPDR12_0   GPIO_PUPDR_PUPD12_0
 
#define GPIO_PUPDR_PUPDR12_1   GPIO_PUPDR_PUPD12_1
 
#define GPIO_PUPDR_PUPDR13   GPIO_PUPDR_PUPD13
 
#define GPIO_PUPDR_PUPDR13_0   GPIO_PUPDR_PUPD13_0
 
#define GPIO_PUPDR_PUPDR13_1   GPIO_PUPDR_PUPD13_1
 
#define GPIO_PUPDR_PUPDR14   GPIO_PUPDR_PUPD14
 
#define GPIO_PUPDR_PUPDR14_0   GPIO_PUPDR_PUPD14_0
 
#define GPIO_PUPDR_PUPDR14_1   GPIO_PUPDR_PUPD14_1
 
#define GPIO_PUPDR_PUPDR15   GPIO_PUPDR_PUPD15
 
#define GPIO_PUPDR_PUPDR15_0   GPIO_PUPDR_PUPD15_0
 
#define GPIO_PUPDR_PUPDR15_1   GPIO_PUPDR_PUPD15_1
 
#define GPIO_IDR_ID0_Pos   (0U)
 
#define GPIO_IDR_ID0_Msk   (0x1UL << GPIO_IDR_ID0_Pos)
 
#define GPIO_IDR_ID0   GPIO_IDR_ID0_Msk
 
#define GPIO_IDR_ID1_Pos   (1U)
 
#define GPIO_IDR_ID1_Msk   (0x1UL << GPIO_IDR_ID1_Pos)
 
#define GPIO_IDR_ID1   GPIO_IDR_ID1_Msk
 
#define GPIO_IDR_ID2_Pos   (2U)
 
#define GPIO_IDR_ID2_Msk   (0x1UL << GPIO_IDR_ID2_Pos)
 
#define GPIO_IDR_ID2   GPIO_IDR_ID2_Msk
 
#define GPIO_IDR_ID3_Pos   (3U)
 
#define GPIO_IDR_ID3_Msk   (0x1UL << GPIO_IDR_ID3_Pos)
 
#define GPIO_IDR_ID3   GPIO_IDR_ID3_Msk
 
#define GPIO_IDR_ID4_Pos   (4U)
 
#define GPIO_IDR_ID4_Msk   (0x1UL << GPIO_IDR_ID4_Pos)
 
#define GPIO_IDR_ID4   GPIO_IDR_ID4_Msk
 
#define GPIO_IDR_ID5_Pos   (5U)
 
#define GPIO_IDR_ID5_Msk   (0x1UL << GPIO_IDR_ID5_Pos)
 
#define GPIO_IDR_ID5   GPIO_IDR_ID5_Msk
 
#define GPIO_IDR_ID6_Pos   (6U)
 
#define GPIO_IDR_ID6_Msk   (0x1UL << GPIO_IDR_ID6_Pos)
 
#define GPIO_IDR_ID6   GPIO_IDR_ID6_Msk
 
#define GPIO_IDR_ID7_Pos   (7U)
 
#define GPIO_IDR_ID7_Msk   (0x1UL << GPIO_IDR_ID7_Pos)
 
#define GPIO_IDR_ID7   GPIO_IDR_ID7_Msk
 
#define GPIO_IDR_ID8_Pos   (8U)
 
#define GPIO_IDR_ID8_Msk   (0x1UL << GPIO_IDR_ID8_Pos)
 
#define GPIO_IDR_ID8   GPIO_IDR_ID8_Msk
 
#define GPIO_IDR_ID9_Pos   (9U)
 
#define GPIO_IDR_ID9_Msk   (0x1UL << GPIO_IDR_ID9_Pos)
 
#define GPIO_IDR_ID9   GPIO_IDR_ID9_Msk
 
#define GPIO_IDR_ID10_Pos   (10U)
 
#define GPIO_IDR_ID10_Msk   (0x1UL << GPIO_IDR_ID10_Pos)
 
#define GPIO_IDR_ID10   GPIO_IDR_ID10_Msk
 
#define GPIO_IDR_ID11_Pos   (11U)
 
#define GPIO_IDR_ID11_Msk   (0x1UL << GPIO_IDR_ID11_Pos)
 
#define GPIO_IDR_ID11   GPIO_IDR_ID11_Msk
 
#define GPIO_IDR_ID12_Pos   (12U)
 
#define GPIO_IDR_ID12_Msk   (0x1UL << GPIO_IDR_ID12_Pos)
 
#define GPIO_IDR_ID12   GPIO_IDR_ID12_Msk
 
#define GPIO_IDR_ID13_Pos   (13U)
 
#define GPIO_IDR_ID13_Msk   (0x1UL << GPIO_IDR_ID13_Pos)
 
#define GPIO_IDR_ID13   GPIO_IDR_ID13_Msk
 
#define GPIO_IDR_ID14_Pos   (14U)
 
#define GPIO_IDR_ID14_Msk   (0x1UL << GPIO_IDR_ID14_Pos)
 
#define GPIO_IDR_ID14   GPIO_IDR_ID14_Msk
 
#define GPIO_IDR_ID15_Pos   (15U)
 
#define GPIO_IDR_ID15_Msk   (0x1UL << GPIO_IDR_ID15_Pos)
 
#define GPIO_IDR_ID15   GPIO_IDR_ID15_Msk
 
#define GPIO_IDR_IDR_0   GPIO_IDR_ID0
 
#define GPIO_IDR_IDR_1   GPIO_IDR_ID1
 
#define GPIO_IDR_IDR_2   GPIO_IDR_ID2
 
#define GPIO_IDR_IDR_3   GPIO_IDR_ID3
 
#define GPIO_IDR_IDR_4   GPIO_IDR_ID4
 
#define GPIO_IDR_IDR_5   GPIO_IDR_ID5
 
#define GPIO_IDR_IDR_6   GPIO_IDR_ID6
 
#define GPIO_IDR_IDR_7   GPIO_IDR_ID7
 
#define GPIO_IDR_IDR_8   GPIO_IDR_ID8
 
#define GPIO_IDR_IDR_9   GPIO_IDR_ID9
 
#define GPIO_IDR_IDR_10   GPIO_IDR_ID10
 
#define GPIO_IDR_IDR_11   GPIO_IDR_ID11
 
#define GPIO_IDR_IDR_12   GPIO_IDR_ID12
 
#define GPIO_IDR_IDR_13   GPIO_IDR_ID13
 
#define GPIO_IDR_IDR_14   GPIO_IDR_ID14
 
#define GPIO_IDR_IDR_15   GPIO_IDR_ID15
 
#define GPIO_OTYPER_IDR_0   GPIO_IDR_ID0
 
#define GPIO_OTYPER_IDR_1   GPIO_IDR_ID1
 
#define GPIO_OTYPER_IDR_2   GPIO_IDR_ID2
 
#define GPIO_OTYPER_IDR_3   GPIO_IDR_ID3
 
#define GPIO_OTYPER_IDR_4   GPIO_IDR_ID4
 
#define GPIO_OTYPER_IDR_5   GPIO_IDR_ID5
 
#define GPIO_OTYPER_IDR_6   GPIO_IDR_ID6
 
#define GPIO_OTYPER_IDR_7   GPIO_IDR_ID7
 
#define GPIO_OTYPER_IDR_8   GPIO_IDR_ID8
 
#define GPIO_OTYPER_IDR_9   GPIO_IDR_ID9
 
#define GPIO_OTYPER_IDR_10   GPIO_IDR_ID10
 
#define GPIO_OTYPER_IDR_11   GPIO_IDR_ID11
 
#define GPIO_OTYPER_IDR_12   GPIO_IDR_ID12
 
#define GPIO_OTYPER_IDR_13   GPIO_IDR_ID13
 
#define GPIO_OTYPER_IDR_14   GPIO_IDR_ID14
 
#define GPIO_OTYPER_IDR_15   GPIO_IDR_ID15
 
#define GPIO_ODR_OD0_Pos   (0U)
 
#define GPIO_ODR_OD0_Msk   (0x1UL << GPIO_ODR_OD0_Pos)
 
#define GPIO_ODR_OD0   GPIO_ODR_OD0_Msk
 
#define GPIO_ODR_OD1_Pos   (1U)
 
#define GPIO_ODR_OD1_Msk   (0x1UL << GPIO_ODR_OD1_Pos)
 
#define GPIO_ODR_OD1   GPIO_ODR_OD1_Msk
 
#define GPIO_ODR_OD2_Pos   (2U)
 
#define GPIO_ODR_OD2_Msk   (0x1UL << GPIO_ODR_OD2_Pos)
 
#define GPIO_ODR_OD2   GPIO_ODR_OD2_Msk
 
#define GPIO_ODR_OD3_Pos   (3U)
 
#define GPIO_ODR_OD3_Msk   (0x1UL << GPIO_ODR_OD3_Pos)
 
#define GPIO_ODR_OD3   GPIO_ODR_OD3_Msk
 
#define GPIO_ODR_OD4_Pos   (4U)
 
#define GPIO_ODR_OD4_Msk   (0x1UL << GPIO_ODR_OD4_Pos)
 
#define GPIO_ODR_OD4   GPIO_ODR_OD4_Msk
 
#define GPIO_ODR_OD5_Pos   (5U)
 
#define GPIO_ODR_OD5_Msk   (0x1UL << GPIO_ODR_OD5_Pos)
 
#define GPIO_ODR_OD5   GPIO_ODR_OD5_Msk
 
#define GPIO_ODR_OD6_Pos   (6U)
 
#define GPIO_ODR_OD6_Msk   (0x1UL << GPIO_ODR_OD6_Pos)
 
#define GPIO_ODR_OD6   GPIO_ODR_OD6_Msk
 
#define GPIO_ODR_OD7_Pos   (7U)
 
#define GPIO_ODR_OD7_Msk   (0x1UL << GPIO_ODR_OD7_Pos)
 
#define GPIO_ODR_OD7   GPIO_ODR_OD7_Msk
 
#define GPIO_ODR_OD8_Pos   (8U)
 
#define GPIO_ODR_OD8_Msk   (0x1UL << GPIO_ODR_OD8_Pos)
 
#define GPIO_ODR_OD8   GPIO_ODR_OD8_Msk
 
#define GPIO_ODR_OD9_Pos   (9U)
 
#define GPIO_ODR_OD9_Msk   (0x1UL << GPIO_ODR_OD9_Pos)
 
#define GPIO_ODR_OD9   GPIO_ODR_OD9_Msk
 
#define GPIO_ODR_OD10_Pos   (10U)
 
#define GPIO_ODR_OD10_Msk   (0x1UL << GPIO_ODR_OD10_Pos)
 
#define GPIO_ODR_OD10   GPIO_ODR_OD10_Msk
 
#define GPIO_ODR_OD11_Pos   (11U)
 
#define GPIO_ODR_OD11_Msk   (0x1UL << GPIO_ODR_OD11_Pos)
 
#define GPIO_ODR_OD11   GPIO_ODR_OD11_Msk
 
#define GPIO_ODR_OD12_Pos   (12U)
 
#define GPIO_ODR_OD12_Msk   (0x1UL << GPIO_ODR_OD12_Pos)
 
#define GPIO_ODR_OD12   GPIO_ODR_OD12_Msk
 
#define GPIO_ODR_OD13_Pos   (13U)
 
#define GPIO_ODR_OD13_Msk   (0x1UL << GPIO_ODR_OD13_Pos)
 
#define GPIO_ODR_OD13   GPIO_ODR_OD13_Msk
 
#define GPIO_ODR_OD14_Pos   (14U)
 
#define GPIO_ODR_OD14_Msk   (0x1UL << GPIO_ODR_OD14_Pos)
 
#define GPIO_ODR_OD14   GPIO_ODR_OD14_Msk
 
#define GPIO_ODR_OD15_Pos   (15U)
 
#define GPIO_ODR_OD15_Msk   (0x1UL << GPIO_ODR_OD15_Pos)
 
#define GPIO_ODR_OD15   GPIO_ODR_OD15_Msk
 
#define GPIO_ODR_ODR_0   GPIO_ODR_OD0
 
#define GPIO_ODR_ODR_1   GPIO_ODR_OD1
 
#define GPIO_ODR_ODR_2   GPIO_ODR_OD2
 
#define GPIO_ODR_ODR_3   GPIO_ODR_OD3
 
#define GPIO_ODR_ODR_4   GPIO_ODR_OD4
 
#define GPIO_ODR_ODR_5   GPIO_ODR_OD5
 
#define GPIO_ODR_ODR_6   GPIO_ODR_OD6
 
#define GPIO_ODR_ODR_7   GPIO_ODR_OD7
 
#define GPIO_ODR_ODR_8   GPIO_ODR_OD8
 
#define GPIO_ODR_ODR_9   GPIO_ODR_OD9
 
#define GPIO_ODR_ODR_10   GPIO_ODR_OD10
 
#define GPIO_ODR_ODR_11   GPIO_ODR_OD11
 
#define GPIO_ODR_ODR_12   GPIO_ODR_OD12
 
#define GPIO_ODR_ODR_13   GPIO_ODR_OD13
 
#define GPIO_ODR_ODR_14   GPIO_ODR_OD14
 
#define GPIO_ODR_ODR_15   GPIO_ODR_OD15
 
#define GPIO_OTYPER_ODR_0   GPIO_ODR_OD0
 
#define GPIO_OTYPER_ODR_1   GPIO_ODR_OD1
 
#define GPIO_OTYPER_ODR_2   GPIO_ODR_OD2
 
#define GPIO_OTYPER_ODR_3   GPIO_ODR_OD3
 
#define GPIO_OTYPER_ODR_4   GPIO_ODR_OD4
 
#define GPIO_OTYPER_ODR_5   GPIO_ODR_OD5
 
#define GPIO_OTYPER_ODR_6   GPIO_ODR_OD6
 
#define GPIO_OTYPER_ODR_7   GPIO_ODR_OD7
 
#define GPIO_OTYPER_ODR_8   GPIO_ODR_OD8
 
#define GPIO_OTYPER_ODR_9   GPIO_ODR_OD9
 
#define GPIO_OTYPER_ODR_10   GPIO_ODR_OD10
 
#define GPIO_OTYPER_ODR_11   GPIO_ODR_OD11
 
#define GPIO_OTYPER_ODR_12   GPIO_ODR_OD12
 
#define GPIO_OTYPER_ODR_13   GPIO_ODR_OD13
 
#define GPIO_OTYPER_ODR_14   GPIO_ODR_OD14
 
#define GPIO_OTYPER_ODR_15   GPIO_ODR_OD15
 
#define GPIO_BSRR_BS0_Pos   (0U)
 
#define GPIO_BSRR_BS0_Msk   (0x1UL << GPIO_BSRR_BS0_Pos)
 
#define GPIO_BSRR_BS0   GPIO_BSRR_BS0_Msk
 
#define GPIO_BSRR_BS1_Pos   (1U)
 
#define GPIO_BSRR_BS1_Msk   (0x1UL << GPIO_BSRR_BS1_Pos)
 
#define GPIO_BSRR_BS1   GPIO_BSRR_BS1_Msk
 
#define GPIO_BSRR_BS2_Pos   (2U)
 
#define GPIO_BSRR_BS2_Msk   (0x1UL << GPIO_BSRR_BS2_Pos)
 
#define GPIO_BSRR_BS2   GPIO_BSRR_BS2_Msk
 
#define GPIO_BSRR_BS3_Pos   (3U)
 
#define GPIO_BSRR_BS3_Msk   (0x1UL << GPIO_BSRR_BS3_Pos)
 
#define GPIO_BSRR_BS3   GPIO_BSRR_BS3_Msk
 
#define GPIO_BSRR_BS4_Pos   (4U)
 
#define GPIO_BSRR_BS4_Msk   (0x1UL << GPIO_BSRR_BS4_Pos)
 
#define GPIO_BSRR_BS4   GPIO_BSRR_BS4_Msk
 
#define GPIO_BSRR_BS5_Pos   (5U)
 
#define GPIO_BSRR_BS5_Msk   (0x1UL << GPIO_BSRR_BS5_Pos)
 
#define GPIO_BSRR_BS5   GPIO_BSRR_BS5_Msk
 
#define GPIO_BSRR_BS6_Pos   (6U)
 
#define GPIO_BSRR_BS6_Msk   (0x1UL << GPIO_BSRR_BS6_Pos)
 
#define GPIO_BSRR_BS6   GPIO_BSRR_BS6_Msk
 
#define GPIO_BSRR_BS7_Pos   (7U)
 
#define GPIO_BSRR_BS7_Msk   (0x1UL << GPIO_BSRR_BS7_Pos)
 
#define GPIO_BSRR_BS7   GPIO_BSRR_BS7_Msk
 
#define GPIO_BSRR_BS8_Pos   (8U)
 
#define GPIO_BSRR_BS8_Msk   (0x1UL << GPIO_BSRR_BS8_Pos)
 
#define GPIO_BSRR_BS8   GPIO_BSRR_BS8_Msk
 
#define GPIO_BSRR_BS9_Pos   (9U)
 
#define GPIO_BSRR_BS9_Msk   (0x1UL << GPIO_BSRR_BS9_Pos)
 
#define GPIO_BSRR_BS9   GPIO_BSRR_BS9_Msk
 
#define GPIO_BSRR_BS10_Pos   (10U)
 
#define GPIO_BSRR_BS10_Msk   (0x1UL << GPIO_BSRR_BS10_Pos)
 
#define GPIO_BSRR_BS10   GPIO_BSRR_BS10_Msk
 
#define GPIO_BSRR_BS11_Pos   (11U)
 
#define GPIO_BSRR_BS11_Msk   (0x1UL << GPIO_BSRR_BS11_Pos)
 
#define GPIO_BSRR_BS11   GPIO_BSRR_BS11_Msk
 
#define GPIO_BSRR_BS12_Pos   (12U)
 
#define GPIO_BSRR_BS12_Msk   (0x1UL << GPIO_BSRR_BS12_Pos)
 
#define GPIO_BSRR_BS12   GPIO_BSRR_BS12_Msk
 
#define GPIO_BSRR_BS13_Pos   (13U)
 
#define GPIO_BSRR_BS13_Msk   (0x1UL << GPIO_BSRR_BS13_Pos)
 
#define GPIO_BSRR_BS13   GPIO_BSRR_BS13_Msk
 
#define GPIO_BSRR_BS14_Pos   (14U)
 
#define GPIO_BSRR_BS14_Msk   (0x1UL << GPIO_BSRR_BS14_Pos)
 
#define GPIO_BSRR_BS14   GPIO_BSRR_BS14_Msk
 
#define GPIO_BSRR_BS15_Pos   (15U)
 
#define GPIO_BSRR_BS15_Msk   (0x1UL << GPIO_BSRR_BS15_Pos)
 
#define GPIO_BSRR_BS15   GPIO_BSRR_BS15_Msk
 
#define GPIO_BSRR_BR0_Pos   (16U)
 
#define GPIO_BSRR_BR0_Msk   (0x1UL << GPIO_BSRR_BR0_Pos)
 
#define GPIO_BSRR_BR0   GPIO_BSRR_BR0_Msk
 
#define GPIO_BSRR_BR1_Pos   (17U)
 
#define GPIO_BSRR_BR1_Msk   (0x1UL << GPIO_BSRR_BR1_Pos)
 
#define GPIO_BSRR_BR1   GPIO_BSRR_BR1_Msk
 
#define GPIO_BSRR_BR2_Pos   (18U)
 
#define GPIO_BSRR_BR2_Msk   (0x1UL << GPIO_BSRR_BR2_Pos)
 
#define GPIO_BSRR_BR2   GPIO_BSRR_BR2_Msk
 
#define GPIO_BSRR_BR3_Pos   (19U)
 
#define GPIO_BSRR_BR3_Msk   (0x1UL << GPIO_BSRR_BR3_Pos)
 
#define GPIO_BSRR_BR3   GPIO_BSRR_BR3_Msk
 
#define GPIO_BSRR_BR4_Pos   (20U)
 
#define GPIO_BSRR_BR4_Msk   (0x1UL << GPIO_BSRR_BR4_Pos)
 
#define GPIO_BSRR_BR4   GPIO_BSRR_BR4_Msk
 
#define GPIO_BSRR_BR5_Pos   (21U)
 
#define GPIO_BSRR_BR5_Msk   (0x1UL << GPIO_BSRR_BR5_Pos)
 
#define GPIO_BSRR_BR5   GPIO_BSRR_BR5_Msk
 
#define GPIO_BSRR_BR6_Pos   (22U)
 
#define GPIO_BSRR_BR6_Msk   (0x1UL << GPIO_BSRR_BR6_Pos)
 
#define GPIO_BSRR_BR6   GPIO_BSRR_BR6_Msk
 
#define GPIO_BSRR_BR7_Pos   (23U)
 
#define GPIO_BSRR_BR7_Msk   (0x1UL << GPIO_BSRR_BR7_Pos)
 
#define GPIO_BSRR_BR7   GPIO_BSRR_BR7_Msk
 
#define GPIO_BSRR_BR8_Pos   (24U)
 
#define GPIO_BSRR_BR8_Msk   (0x1UL << GPIO_BSRR_BR8_Pos)
 
#define GPIO_BSRR_BR8   GPIO_BSRR_BR8_Msk
 
#define GPIO_BSRR_BR9_Pos   (25U)
 
#define GPIO_BSRR_BR9_Msk   (0x1UL << GPIO_BSRR_BR9_Pos)
 
#define GPIO_BSRR_BR9   GPIO_BSRR_BR9_Msk
 
#define GPIO_BSRR_BR10_Pos   (26U)
 
#define GPIO_BSRR_BR10_Msk   (0x1UL << GPIO_BSRR_BR10_Pos)
 
#define GPIO_BSRR_BR10   GPIO_BSRR_BR10_Msk
 
#define GPIO_BSRR_BR11_Pos   (27U)
 
#define GPIO_BSRR_BR11_Msk   (0x1UL << GPIO_BSRR_BR11_Pos)
 
#define GPIO_BSRR_BR11   GPIO_BSRR_BR11_Msk
 
#define GPIO_BSRR_BR12_Pos   (28U)
 
#define GPIO_BSRR_BR12_Msk   (0x1UL << GPIO_BSRR_BR12_Pos)
 
#define GPIO_BSRR_BR12   GPIO_BSRR_BR12_Msk
 
#define GPIO_BSRR_BR13_Pos   (29U)
 
#define GPIO_BSRR_BR13_Msk   (0x1UL << GPIO_BSRR_BR13_Pos)
 
#define GPIO_BSRR_BR13   GPIO_BSRR_BR13_Msk
 
#define GPIO_BSRR_BR14_Pos   (30U)
 
#define GPIO_BSRR_BR14_Msk   (0x1UL << GPIO_BSRR_BR14_Pos)
 
#define GPIO_BSRR_BR14   GPIO_BSRR_BR14_Msk
 
#define GPIO_BSRR_BR15_Pos   (31U)
 
#define GPIO_BSRR_BR15_Msk   (0x1UL << GPIO_BSRR_BR15_Pos)
 
#define GPIO_BSRR_BR15   GPIO_BSRR_BR15_Msk
 
#define GPIO_BSRR_BS_0   GPIO_BSRR_BS0
 
#define GPIO_BSRR_BS_1   GPIO_BSRR_BS1
 
#define GPIO_BSRR_BS_2   GPIO_BSRR_BS2
 
#define GPIO_BSRR_BS_3   GPIO_BSRR_BS3
 
#define GPIO_BSRR_BS_4   GPIO_BSRR_BS4
 
#define GPIO_BSRR_BS_5   GPIO_BSRR_BS5
 
#define GPIO_BSRR_BS_6   GPIO_BSRR_BS6
 
#define GPIO_BSRR_BS_7   GPIO_BSRR_BS7
 
#define GPIO_BSRR_BS_8   GPIO_BSRR_BS8
 
#define GPIO_BSRR_BS_9   GPIO_BSRR_BS9
 
#define GPIO_BSRR_BS_10   GPIO_BSRR_BS10
 
#define GPIO_BSRR_BS_11   GPIO_BSRR_BS11
 
#define GPIO_BSRR_BS_12   GPIO_BSRR_BS12
 
#define GPIO_BSRR_BS_13   GPIO_BSRR_BS13
 
#define GPIO_BSRR_BS_14   GPIO_BSRR_BS14
 
#define GPIO_BSRR_BS_15   GPIO_BSRR_BS15
 
#define GPIO_BSRR_BR_0   GPIO_BSRR_BR0
 
#define GPIO_BSRR_BR_1   GPIO_BSRR_BR1
 
#define GPIO_BSRR_BR_2   GPIO_BSRR_BR2
 
#define GPIO_BSRR_BR_3   GPIO_BSRR_BR3
 
#define GPIO_BSRR_BR_4   GPIO_BSRR_BR4
 
#define GPIO_BSRR_BR_5   GPIO_BSRR_BR5
 
#define GPIO_BSRR_BR_6   GPIO_BSRR_BR6
 
#define GPIO_BSRR_BR_7   GPIO_BSRR_BR7
 
#define GPIO_BSRR_BR_8   GPIO_BSRR_BR8
 
#define GPIO_BSRR_BR_9   GPIO_BSRR_BR9
 
#define GPIO_BSRR_BR_10   GPIO_BSRR_BR10
 
#define GPIO_BSRR_BR_11   GPIO_BSRR_BR11
 
#define GPIO_BSRR_BR_12   GPIO_BSRR_BR12
 
#define GPIO_BSRR_BR_13   GPIO_BSRR_BR13
 
#define GPIO_BSRR_BR_14   GPIO_BSRR_BR14
 
#define GPIO_BSRR_BR_15   GPIO_BSRR_BR15
 
#define GPIO_LCKR_LCK0_Pos   (0U)
 
#define GPIO_LCKR_LCK0_Msk   (0x1UL << GPIO_LCKR_LCK0_Pos)
 
#define GPIO_LCKR_LCK0   GPIO_LCKR_LCK0_Msk
 
#define GPIO_LCKR_LCK1_Pos   (1U)
 
#define GPIO_LCKR_LCK1_Msk   (0x1UL << GPIO_LCKR_LCK1_Pos)
 
#define GPIO_LCKR_LCK1   GPIO_LCKR_LCK1_Msk
 
#define GPIO_LCKR_LCK2_Pos   (2U)
 
#define GPIO_LCKR_LCK2_Msk   (0x1UL << GPIO_LCKR_LCK2_Pos)
 
#define GPIO_LCKR_LCK2   GPIO_LCKR_LCK2_Msk
 
#define GPIO_LCKR_LCK3_Pos   (3U)
 
#define GPIO_LCKR_LCK3_Msk   (0x1UL << GPIO_LCKR_LCK3_Pos)
 
#define GPIO_LCKR_LCK3   GPIO_LCKR_LCK3_Msk
 
#define GPIO_LCKR_LCK4_Pos   (4U)
 
#define GPIO_LCKR_LCK4_Msk   (0x1UL << GPIO_LCKR_LCK4_Pos)
 
#define GPIO_LCKR_LCK4   GPIO_LCKR_LCK4_Msk
 
#define GPIO_LCKR_LCK5_Pos   (5U)
 
#define GPIO_LCKR_LCK5_Msk   (0x1UL << GPIO_LCKR_LCK5_Pos)
 
#define GPIO_LCKR_LCK5   GPIO_LCKR_LCK5_Msk
 
#define GPIO_LCKR_LCK6_Pos   (6U)
 
#define GPIO_LCKR_LCK6_Msk   (0x1UL << GPIO_LCKR_LCK6_Pos)
 
#define GPIO_LCKR_LCK6   GPIO_LCKR_LCK6_Msk
 
#define GPIO_LCKR_LCK7_Pos   (7U)
 
#define GPIO_LCKR_LCK7_Msk   (0x1UL << GPIO_LCKR_LCK7_Pos)
 
#define GPIO_LCKR_LCK7   GPIO_LCKR_LCK7_Msk
 
#define GPIO_LCKR_LCK8_Pos   (8U)
 
#define GPIO_LCKR_LCK8_Msk   (0x1UL << GPIO_LCKR_LCK8_Pos)
 
#define GPIO_LCKR_LCK8   GPIO_LCKR_LCK8_Msk
 
#define GPIO_LCKR_LCK9_Pos   (9U)
 
#define GPIO_LCKR_LCK9_Msk   (0x1UL << GPIO_LCKR_LCK9_Pos)
 
#define GPIO_LCKR_LCK9   GPIO_LCKR_LCK9_Msk
 
#define GPIO_LCKR_LCK10_Pos   (10U)
 
#define GPIO_LCKR_LCK10_Msk   (0x1UL << GPIO_LCKR_LCK10_Pos)
 
#define GPIO_LCKR_LCK10   GPIO_LCKR_LCK10_Msk
 
#define GPIO_LCKR_LCK11_Pos   (11U)
 
#define GPIO_LCKR_LCK11_Msk   (0x1UL << GPIO_LCKR_LCK11_Pos)
 
#define GPIO_LCKR_LCK11   GPIO_LCKR_LCK11_Msk
 
#define GPIO_LCKR_LCK12_Pos   (12U)
 
#define GPIO_LCKR_LCK12_Msk   (0x1UL << GPIO_LCKR_LCK12_Pos)
 
#define GPIO_LCKR_LCK12   GPIO_LCKR_LCK12_Msk
 
#define GPIO_LCKR_LCK13_Pos   (13U)
 
#define GPIO_LCKR_LCK13_Msk   (0x1UL << GPIO_LCKR_LCK13_Pos)
 
#define GPIO_LCKR_LCK13   GPIO_LCKR_LCK13_Msk
 
#define GPIO_LCKR_LCK14_Pos   (14U)
 
#define GPIO_LCKR_LCK14_Msk   (0x1UL << GPIO_LCKR_LCK14_Pos)
 
#define GPIO_LCKR_LCK14   GPIO_LCKR_LCK14_Msk
 
#define GPIO_LCKR_LCK15_Pos   (15U)
 
#define GPIO_LCKR_LCK15_Msk   (0x1UL << GPIO_LCKR_LCK15_Pos)
 
#define GPIO_LCKR_LCK15   GPIO_LCKR_LCK15_Msk
 
#define GPIO_LCKR_LCKK_Pos   (16U)
 
#define GPIO_LCKR_LCKK_Msk   (0x1UL << GPIO_LCKR_LCKK_Pos)
 
#define GPIO_LCKR_LCKK   GPIO_LCKR_LCKK_Msk
 
#define GPIO_AFRL_AFSEL0_Pos   (0U)
 
#define GPIO_AFRL_AFSEL0_Msk   (0xFUL << GPIO_AFRL_AFSEL0_Pos)
 
#define GPIO_AFRL_AFSEL0   GPIO_AFRL_AFSEL0_Msk
 
#define GPIO_AFRL_AFSEL0_0   (0x1UL << GPIO_AFRL_AFSEL0_Pos)
 
#define GPIO_AFRL_AFSEL0_1   (0x2UL << GPIO_AFRL_AFSEL0_Pos)
 
#define GPIO_AFRL_AFSEL0_2   (0x4UL << GPIO_AFRL_AFSEL0_Pos)
 
#define GPIO_AFRL_AFSEL0_3   (0x8UL << GPIO_AFRL_AFSEL0_Pos)
 
#define GPIO_AFRL_AFSEL1_Pos   (4U)
 
#define GPIO_AFRL_AFSEL1_Msk   (0xFUL << GPIO_AFRL_AFSEL1_Pos)
 
#define GPIO_AFRL_AFSEL1   GPIO_AFRL_AFSEL1_Msk
 
#define GPIO_AFRL_AFSEL1_0   (0x1UL << GPIO_AFRL_AFSEL1_Pos)
 
#define GPIO_AFRL_AFSEL1_1   (0x2UL << GPIO_AFRL_AFSEL1_Pos)
 
#define GPIO_AFRL_AFSEL1_2   (0x4UL << GPIO_AFRL_AFSEL1_Pos)
 
#define GPIO_AFRL_AFSEL1_3   (0x8UL << GPIO_AFRL_AFSEL1_Pos)
 
#define GPIO_AFRL_AFSEL2_Pos   (8U)
 
#define GPIO_AFRL_AFSEL2_Msk   (0xFUL << GPIO_AFRL_AFSEL2_Pos)
 
#define GPIO_AFRL_AFSEL2   GPIO_AFRL_AFSEL2_Msk
 
#define GPIO_AFRL_AFSEL2_0   (0x1UL << GPIO_AFRL_AFSEL2_Pos)
 
#define GPIO_AFRL_AFSEL2_1   (0x2UL << GPIO_AFRL_AFSEL2_Pos)
 
#define GPIO_AFRL_AFSEL2_2   (0x4UL << GPIO_AFRL_AFSEL2_Pos)
 
#define GPIO_AFRL_AFSEL2_3   (0x8UL << GPIO_AFRL_AFSEL2_Pos)
 
#define GPIO_AFRL_AFSEL3_Pos   (12U)
 
#define GPIO_AFRL_AFSEL3_Msk   (0xFUL << GPIO_AFRL_AFSEL3_Pos)
 
#define GPIO_AFRL_AFSEL3   GPIO_AFRL_AFSEL3_Msk
 
#define GPIO_AFRL_AFSEL3_0   (0x1UL << GPIO_AFRL_AFSEL3_Pos)
 
#define GPIO_AFRL_AFSEL3_1   (0x2UL << GPIO_AFRL_AFSEL3_Pos)
 
#define GPIO_AFRL_AFSEL3_2   (0x4UL << GPIO_AFRL_AFSEL3_Pos)
 
#define GPIO_AFRL_AFSEL3_3   (0x8UL << GPIO_AFRL_AFSEL3_Pos)
 
#define GPIO_AFRL_AFSEL4_Pos   (16U)
 
#define GPIO_AFRL_AFSEL4_Msk   (0xFUL << GPIO_AFRL_AFSEL4_Pos)
 
#define GPIO_AFRL_AFSEL4   GPIO_AFRL_AFSEL4_Msk
 
#define GPIO_AFRL_AFSEL4_0   (0x1UL << GPIO_AFRL_AFSEL4_Pos)
 
#define GPIO_AFRL_AFSEL4_1   (0x2UL << GPIO_AFRL_AFSEL4_Pos)
 
#define GPIO_AFRL_AFSEL4_2   (0x4UL << GPIO_AFRL_AFSEL4_Pos)
 
#define GPIO_AFRL_AFSEL4_3   (0x8UL << GPIO_AFRL_AFSEL4_Pos)
 
#define GPIO_AFRL_AFSEL5_Pos   (20U)
 
#define GPIO_AFRL_AFSEL5_Msk   (0xFUL << GPIO_AFRL_AFSEL5_Pos)
 
#define GPIO_AFRL_AFSEL5   GPIO_AFRL_AFSEL5_Msk
 
#define GPIO_AFRL_AFSEL5_0   (0x1UL << GPIO_AFRL_AFSEL5_Pos)
 
#define GPIO_AFRL_AFSEL5_1   (0x2UL << GPIO_AFRL_AFSEL5_Pos)
 
#define GPIO_AFRL_AFSEL5_2   (0x4UL << GPIO_AFRL_AFSEL5_Pos)
 
#define GPIO_AFRL_AFSEL5_3   (0x8UL << GPIO_AFRL_AFSEL5_Pos)
 
#define GPIO_AFRL_AFSEL6_Pos   (24U)
 
#define GPIO_AFRL_AFSEL6_Msk   (0xFUL << GPIO_AFRL_AFSEL6_Pos)
 
#define GPIO_AFRL_AFSEL6   GPIO_AFRL_AFSEL6_Msk
 
#define GPIO_AFRL_AFSEL6_0   (0x1UL << GPIO_AFRL_AFSEL6_Pos)
 
#define GPIO_AFRL_AFSEL6_1   (0x2UL << GPIO_AFRL_AFSEL6_Pos)
 
#define GPIO_AFRL_AFSEL6_2   (0x4UL << GPIO_AFRL_AFSEL6_Pos)
 
#define GPIO_AFRL_AFSEL6_3   (0x8UL << GPIO_AFRL_AFSEL6_Pos)
 
#define GPIO_AFRL_AFSEL7_Pos   (28U)
 
#define GPIO_AFRL_AFSEL7_Msk   (0xFUL << GPIO_AFRL_AFSEL7_Pos)
 
#define GPIO_AFRL_AFSEL7   GPIO_AFRL_AFSEL7_Msk
 
#define GPIO_AFRL_AFSEL7_0   (0x1UL << GPIO_AFRL_AFSEL7_Pos)
 
#define GPIO_AFRL_AFSEL7_1   (0x2UL << GPIO_AFRL_AFSEL7_Pos)
 
#define GPIO_AFRL_AFSEL7_2   (0x4UL << GPIO_AFRL_AFSEL7_Pos)
 
#define GPIO_AFRL_AFSEL7_3   (0x8UL << GPIO_AFRL_AFSEL7_Pos)
 
#define GPIO_AFRL_AFRL0   GPIO_AFRL_AFSEL0
 
#define GPIO_AFRL_AFRL1   GPIO_AFRL_AFSEL1
 
#define GPIO_AFRL_AFRL2   GPIO_AFRL_AFSEL2
 
#define GPIO_AFRL_AFRL3   GPIO_AFRL_AFSEL3
 
#define GPIO_AFRL_AFRL4   GPIO_AFRL_AFSEL4
 
#define GPIO_AFRL_AFRL5   GPIO_AFRL_AFSEL5
 
#define GPIO_AFRL_AFRL6   GPIO_AFRL_AFSEL6
 
#define GPIO_AFRL_AFRL7   GPIO_AFRL_AFSEL7
 
#define GPIO_AFRH_AFSEL8_Pos   (0U)
 
#define GPIO_AFRH_AFSEL8_Msk   (0xFUL << GPIO_AFRH_AFSEL8_Pos)
 
#define GPIO_AFRH_AFSEL8   GPIO_AFRH_AFSEL8_Msk
 
#define GPIO_AFRH_AFSEL8_0   (0x1UL << GPIO_AFRH_AFSEL8_Pos)
 
#define GPIO_AFRH_AFSEL8_1   (0x2UL << GPIO_AFRH_AFSEL8_Pos)
 
#define GPIO_AFRH_AFSEL8_2   (0x4UL << GPIO_AFRH_AFSEL8_Pos)
 
#define GPIO_AFRH_AFSEL8_3   (0x8UL << GPIO_AFRH_AFSEL8_Pos)
 
#define GPIO_AFRH_AFSEL9_Pos   (4U)
 
#define GPIO_AFRH_AFSEL9_Msk   (0xFUL << GPIO_AFRH_AFSEL9_Pos)
 
#define GPIO_AFRH_AFSEL9   GPIO_AFRH_AFSEL9_Msk
 
#define GPIO_AFRH_AFSEL9_0   (0x1UL << GPIO_AFRH_AFSEL9_Pos)
 
#define GPIO_AFRH_AFSEL9_1   (0x2UL << GPIO_AFRH_AFSEL9_Pos)
 
#define GPIO_AFRH_AFSEL9_2   (0x4UL << GPIO_AFRH_AFSEL9_Pos)
 
#define GPIO_AFRH_AFSEL9_3   (0x8UL << GPIO_AFRH_AFSEL9_Pos)
 
#define GPIO_AFRH_AFSEL10_Pos   (8U)
 
#define GPIO_AFRH_AFSEL10_Msk   (0xFUL << GPIO_AFRH_AFSEL10_Pos)
 
#define GPIO_AFRH_AFSEL10   GPIO_AFRH_AFSEL10_Msk
 
#define GPIO_AFRH_AFSEL10_0   (0x1UL << GPIO_AFRH_AFSEL10_Pos)
 
#define GPIO_AFRH_AFSEL10_1   (0x2UL << GPIO_AFRH_AFSEL10_Pos)
 
#define GPIO_AFRH_AFSEL10_2   (0x4UL << GPIO_AFRH_AFSEL10_Pos)
 
#define GPIO_AFRH_AFSEL10_3   (0x8UL << GPIO_AFRH_AFSEL10_Pos)
 
#define GPIO_AFRH_AFSEL11_Pos   (12U)
 
#define GPIO_AFRH_AFSEL11_Msk   (0xFUL << GPIO_AFRH_AFSEL11_Pos)
 
#define GPIO_AFRH_AFSEL11   GPIO_AFRH_AFSEL11_Msk
 
#define GPIO_AFRH_AFSEL11_0   (0x1UL << GPIO_AFRH_AFSEL11_Pos)
 
#define GPIO_AFRH_AFSEL11_1   (0x2UL << GPIO_AFRH_AFSEL11_Pos)
 
#define GPIO_AFRH_AFSEL11_2   (0x4UL << GPIO_AFRH_AFSEL11_Pos)
 
#define GPIO_AFRH_AFSEL11_3   (0x8UL << GPIO_AFRH_AFSEL11_Pos)
 
#define GPIO_AFRH_AFSEL12_Pos   (16U)
 
#define GPIO_AFRH_AFSEL12_Msk   (0xFUL << GPIO_AFRH_AFSEL12_Pos)
 
#define GPIO_AFRH_AFSEL12   GPIO_AFRH_AFSEL12_Msk
 
#define GPIO_AFRH_AFSEL12_0   (0x1UL << GPIO_AFRH_AFSEL12_Pos)
 
#define GPIO_AFRH_AFSEL12_1   (0x2UL << GPIO_AFRH_AFSEL12_Pos)
 
#define GPIO_AFRH_AFSEL12_2   (0x4UL << GPIO_AFRH_AFSEL12_Pos)
 
#define GPIO_AFRH_AFSEL12_3   (0x8UL << GPIO_AFRH_AFSEL12_Pos)
 
#define GPIO_AFRH_AFSEL13_Pos   (20U)
 
#define GPIO_AFRH_AFSEL13_Msk   (0xFUL << GPIO_AFRH_AFSEL13_Pos)
 
#define GPIO_AFRH_AFSEL13   GPIO_AFRH_AFSEL13_Msk
 
#define GPIO_AFRH_AFSEL13_0   (0x1UL << GPIO_AFRH_AFSEL13_Pos)
 
#define GPIO_AFRH_AFSEL13_1   (0x2UL << GPIO_AFRH_AFSEL13_Pos)
 
#define GPIO_AFRH_AFSEL13_2   (0x4UL << GPIO_AFRH_AFSEL13_Pos)
 
#define GPIO_AFRH_AFSEL13_3   (0x8UL << GPIO_AFRH_AFSEL13_Pos)
 
#define GPIO_AFRH_AFSEL14_Pos   (24U)
 
#define GPIO_AFRH_AFSEL14_Msk   (0xFUL << GPIO_AFRH_AFSEL14_Pos)
 
#define GPIO_AFRH_AFSEL14   GPIO_AFRH_AFSEL14_Msk
 
#define GPIO_AFRH_AFSEL14_0   (0x1UL << GPIO_AFRH_AFSEL14_Pos)
 
#define GPIO_AFRH_AFSEL14_1   (0x2UL << GPIO_AFRH_AFSEL14_Pos)
 
#define GPIO_AFRH_AFSEL14_2   (0x4UL << GPIO_AFRH_AFSEL14_Pos)
 
#define GPIO_AFRH_AFSEL14_3   (0x8UL << GPIO_AFRH_AFSEL14_Pos)
 
#define GPIO_AFRH_AFSEL15_Pos   (28U)
 
#define GPIO_AFRH_AFSEL15_Msk   (0xFUL << GPIO_AFRH_AFSEL15_Pos)
 
#define GPIO_AFRH_AFSEL15   GPIO_AFRH_AFSEL15_Msk
 
#define GPIO_AFRH_AFSEL15_0   (0x1UL << GPIO_AFRH_AFSEL15_Pos)
 
#define GPIO_AFRH_AFSEL15_1   (0x2UL << GPIO_AFRH_AFSEL15_Pos)
 
#define GPIO_AFRH_AFSEL15_2   (0x4UL << GPIO_AFRH_AFSEL15_Pos)
 
#define GPIO_AFRH_AFSEL15_3   (0x8UL << GPIO_AFRH_AFSEL15_Pos)
 
#define GPIO_AFRH_AFRH0   GPIO_AFRH_AFSEL8
 
#define GPIO_AFRH_AFRH1   GPIO_AFRH_AFSEL9
 
#define GPIO_AFRH_AFRH2   GPIO_AFRH_AFSEL10
 
#define GPIO_AFRH_AFRH3   GPIO_AFRH_AFSEL11
 
#define GPIO_AFRH_AFRH4   GPIO_AFRH_AFSEL12
 
#define GPIO_AFRH_AFRH5   GPIO_AFRH_AFSEL13
 
#define GPIO_AFRH_AFRH6   GPIO_AFRH_AFSEL14
 
#define GPIO_AFRH_AFRH7   GPIO_AFRH_AFSEL15
 
#define GPIO_BRR_BR0_Pos   (0U)
 
#define GPIO_BRR_BR0_Msk   (0x1UL << GPIO_BRR_BR0_Pos)
 
#define GPIO_BRR_BR0   GPIO_BRR_BR0_Msk
 
#define GPIO_BRR_BR1_Pos   (1U)
 
#define GPIO_BRR_BR1_Msk   (0x1UL << GPIO_BRR_BR1_Pos)
 
#define GPIO_BRR_BR1   GPIO_BRR_BR1_Msk
 
#define GPIO_BRR_BR2_Pos   (2U)
 
#define GPIO_BRR_BR2_Msk   (0x1UL << GPIO_BRR_BR2_Pos)
 
#define GPIO_BRR_BR2   GPIO_BRR_BR2_Msk
 
#define GPIO_BRR_BR3_Pos   (3U)
 
#define GPIO_BRR_BR3_Msk   (0x1UL << GPIO_BRR_BR3_Pos)
 
#define GPIO_BRR_BR3   GPIO_BRR_BR3_Msk
 
#define GPIO_BRR_BR4_Pos   (4U)
 
#define GPIO_BRR_BR4_Msk   (0x1UL << GPIO_BRR_BR4_Pos)
 
#define GPIO_BRR_BR4   GPIO_BRR_BR4_Msk
 
#define GPIO_BRR_BR5_Pos   (5U)
 
#define GPIO_BRR_BR5_Msk   (0x1UL << GPIO_BRR_BR5_Pos)
 
#define GPIO_BRR_BR5   GPIO_BRR_BR5_Msk
 
#define GPIO_BRR_BR6_Pos   (6U)
 
#define GPIO_BRR_BR6_Msk   (0x1UL << GPIO_BRR_BR6_Pos)
 
#define GPIO_BRR_BR6   GPIO_BRR_BR6_Msk
 
#define GPIO_BRR_BR7_Pos   (7U)
 
#define GPIO_BRR_BR7_Msk   (0x1UL << GPIO_BRR_BR7_Pos)
 
#define GPIO_BRR_BR7   GPIO_BRR_BR7_Msk
 
#define GPIO_BRR_BR8_Pos   (8U)
 
#define GPIO_BRR_BR8_Msk   (0x1UL << GPIO_BRR_BR8_Pos)
 
#define GPIO_BRR_BR8   GPIO_BRR_BR8_Msk
 
#define GPIO_BRR_BR9_Pos   (9U)
 
#define GPIO_BRR_BR9_Msk   (0x1UL << GPIO_BRR_BR9_Pos)
 
#define GPIO_BRR_BR9   GPIO_BRR_BR9_Msk
 
#define GPIO_BRR_BR10_Pos   (10U)
 
#define GPIO_BRR_BR10_Msk   (0x1UL << GPIO_BRR_BR10_Pos)
 
#define GPIO_BRR_BR10   GPIO_BRR_BR10_Msk
 
#define GPIO_BRR_BR11_Pos   (11U)
 
#define GPIO_BRR_BR11_Msk   (0x1UL << GPIO_BRR_BR11_Pos)
 
#define GPIO_BRR_BR11   GPIO_BRR_BR11_Msk
 
#define GPIO_BRR_BR12_Pos   (12U)
 
#define GPIO_BRR_BR12_Msk   (0x1UL << GPIO_BRR_BR12_Pos)
 
#define GPIO_BRR_BR12   GPIO_BRR_BR12_Msk
 
#define GPIO_BRR_BR13_Pos   (13U)
 
#define GPIO_BRR_BR13_Msk   (0x1UL << GPIO_BRR_BR13_Pos)
 
#define GPIO_BRR_BR13   GPIO_BRR_BR13_Msk
 
#define GPIO_BRR_BR14_Pos   (14U)
 
#define GPIO_BRR_BR14_Msk   (0x1UL << GPIO_BRR_BR14_Pos)
 
#define GPIO_BRR_BR14   GPIO_BRR_BR14_Msk
 
#define GPIO_BRR_BR15_Pos   (15U)
 
#define GPIO_BRR_BR15_Msk   (0x1UL << GPIO_BRR_BR15_Pos)
 
#define GPIO_BRR_BR15   GPIO_BRR_BR15_Msk
 
#define GPIO_BRR_BR_0   GPIO_BRR_BR0
 
#define GPIO_BRR_BR_1   GPIO_BRR_BR1
 
#define GPIO_BRR_BR_2   GPIO_BRR_BR2
 
#define GPIO_BRR_BR_3   GPIO_BRR_BR3
 
#define GPIO_BRR_BR_4   GPIO_BRR_BR4
 
#define GPIO_BRR_BR_5   GPIO_BRR_BR5
 
#define GPIO_BRR_BR_6   GPIO_BRR_BR6
 
#define GPIO_BRR_BR_7   GPIO_BRR_BR7
 
#define GPIO_BRR_BR_8   GPIO_BRR_BR8
 
#define GPIO_BRR_BR_9   GPIO_BRR_BR9
 
#define GPIO_BRR_BR_10   GPIO_BRR_BR10
 
#define GPIO_BRR_BR_11   GPIO_BRR_BR11
 
#define GPIO_BRR_BR_12   GPIO_BRR_BR12
 
#define GPIO_BRR_BR_13   GPIO_BRR_BR13
 
#define GPIO_BRR_BR_14   GPIO_BRR_BR14
 
#define GPIO_BRR_BR_15   GPIO_BRR_BR15
 
#define GPIO_ASCR_ASC0_Pos   (0U)
 
#define GPIO_ASCR_ASC0_Msk   (0x1UL << GPIO_ASCR_ASC0_Pos)
 
#define GPIO_ASCR_ASC0   GPIO_ASCR_ASC0_Msk
 
#define GPIO_ASCR_ASC1_Pos   (1U)
 
#define GPIO_ASCR_ASC1_Msk   (0x1UL << GPIO_ASCR_ASC1_Pos)
 
#define GPIO_ASCR_ASC1   GPIO_ASCR_ASC1_Msk
 
#define GPIO_ASCR_ASC2_Pos   (2U)
 
#define GPIO_ASCR_ASC2_Msk   (0x1UL << GPIO_ASCR_ASC2_Pos)
 
#define GPIO_ASCR_ASC2   GPIO_ASCR_ASC2_Msk
 
#define GPIO_ASCR_ASC3_Pos   (3U)
 
#define GPIO_ASCR_ASC3_Msk   (0x1UL << GPIO_ASCR_ASC3_Pos)
 
#define GPIO_ASCR_ASC3   GPIO_ASCR_ASC3_Msk
 
#define GPIO_ASCR_ASC4_Pos   (4U)
 
#define GPIO_ASCR_ASC4_Msk   (0x1UL << GPIO_ASCR_ASC4_Pos)
 
#define GPIO_ASCR_ASC4   GPIO_ASCR_ASC4_Msk
 
#define GPIO_ASCR_ASC5_Pos   (5U)
 
#define GPIO_ASCR_ASC5_Msk   (0x1UL << GPIO_ASCR_ASC5_Pos)
 
#define GPIO_ASCR_ASC5   GPIO_ASCR_ASC5_Msk
 
#define GPIO_ASCR_ASC6_Pos   (6U)
 
#define GPIO_ASCR_ASC6_Msk   (0x1UL << GPIO_ASCR_ASC6_Pos)
 
#define GPIO_ASCR_ASC6   GPIO_ASCR_ASC6_Msk
 
#define GPIO_ASCR_ASC7_Pos   (7U)
 
#define GPIO_ASCR_ASC7_Msk   (0x1UL << GPIO_ASCR_ASC7_Pos)
 
#define GPIO_ASCR_ASC7   GPIO_ASCR_ASC7_Msk
 
#define GPIO_ASCR_ASC8_Pos   (8U)
 
#define GPIO_ASCR_ASC8_Msk   (0x1UL << GPIO_ASCR_ASC8_Pos)
 
#define GPIO_ASCR_ASC8   GPIO_ASCR_ASC8_Msk
 
#define GPIO_ASCR_ASC9_Pos   (9U)
 
#define GPIO_ASCR_ASC9_Msk   (0x1UL << GPIO_ASCR_ASC9_Pos)
 
#define GPIO_ASCR_ASC9   GPIO_ASCR_ASC9_Msk
 
#define GPIO_ASCR_ASC10_Pos   (10U)
 
#define GPIO_ASCR_ASC10_Msk   (0x1UL << GPIO_ASCR_ASC10_Pos)
 
#define GPIO_ASCR_ASC10   GPIO_ASCR_ASC10_Msk
 
#define GPIO_ASCR_ASC11_Pos   (11U)
 
#define GPIO_ASCR_ASC11_Msk   (0x1UL << GPIO_ASCR_ASC11_Pos)
 
#define GPIO_ASCR_ASC11   GPIO_ASCR_ASC11_Msk
 
#define GPIO_ASCR_ASC12_Pos   (12U)
 
#define GPIO_ASCR_ASC12_Msk   (0x1UL << GPIO_ASCR_ASC12_Pos)
 
#define GPIO_ASCR_ASC12   GPIO_ASCR_ASC12_Msk
 
#define GPIO_ASCR_ASC13_Pos   (13U)
 
#define GPIO_ASCR_ASC13_Msk   (0x1UL << GPIO_ASCR_ASC13_Pos)
 
#define GPIO_ASCR_ASC13   GPIO_ASCR_ASC13_Msk
 
#define GPIO_ASCR_ASC14_Pos   (14U)
 
#define GPIO_ASCR_ASC14_Msk   (0x1UL << GPIO_ASCR_ASC14_Pos)
 
#define GPIO_ASCR_ASC14   GPIO_ASCR_ASC14_Msk
 
#define GPIO_ASCR_ASC15_Pos   (15U)
 
#define GPIO_ASCR_ASC15_Msk   (0x1UL << GPIO_ASCR_ASC15_Pos)
 
#define GPIO_ASCR_ASC15   GPIO_ASCR_ASC15_Msk
 
#define GPIO_ASCR_EN_0   GPIO_ASCR_ASC0
 
#define GPIO_ASCR_EN_1   GPIO_ASCR_ASC1
 
#define GPIO_ASCR_EN_2   GPIO_ASCR_ASC2
 
#define GPIO_ASCR_EN_3   GPIO_ASCR_ASC3
 
#define GPIO_ASCR_EN_4   GPIO_ASCR_ASC4
 
#define GPIO_ASCR_EN_5   GPIO_ASCR_ASC5
 
#define GPIO_ASCR_EN_6   GPIO_ASCR_ASC6
 
#define GPIO_ASCR_EN_7   GPIO_ASCR_ASC7
 
#define GPIO_ASCR_EN_8   GPIO_ASCR_ASC8
 
#define GPIO_ASCR_EN_9   GPIO_ASCR_ASC9
 
#define GPIO_ASCR_EN_10   GPIO_ASCR_ASC10
 
#define GPIO_ASCR_EN_11   GPIO_ASCR_ASC11
 
#define GPIO_ASCR_EN_12   GPIO_ASCR_ASC12
 
#define GPIO_ASCR_EN_13   GPIO_ASCR_ASC13
 
#define GPIO_ASCR_EN_14   GPIO_ASCR_ASC14
 
#define GPIO_ASCR_EN_15   GPIO_ASCR_ASC15
 
#define I2C_CR1_PE_Pos   (0U)
 
#define I2C_CR1_PE_Msk   (0x1UL << I2C_CR1_PE_Pos)
 
#define I2C_CR1_PE   I2C_CR1_PE_Msk
 
#define I2C_CR1_TXIE_Pos   (1U)
 
#define I2C_CR1_TXIE_Msk   (0x1UL << I2C_CR1_TXIE_Pos)
 
#define I2C_CR1_TXIE   I2C_CR1_TXIE_Msk
 
#define I2C_CR1_RXIE_Pos   (2U)
 
#define I2C_CR1_RXIE_Msk   (0x1UL << I2C_CR1_RXIE_Pos)
 
#define I2C_CR1_RXIE   I2C_CR1_RXIE_Msk
 
#define I2C_CR1_ADDRIE_Pos   (3U)
 
#define I2C_CR1_ADDRIE_Msk   (0x1UL << I2C_CR1_ADDRIE_Pos)
 
#define I2C_CR1_ADDRIE   I2C_CR1_ADDRIE_Msk
 
#define I2C_CR1_NACKIE_Pos   (4U)
 
#define I2C_CR1_NACKIE_Msk   (0x1UL << I2C_CR1_NACKIE_Pos)
 
#define I2C_CR1_NACKIE   I2C_CR1_NACKIE_Msk
 
#define I2C_CR1_STOPIE_Pos   (5U)
 
#define I2C_CR1_STOPIE_Msk   (0x1UL << I2C_CR1_STOPIE_Pos)
 
#define I2C_CR1_STOPIE   I2C_CR1_STOPIE_Msk
 
#define I2C_CR1_TCIE_Pos   (6U)
 
#define I2C_CR1_TCIE_Msk   (0x1UL << I2C_CR1_TCIE_Pos)
 
#define I2C_CR1_TCIE   I2C_CR1_TCIE_Msk
 
#define I2C_CR1_ERRIE_Pos   (7U)
 
#define I2C_CR1_ERRIE_Msk   (0x1UL << I2C_CR1_ERRIE_Pos)
 
#define I2C_CR1_ERRIE   I2C_CR1_ERRIE_Msk
 
#define I2C_CR1_DNF_Pos   (8U)
 
#define I2C_CR1_DNF_Msk   (0xFUL << I2C_CR1_DNF_Pos)
 
#define I2C_CR1_DNF   I2C_CR1_DNF_Msk
 
#define I2C_CR1_ANFOFF_Pos   (12U)
 
#define I2C_CR1_ANFOFF_Msk   (0x1UL << I2C_CR1_ANFOFF_Pos)
 
#define I2C_CR1_ANFOFF   I2C_CR1_ANFOFF_Msk
 
#define I2C_CR1_SWRST_Pos   (13U)
 
#define I2C_CR1_SWRST_Msk   (0x1UL << I2C_CR1_SWRST_Pos)
 
#define I2C_CR1_SWRST   I2C_CR1_SWRST_Msk
 
#define I2C_CR1_TXDMAEN_Pos   (14U)
 
#define I2C_CR1_TXDMAEN_Msk   (0x1UL << I2C_CR1_TXDMAEN_Pos)
 
#define I2C_CR1_TXDMAEN   I2C_CR1_TXDMAEN_Msk
 
#define I2C_CR1_RXDMAEN_Pos   (15U)
 
#define I2C_CR1_RXDMAEN_Msk   (0x1UL << I2C_CR1_RXDMAEN_Pos)
 
#define I2C_CR1_RXDMAEN   I2C_CR1_RXDMAEN_Msk
 
#define I2C_CR1_SBC_Pos   (16U)
 
#define I2C_CR1_SBC_Msk   (0x1UL << I2C_CR1_SBC_Pos)
 
#define I2C_CR1_SBC   I2C_CR1_SBC_Msk
 
#define I2C_CR1_NOSTRETCH_Pos   (17U)
 
#define I2C_CR1_NOSTRETCH_Msk   (0x1UL << I2C_CR1_NOSTRETCH_Pos)
 
#define I2C_CR1_NOSTRETCH   I2C_CR1_NOSTRETCH_Msk
 
#define I2C_CR1_WUPEN_Pos   (18U)
 
#define I2C_CR1_WUPEN_Msk   (0x1UL << I2C_CR1_WUPEN_Pos)
 
#define I2C_CR1_WUPEN   I2C_CR1_WUPEN_Msk
 
#define I2C_CR1_GCEN_Pos   (19U)
 
#define I2C_CR1_GCEN_Msk   (0x1UL << I2C_CR1_GCEN_Pos)
 
#define I2C_CR1_GCEN   I2C_CR1_GCEN_Msk
 
#define I2C_CR1_SMBHEN_Pos   (20U)
 
#define I2C_CR1_SMBHEN_Msk   (0x1UL << I2C_CR1_SMBHEN_Pos)
 
#define I2C_CR1_SMBHEN   I2C_CR1_SMBHEN_Msk
 
#define I2C_CR1_SMBDEN_Pos   (21U)
 
#define I2C_CR1_SMBDEN_Msk   (0x1UL << I2C_CR1_SMBDEN_Pos)
 
#define I2C_CR1_SMBDEN   I2C_CR1_SMBDEN_Msk
 
#define I2C_CR1_ALERTEN_Pos   (22U)
 
#define I2C_CR1_ALERTEN_Msk   (0x1UL << I2C_CR1_ALERTEN_Pos)
 
#define I2C_CR1_ALERTEN   I2C_CR1_ALERTEN_Msk
 
#define I2C_CR1_PECEN_Pos   (23U)
 
#define I2C_CR1_PECEN_Msk   (0x1UL << I2C_CR1_PECEN_Pos)
 
#define I2C_CR1_PECEN   I2C_CR1_PECEN_Msk
 
#define I2C_CR2_SADD_Pos   (0U)
 
#define I2C_CR2_SADD_Msk   (0x3FFUL << I2C_CR2_SADD_Pos)
 
#define I2C_CR2_SADD   I2C_CR2_SADD_Msk
 
#define I2C_CR2_RD_WRN_Pos   (10U)
 
#define I2C_CR2_RD_WRN_Msk   (0x1UL << I2C_CR2_RD_WRN_Pos)
 
#define I2C_CR2_RD_WRN   I2C_CR2_RD_WRN_Msk
 
#define I2C_CR2_ADD10_Pos   (11U)
 
#define I2C_CR2_ADD10_Msk   (0x1UL << I2C_CR2_ADD10_Pos)
 
#define I2C_CR2_ADD10   I2C_CR2_ADD10_Msk
 
#define I2C_CR2_HEAD10R_Pos   (12U)
 
#define I2C_CR2_HEAD10R_Msk   (0x1UL << I2C_CR2_HEAD10R_Pos)
 
#define I2C_CR2_HEAD10R   I2C_CR2_HEAD10R_Msk
 
#define I2C_CR2_START_Pos   (13U)
 
#define I2C_CR2_START_Msk   (0x1UL << I2C_CR2_START_Pos)
 
#define I2C_CR2_START   I2C_CR2_START_Msk
 
#define I2C_CR2_STOP_Pos   (14U)
 
#define I2C_CR2_STOP_Msk   (0x1UL << I2C_CR2_STOP_Pos)
 
#define I2C_CR2_STOP   I2C_CR2_STOP_Msk
 
#define I2C_CR2_NACK_Pos   (15U)
 
#define I2C_CR2_NACK_Msk   (0x1UL << I2C_CR2_NACK_Pos)
 
#define I2C_CR2_NACK   I2C_CR2_NACK_Msk
 
#define I2C_CR2_NBYTES_Pos   (16U)
 
#define I2C_CR2_NBYTES_Msk   (0xFFUL << I2C_CR2_NBYTES_Pos)
 
#define I2C_CR2_NBYTES   I2C_CR2_NBYTES_Msk
 
#define I2C_CR2_RELOAD_Pos   (24U)
 
#define I2C_CR2_RELOAD_Msk   (0x1UL << I2C_CR2_RELOAD_Pos)
 
#define I2C_CR2_RELOAD   I2C_CR2_RELOAD_Msk
 
#define I2C_CR2_AUTOEND_Pos   (25U)
 
#define I2C_CR2_AUTOEND_Msk   (0x1UL << I2C_CR2_AUTOEND_Pos)
 
#define I2C_CR2_AUTOEND   I2C_CR2_AUTOEND_Msk
 
#define I2C_CR2_PECBYTE_Pos   (26U)
 
#define I2C_CR2_PECBYTE_Msk   (0x1UL << I2C_CR2_PECBYTE_Pos)
 
#define I2C_CR2_PECBYTE   I2C_CR2_PECBYTE_Msk
 
#define I2C_OAR1_OA1_Pos   (0U)
 
#define I2C_OAR1_OA1_Msk   (0x3FFUL << I2C_OAR1_OA1_Pos)
 
#define I2C_OAR1_OA1   I2C_OAR1_OA1_Msk
 
#define I2C_OAR1_OA1MODE_Pos   (10U)
 
#define I2C_OAR1_OA1MODE_Msk   (0x1UL << I2C_OAR1_OA1MODE_Pos)
 
#define I2C_OAR1_OA1MODE   I2C_OAR1_OA1MODE_Msk
 
#define I2C_OAR1_OA1EN_Pos   (15U)
 
#define I2C_OAR1_OA1EN_Msk   (0x1UL << I2C_OAR1_OA1EN_Pos)
 
#define I2C_OAR1_OA1EN   I2C_OAR1_OA1EN_Msk
 
#define I2C_OAR2_OA2_Pos   (1U)
 
#define I2C_OAR2_OA2_Msk   (0x7FUL << I2C_OAR2_OA2_Pos)
 
#define I2C_OAR2_OA2   I2C_OAR2_OA2_Msk
 
#define I2C_OAR2_OA2MSK_Pos   (8U)
 
#define I2C_OAR2_OA2MSK_Msk   (0x7UL << I2C_OAR2_OA2MSK_Pos)
 
#define I2C_OAR2_OA2MSK   I2C_OAR2_OA2MSK_Msk
 
#define I2C_OAR2_OA2NOMASK   (0x00000000UL)
 
#define I2C_OAR2_OA2MASK01_Pos   (8U)
 
#define I2C_OAR2_OA2MASK01_Msk   (0x1UL << I2C_OAR2_OA2MASK01_Pos)
 
#define I2C_OAR2_OA2MASK01   I2C_OAR2_OA2MASK01_Msk
 
#define I2C_OAR2_OA2MASK02_Pos   (9U)
 
#define I2C_OAR2_OA2MASK02_Msk   (0x1UL << I2C_OAR2_OA2MASK02_Pos)
 
#define I2C_OAR2_OA2MASK02   I2C_OAR2_OA2MASK02_Msk
 
#define I2C_OAR2_OA2MASK03_Pos   (8U)
 
#define I2C_OAR2_OA2MASK03_Msk   (0x3UL << I2C_OAR2_OA2MASK03_Pos)
 
#define I2C_OAR2_OA2MASK03   I2C_OAR2_OA2MASK03_Msk
 
#define I2C_OAR2_OA2MASK04_Pos   (10U)
 
#define I2C_OAR2_OA2MASK04_Msk   (0x1UL << I2C_OAR2_OA2MASK04_Pos)
 
#define I2C_OAR2_OA2MASK04   I2C_OAR2_OA2MASK04_Msk
 
#define I2C_OAR2_OA2MASK05_Pos   (8U)
 
#define I2C_OAR2_OA2MASK05_Msk   (0x5UL << I2C_OAR2_OA2MASK05_Pos)
 
#define I2C_OAR2_OA2MASK05   I2C_OAR2_OA2MASK05_Msk
 
#define I2C_OAR2_OA2MASK06_Pos   (9U)
 
#define I2C_OAR2_OA2MASK06_Msk   (0x3UL << I2C_OAR2_OA2MASK06_Pos)
 
#define I2C_OAR2_OA2MASK06   I2C_OAR2_OA2MASK06_Msk
 
#define I2C_OAR2_OA2MASK07_Pos   (8U)
 
#define I2C_OAR2_OA2MASK07_Msk   (0x7UL << I2C_OAR2_OA2MASK07_Pos)
 
#define I2C_OAR2_OA2MASK07   I2C_OAR2_OA2MASK07_Msk
 
#define I2C_OAR2_OA2EN_Pos   (15U)
 
#define I2C_OAR2_OA2EN_Msk   (0x1UL << I2C_OAR2_OA2EN_Pos)
 
#define I2C_OAR2_OA2EN   I2C_OAR2_OA2EN_Msk
 
#define I2C_TIMINGR_SCLL_Pos   (0U)
 
#define I2C_TIMINGR_SCLL_Msk   (0xFFUL << I2C_TIMINGR_SCLL_Pos)
 
#define I2C_TIMINGR_SCLL   I2C_TIMINGR_SCLL_Msk
 
#define I2C_TIMINGR_SCLH_Pos   (8U)
 
#define I2C_TIMINGR_SCLH_Msk   (0xFFUL << I2C_TIMINGR_SCLH_Pos)
 
#define I2C_TIMINGR_SCLH   I2C_TIMINGR_SCLH_Msk
 
#define I2C_TIMINGR_SDADEL_Pos   (16U)
 
#define I2C_TIMINGR_SDADEL_Msk   (0xFUL << I2C_TIMINGR_SDADEL_Pos)
 
#define I2C_TIMINGR_SDADEL   I2C_TIMINGR_SDADEL_Msk
 
#define I2C_TIMINGR_SCLDEL_Pos   (20U)
 
#define I2C_TIMINGR_SCLDEL_Msk   (0xFUL << I2C_TIMINGR_SCLDEL_Pos)
 
#define I2C_TIMINGR_SCLDEL   I2C_TIMINGR_SCLDEL_Msk
 
#define I2C_TIMINGR_PRESC_Pos   (28U)
 
#define I2C_TIMINGR_PRESC_Msk   (0xFUL << I2C_TIMINGR_PRESC_Pos)
 
#define I2C_TIMINGR_PRESC   I2C_TIMINGR_PRESC_Msk
 
#define I2C_TIMEOUTR_TIMEOUTA_Pos   (0U)
 
#define I2C_TIMEOUTR_TIMEOUTA_Msk   (0xFFFUL << I2C_TIMEOUTR_TIMEOUTA_Pos)
 
#define I2C_TIMEOUTR_TIMEOUTA   I2C_TIMEOUTR_TIMEOUTA_Msk
 
#define I2C_TIMEOUTR_TIDLE_Pos   (12U)
 
#define I2C_TIMEOUTR_TIDLE_Msk   (0x1UL << I2C_TIMEOUTR_TIDLE_Pos)
 
#define I2C_TIMEOUTR_TIDLE   I2C_TIMEOUTR_TIDLE_Msk
 
#define I2C_TIMEOUTR_TIMOUTEN_Pos   (15U)
 
#define I2C_TIMEOUTR_TIMOUTEN_Msk   (0x1UL << I2C_TIMEOUTR_TIMOUTEN_Pos)
 
#define I2C_TIMEOUTR_TIMOUTEN   I2C_TIMEOUTR_TIMOUTEN_Msk
 
#define I2C_TIMEOUTR_TIMEOUTB_Pos   (16U)
 
#define I2C_TIMEOUTR_TIMEOUTB_Msk   (0xFFFUL << I2C_TIMEOUTR_TIMEOUTB_Pos)
 
#define I2C_TIMEOUTR_TIMEOUTB   I2C_TIMEOUTR_TIMEOUTB_Msk
 
#define I2C_TIMEOUTR_TEXTEN_Pos   (31U)
 
#define I2C_TIMEOUTR_TEXTEN_Msk   (0x1UL << I2C_TIMEOUTR_TEXTEN_Pos)
 
#define I2C_TIMEOUTR_TEXTEN   I2C_TIMEOUTR_TEXTEN_Msk
 
#define I2C_ISR_TXE_Pos   (0U)
 
#define I2C_ISR_TXE_Msk   (0x1UL << I2C_ISR_TXE_Pos)
 
#define I2C_ISR_TXE   I2C_ISR_TXE_Msk
 
#define I2C_ISR_TXIS_Pos   (1U)
 
#define I2C_ISR_TXIS_Msk   (0x1UL << I2C_ISR_TXIS_Pos)
 
#define I2C_ISR_TXIS   I2C_ISR_TXIS_Msk
 
#define I2C_ISR_RXNE_Pos   (2U)
 
#define I2C_ISR_RXNE_Msk   (0x1UL << I2C_ISR_RXNE_Pos)
 
#define I2C_ISR_RXNE   I2C_ISR_RXNE_Msk
 
#define I2C_ISR_ADDR_Pos   (3U)
 
#define I2C_ISR_ADDR_Msk   (0x1UL << I2C_ISR_ADDR_Pos)
 
#define I2C_ISR_ADDR   I2C_ISR_ADDR_Msk
 
#define I2C_ISR_NACKF_Pos   (4U)
 
#define I2C_ISR_NACKF_Msk   (0x1UL << I2C_ISR_NACKF_Pos)
 
#define I2C_ISR_NACKF   I2C_ISR_NACKF_Msk
 
#define I2C_ISR_STOPF_Pos   (5U)
 
#define I2C_ISR_STOPF_Msk   (0x1UL << I2C_ISR_STOPF_Pos)
 
#define I2C_ISR_STOPF   I2C_ISR_STOPF_Msk
 
#define I2C_ISR_TC_Pos   (6U)
 
#define I2C_ISR_TC_Msk   (0x1UL << I2C_ISR_TC_Pos)
 
#define I2C_ISR_TC   I2C_ISR_TC_Msk
 
#define I2C_ISR_TCR_Pos   (7U)
 
#define I2C_ISR_TCR_Msk   (0x1UL << I2C_ISR_TCR_Pos)
 
#define I2C_ISR_TCR   I2C_ISR_TCR_Msk
 
#define I2C_ISR_BERR_Pos   (8U)
 
#define I2C_ISR_BERR_Msk   (0x1UL << I2C_ISR_BERR_Pos)
 
#define I2C_ISR_BERR   I2C_ISR_BERR_Msk
 
#define I2C_ISR_ARLO_Pos   (9U)
 
#define I2C_ISR_ARLO_Msk   (0x1UL << I2C_ISR_ARLO_Pos)
 
#define I2C_ISR_ARLO   I2C_ISR_ARLO_Msk
 
#define I2C_ISR_OVR_Pos   (10U)
 
#define I2C_ISR_OVR_Msk   (0x1UL << I2C_ISR_OVR_Pos)
 
#define I2C_ISR_OVR   I2C_ISR_OVR_Msk
 
#define I2C_ISR_PECERR_Pos   (11U)
 
#define I2C_ISR_PECERR_Msk   (0x1UL << I2C_ISR_PECERR_Pos)
 
#define I2C_ISR_PECERR   I2C_ISR_PECERR_Msk
 
#define I2C_ISR_TIMEOUT_Pos   (12U)
 
#define I2C_ISR_TIMEOUT_Msk   (0x1UL << I2C_ISR_TIMEOUT_Pos)
 
#define I2C_ISR_TIMEOUT   I2C_ISR_TIMEOUT_Msk
 
#define I2C_ISR_ALERT_Pos   (13U)
 
#define I2C_ISR_ALERT_Msk   (0x1UL << I2C_ISR_ALERT_Pos)
 
#define I2C_ISR_ALERT   I2C_ISR_ALERT_Msk
 
#define I2C_ISR_BUSY_Pos   (15U)
 
#define I2C_ISR_BUSY_Msk   (0x1UL << I2C_ISR_BUSY_Pos)
 
#define I2C_ISR_BUSY   I2C_ISR_BUSY_Msk
 
#define I2C_ISR_DIR_Pos   (16U)
 
#define I2C_ISR_DIR_Msk   (0x1UL << I2C_ISR_DIR_Pos)
 
#define I2C_ISR_DIR   I2C_ISR_DIR_Msk
 
#define I2C_ISR_ADDCODE_Pos   (17U)
 
#define I2C_ISR_ADDCODE_Msk   (0x7FUL << I2C_ISR_ADDCODE_Pos)
 
#define I2C_ISR_ADDCODE   I2C_ISR_ADDCODE_Msk
 
#define I2C_ICR_ADDRCF_Pos   (3U)
 
#define I2C_ICR_ADDRCF_Msk   (0x1UL << I2C_ICR_ADDRCF_Pos)
 
#define I2C_ICR_ADDRCF   I2C_ICR_ADDRCF_Msk
 
#define I2C_ICR_NACKCF_Pos   (4U)
 
#define I2C_ICR_NACKCF_Msk   (0x1UL << I2C_ICR_NACKCF_Pos)
 
#define I2C_ICR_NACKCF   I2C_ICR_NACKCF_Msk
 
#define I2C_ICR_STOPCF_Pos   (5U)
 
#define I2C_ICR_STOPCF_Msk   (0x1UL << I2C_ICR_STOPCF_Pos)
 
#define I2C_ICR_STOPCF   I2C_ICR_STOPCF_Msk
 
#define I2C_ICR_BERRCF_Pos   (8U)
 
#define I2C_ICR_BERRCF_Msk   (0x1UL << I2C_ICR_BERRCF_Pos)
 
#define I2C_ICR_BERRCF   I2C_ICR_BERRCF_Msk
 
#define I2C_ICR_ARLOCF_Pos   (9U)
 
#define I2C_ICR_ARLOCF_Msk   (0x1UL << I2C_ICR_ARLOCF_Pos)
 
#define I2C_ICR_ARLOCF   I2C_ICR_ARLOCF_Msk
 
#define I2C_ICR_OVRCF_Pos   (10U)
 
#define I2C_ICR_OVRCF_Msk   (0x1UL << I2C_ICR_OVRCF_Pos)
 
#define I2C_ICR_OVRCF   I2C_ICR_OVRCF_Msk
 
#define I2C_ICR_PECCF_Pos   (11U)
 
#define I2C_ICR_PECCF_Msk   (0x1UL << I2C_ICR_PECCF_Pos)
 
#define I2C_ICR_PECCF   I2C_ICR_PECCF_Msk
 
#define I2C_ICR_TIMOUTCF_Pos   (12U)
 
#define I2C_ICR_TIMOUTCF_Msk   (0x1UL << I2C_ICR_TIMOUTCF_Pos)
 
#define I2C_ICR_TIMOUTCF   I2C_ICR_TIMOUTCF_Msk
 
#define I2C_ICR_ALERTCF_Pos   (13U)
 
#define I2C_ICR_ALERTCF_Msk   (0x1UL << I2C_ICR_ALERTCF_Pos)
 
#define I2C_ICR_ALERTCF   I2C_ICR_ALERTCF_Msk
 
#define I2C_PECR_PEC_Pos   (0U)
 
#define I2C_PECR_PEC_Msk   (0xFFUL << I2C_PECR_PEC_Pos)
 
#define I2C_PECR_PEC   I2C_PECR_PEC_Msk
 
#define I2C_RXDR_RXDATA_Pos   (0U)
 
#define I2C_RXDR_RXDATA_Msk   (0xFFUL << I2C_RXDR_RXDATA_Pos)
 
#define I2C_RXDR_RXDATA   I2C_RXDR_RXDATA_Msk
 
#define I2C_TXDR_TXDATA_Pos   (0U)
 
#define I2C_TXDR_TXDATA_Msk   (0xFFUL << I2C_TXDR_TXDATA_Pos)
 
#define I2C_TXDR_TXDATA   I2C_TXDR_TXDATA_Msk
 
#define IWDG_KR_KEY_Pos   (0U)
 
#define IWDG_KR_KEY_Msk   (0xFFFFUL << IWDG_KR_KEY_Pos)
 
#define IWDG_KR_KEY   IWDG_KR_KEY_Msk
 
#define IWDG_PR_PR_Pos   (0U)
 
#define IWDG_PR_PR_Msk   (0x7UL << IWDG_PR_PR_Pos)
 
#define IWDG_PR_PR   IWDG_PR_PR_Msk
 
#define IWDG_PR_PR_0   (0x1UL << IWDG_PR_PR_Pos)
 
#define IWDG_PR_PR_1   (0x2UL << IWDG_PR_PR_Pos)
 
#define IWDG_PR_PR_2   (0x4UL << IWDG_PR_PR_Pos)
 
#define IWDG_RLR_RL_Pos   (0U)
 
#define IWDG_RLR_RL_Msk   (0xFFFUL << IWDG_RLR_RL_Pos)
 
#define IWDG_RLR_RL   IWDG_RLR_RL_Msk
 
#define IWDG_SR_PVU_Pos   (0U)
 
#define IWDG_SR_PVU_Msk   (0x1UL << IWDG_SR_PVU_Pos)
 
#define IWDG_SR_PVU   IWDG_SR_PVU_Msk
 
#define IWDG_SR_RVU_Pos   (1U)
 
#define IWDG_SR_RVU_Msk   (0x1UL << IWDG_SR_RVU_Pos)
 
#define IWDG_SR_RVU   IWDG_SR_RVU_Msk
 
#define IWDG_SR_WVU_Pos   (2U)
 
#define IWDG_SR_WVU_Msk   (0x1UL << IWDG_SR_WVU_Pos)
 
#define IWDG_SR_WVU   IWDG_SR_WVU_Msk
 
#define IWDG_WINR_WIN_Pos   (0U)
 
#define IWDG_WINR_WIN_Msk   (0xFFFUL << IWDG_WINR_WIN_Pos)
 
#define IWDG_WINR_WIN   IWDG_WINR_WIN_Msk
 
#define FW_CSSA_ADD_Pos   (8U)
 
#define FW_CSSA_ADD_Msk   (0xFFFFUL << FW_CSSA_ADD_Pos)
 
#define FW_CSSA_ADD   FW_CSSA_ADD_Msk
 
#define FW_CSL_LENG_Pos   (8U)
 
#define FW_CSL_LENG_Msk   (0x3FFFUL << FW_CSL_LENG_Pos)
 
#define FW_CSL_LENG   FW_CSL_LENG_Msk
 
#define FW_NVDSSA_ADD_Pos   (8U)
 
#define FW_NVDSSA_ADD_Msk   (0xFFFFUL << FW_NVDSSA_ADD_Pos)
 
#define FW_NVDSSA_ADD   FW_NVDSSA_ADD_Msk
 
#define FW_NVDSL_LENG_Pos   (8U)
 
#define FW_NVDSL_LENG_Msk   (0x3FFFUL << FW_NVDSL_LENG_Pos)
 
#define FW_NVDSL_LENG   FW_NVDSL_LENG_Msk
 
#define FW_VDSSA_ADD_Pos   (6U)
 
#define FW_VDSSA_ADD_Msk   (0x7FFUL << FW_VDSSA_ADD_Pos)
 
#define FW_VDSSA_ADD   FW_VDSSA_ADD_Msk
 
#define FW_VDSL_LENG_Pos   (6U)
 
#define FW_VDSL_LENG_Msk   (0x7FFUL << FW_VDSL_LENG_Pos)
 
#define FW_VDSL_LENG   FW_VDSL_LENG_Msk
 
#define FW_CR_FPA_Pos   (0U)
 
#define FW_CR_FPA_Msk   (0x1UL << FW_CR_FPA_Pos)
 
#define FW_CR_FPA   FW_CR_FPA_Msk
 
#define FW_CR_VDS_Pos   (1U)
 
#define FW_CR_VDS_Msk   (0x1UL << FW_CR_VDS_Pos)
 
#define FW_CR_VDS   FW_CR_VDS_Msk
 
#define FW_CR_VDE_Pos   (2U)
 
#define FW_CR_VDE_Msk   (0x1UL << FW_CR_VDE_Pos)
 
#define FW_CR_VDE   FW_CR_VDE_Msk
 
#define PWR_CR1_LPR_Pos   (14U)
 
#define PWR_CR1_LPR_Msk   (0x1UL << PWR_CR1_LPR_Pos)
 
#define PWR_CR1_LPR   PWR_CR1_LPR_Msk
 
#define PWR_CR1_VOS_Pos   (9U)
 
#define PWR_CR1_VOS_Msk   (0x3UL << PWR_CR1_VOS_Pos)
 
#define PWR_CR1_VOS   PWR_CR1_VOS_Msk
 
#define PWR_CR1_VOS_0   (0x1UL << PWR_CR1_VOS_Pos)
 
#define PWR_CR1_VOS_1   (0x2UL << PWR_CR1_VOS_Pos)
 
#define PWR_CR1_DBP_Pos   (8U)
 
#define PWR_CR1_DBP_Msk   (0x1UL << PWR_CR1_DBP_Pos)
 
#define PWR_CR1_DBP   PWR_CR1_DBP_Msk
 
#define PWR_CR1_LPMS_Pos   (0U)
 
#define PWR_CR1_LPMS_Msk   (0x7UL << PWR_CR1_LPMS_Pos)
 
#define PWR_CR1_LPMS   PWR_CR1_LPMS_Msk
 
#define PWR_CR1_LPMS_STOP0   (0x00000000UL)
 
#define PWR_CR1_LPMS_STOP1_Pos   (0U)
 
#define PWR_CR1_LPMS_STOP1_Msk   (0x1UL << PWR_CR1_LPMS_STOP1_Pos)
 
#define PWR_CR1_LPMS_STOP1   PWR_CR1_LPMS_STOP1_Msk
 
#define PWR_CR1_LPMS_STOP2_Pos   (1U)
 
#define PWR_CR1_LPMS_STOP2_Msk   (0x1UL << PWR_CR1_LPMS_STOP2_Pos)
 
#define PWR_CR1_LPMS_STOP2   PWR_CR1_LPMS_STOP2_Msk
 
#define PWR_CR1_LPMS_STANDBY_Pos   (0U)
 
#define PWR_CR1_LPMS_STANDBY_Msk   (0x3UL << PWR_CR1_LPMS_STANDBY_Pos)
 
#define PWR_CR1_LPMS_STANDBY   PWR_CR1_LPMS_STANDBY_Msk
 
#define PWR_CR1_LPMS_SHUTDOWN_Pos   (2U)
 
#define PWR_CR1_LPMS_SHUTDOWN_Msk   (0x1UL << PWR_CR1_LPMS_SHUTDOWN_Pos)
 
#define PWR_CR1_LPMS_SHUTDOWN   PWR_CR1_LPMS_SHUTDOWN_Msk
 
#define PWR_CR2_USV_Pos   (10U)
 
#define PWR_CR2_USV_Msk   (0x1UL << PWR_CR2_USV_Pos)
 
#define PWR_CR2_USV   PWR_CR2_USV_Msk
 
#define PWR_CR2_IOSV_Pos   (9U)
 
#define PWR_CR2_IOSV_Msk   (0x1UL << PWR_CR2_IOSV_Pos)
 
#define PWR_CR2_IOSV   PWR_CR2_IOSV_Msk
 
#define PWR_CR2_PVME_Pos   (4U)
 
#define PWR_CR2_PVME_Msk   (0xFUL << PWR_CR2_PVME_Pos)
 
#define PWR_CR2_PVME   PWR_CR2_PVME_Msk
 
#define PWR_CR2_PVME4_Pos   (7U)
 
#define PWR_CR2_PVME4_Msk   (0x1UL << PWR_CR2_PVME4_Pos)
 
#define PWR_CR2_PVME4   PWR_CR2_PVME4_Msk
 
#define PWR_CR2_PVME3_Pos   (6U)
 
#define PWR_CR2_PVME3_Msk   (0x1UL << PWR_CR2_PVME3_Pos)
 
#define PWR_CR2_PVME3   PWR_CR2_PVME3_Msk
 
#define PWR_CR2_PVME2_Pos   (5U)
 
#define PWR_CR2_PVME2_Msk   (0x1UL << PWR_CR2_PVME2_Pos)
 
#define PWR_CR2_PVME2   PWR_CR2_PVME2_Msk
 
#define PWR_CR2_PVME1_Pos   (4U)
 
#define PWR_CR2_PVME1_Msk   (0x1UL << PWR_CR2_PVME1_Pos)
 
#define PWR_CR2_PVME1   PWR_CR2_PVME1_Msk
 
#define PWR_CR2_PLS_Pos   (1U)
 
#define PWR_CR2_PLS_Msk   (0x7UL << PWR_CR2_PLS_Pos)
 
#define PWR_CR2_PLS   PWR_CR2_PLS_Msk
 
#define PWR_CR2_PLS_LEV0   (0x00000000UL)
 
#define PWR_CR2_PLS_LEV1_Pos   (1U)
 
#define PWR_CR2_PLS_LEV1_Msk   (0x1UL << PWR_CR2_PLS_LEV1_Pos)
 
#define PWR_CR2_PLS_LEV1   PWR_CR2_PLS_LEV1_Msk
 
#define PWR_CR2_PLS_LEV2_Pos   (2U)
 
#define PWR_CR2_PLS_LEV2_Msk   (0x1UL << PWR_CR2_PLS_LEV2_Pos)
 
#define PWR_CR2_PLS_LEV2   PWR_CR2_PLS_LEV2_Msk
 
#define PWR_CR2_PLS_LEV3_Pos   (1U)
 
#define PWR_CR2_PLS_LEV3_Msk   (0x3UL << PWR_CR2_PLS_LEV3_Pos)
 
#define PWR_CR2_PLS_LEV3   PWR_CR2_PLS_LEV3_Msk
 
#define PWR_CR2_PLS_LEV4_Pos   (3U)
 
#define PWR_CR2_PLS_LEV4_Msk   (0x1UL << PWR_CR2_PLS_LEV4_Pos)
 
#define PWR_CR2_PLS_LEV4   PWR_CR2_PLS_LEV4_Msk
 
#define PWR_CR2_PLS_LEV5_Pos   (1U)
 
#define PWR_CR2_PLS_LEV5_Msk   (0x5UL << PWR_CR2_PLS_LEV5_Pos)
 
#define PWR_CR2_PLS_LEV5   PWR_CR2_PLS_LEV5_Msk
 
#define PWR_CR2_PLS_LEV6_Pos   (2U)
 
#define PWR_CR2_PLS_LEV6_Msk   (0x3UL << PWR_CR2_PLS_LEV6_Pos)
 
#define PWR_CR2_PLS_LEV6   PWR_CR2_PLS_LEV6_Msk
 
#define PWR_CR2_PLS_LEV7_Pos   (1U)
 
#define PWR_CR2_PLS_LEV7_Msk   (0x7UL << PWR_CR2_PLS_LEV7_Pos)
 
#define PWR_CR2_PLS_LEV7   PWR_CR2_PLS_LEV7_Msk
 
#define PWR_CR2_PVDE_Pos   (0U)
 
#define PWR_CR2_PVDE_Msk   (0x1UL << PWR_CR2_PVDE_Pos)
 
#define PWR_CR2_PVDE   PWR_CR2_PVDE_Msk
 
#define PWR_CR3_EIWUL_Pos   (15U)
 
#define PWR_CR3_EIWUL_Msk   (0x1UL << PWR_CR3_EIWUL_Pos)
 
#define PWR_CR3_EIWUL   PWR_CR3_EIWUL_Msk
 
#define PWR_CR3_APC_Pos   (10U)
 
#define PWR_CR3_APC_Msk   (0x1UL << PWR_CR3_APC_Pos)
 
#define PWR_CR3_APC   PWR_CR3_APC_Msk
 
#define PWR_CR3_RRS_Pos   (8U)
 
#define PWR_CR3_RRS_Msk   (0x1UL << PWR_CR3_RRS_Pos)
 
#define PWR_CR3_RRS   PWR_CR3_RRS_Msk
 
#define PWR_CR3_EWUP5_Pos   (4U)
 
#define PWR_CR3_EWUP5_Msk   (0x1UL << PWR_CR3_EWUP5_Pos)
 
#define PWR_CR3_EWUP5   PWR_CR3_EWUP5_Msk
 
#define PWR_CR3_EWUP4_Pos   (3U)
 
#define PWR_CR3_EWUP4_Msk   (0x1UL << PWR_CR3_EWUP4_Pos)
 
#define PWR_CR3_EWUP4   PWR_CR3_EWUP4_Msk
 
#define PWR_CR3_EWUP3_Pos   (2U)
 
#define PWR_CR3_EWUP3_Msk   (0x1UL << PWR_CR3_EWUP3_Pos)
 
#define PWR_CR3_EWUP3   PWR_CR3_EWUP3_Msk
 
#define PWR_CR3_EWUP2_Pos   (1U)
 
#define PWR_CR3_EWUP2_Msk   (0x1UL << PWR_CR3_EWUP2_Pos)
 
#define PWR_CR3_EWUP2   PWR_CR3_EWUP2_Msk
 
#define PWR_CR3_EWUP1_Pos   (0U)
 
#define PWR_CR3_EWUP1_Msk   (0x1UL << PWR_CR3_EWUP1_Pos)
 
#define PWR_CR3_EWUP1   PWR_CR3_EWUP1_Msk
 
#define PWR_CR3_EWUP_Pos   (0U)
 
#define PWR_CR3_EWUP_Msk   (0x1FUL << PWR_CR3_EWUP_Pos)
 
#define PWR_CR3_EWUP   PWR_CR3_EWUP_Msk
 
#define PWR_CR3_EIWF_Pos   PWR_CR3_EIWUL_Pos
 
#define PWR_CR3_EIWF_Msk   PWR_CR3_EIWUL_Msk
 
#define PWR_CR3_EIWF   PWR_CR3_EIWUL
 
#define PWR_CR4_VBRS_Pos   (9U)
 
#define PWR_CR4_VBRS_Msk   (0x1UL << PWR_CR4_VBRS_Pos)
 
#define PWR_CR4_VBRS   PWR_CR4_VBRS_Msk
 
#define PWR_CR4_VBE_Pos   (8U)
 
#define PWR_CR4_VBE_Msk   (0x1UL << PWR_CR4_VBE_Pos)
 
#define PWR_CR4_VBE   PWR_CR4_VBE_Msk
 
#define PWR_CR4_WP5_Pos   (4U)
 
#define PWR_CR4_WP5_Msk   (0x1UL << PWR_CR4_WP5_Pos)
 
#define PWR_CR4_WP5   PWR_CR4_WP5_Msk
 
#define PWR_CR4_WP4_Pos   (3U)
 
#define PWR_CR4_WP4_Msk   (0x1UL << PWR_CR4_WP4_Pos)
 
#define PWR_CR4_WP4   PWR_CR4_WP4_Msk
 
#define PWR_CR4_WP3_Pos   (2U)
 
#define PWR_CR4_WP3_Msk   (0x1UL << PWR_CR4_WP3_Pos)
 
#define PWR_CR4_WP3   PWR_CR4_WP3_Msk
 
#define PWR_CR4_WP2_Pos   (1U)
 
#define PWR_CR4_WP2_Msk   (0x1UL << PWR_CR4_WP2_Pos)
 
#define PWR_CR4_WP2   PWR_CR4_WP2_Msk
 
#define PWR_CR4_WP1_Pos   (0U)
 
#define PWR_CR4_WP1_Msk   (0x1UL << PWR_CR4_WP1_Pos)
 
#define PWR_CR4_WP1   PWR_CR4_WP1_Msk
 
#define PWR_SR1_WUFI_Pos   (15U)
 
#define PWR_SR1_WUFI_Msk   (0x1UL << PWR_SR1_WUFI_Pos)
 
#define PWR_SR1_WUFI   PWR_SR1_WUFI_Msk
 
#define PWR_SR1_SBF_Pos   (8U)
 
#define PWR_SR1_SBF_Msk   (0x1UL << PWR_SR1_SBF_Pos)
 
#define PWR_SR1_SBF   PWR_SR1_SBF_Msk
 
#define PWR_SR1_WUF_Pos   (0U)
 
#define PWR_SR1_WUF_Msk   (0x1FUL << PWR_SR1_WUF_Pos)
 
#define PWR_SR1_WUF   PWR_SR1_WUF_Msk
 
#define PWR_SR1_WUF5_Pos   (4U)
 
#define PWR_SR1_WUF5_Msk   (0x1UL << PWR_SR1_WUF5_Pos)
 
#define PWR_SR1_WUF5   PWR_SR1_WUF5_Msk
 
#define PWR_SR1_WUF4_Pos   (3U)
 
#define PWR_SR1_WUF4_Msk   (0x1UL << PWR_SR1_WUF4_Pos)
 
#define PWR_SR1_WUF4   PWR_SR1_WUF4_Msk
 
#define PWR_SR1_WUF3_Pos   (2U)
 
#define PWR_SR1_WUF3_Msk   (0x1UL << PWR_SR1_WUF3_Pos)
 
#define PWR_SR1_WUF3   PWR_SR1_WUF3_Msk
 
#define PWR_SR1_WUF2_Pos   (1U)
 
#define PWR_SR1_WUF2_Msk   (0x1UL << PWR_SR1_WUF2_Pos)
 
#define PWR_SR1_WUF2   PWR_SR1_WUF2_Msk
 
#define PWR_SR1_WUF1_Pos   (0U)
 
#define PWR_SR1_WUF1_Msk   (0x1UL << PWR_SR1_WUF1_Pos)
 
#define PWR_SR1_WUF1   PWR_SR1_WUF1_Msk
 
#define PWR_SR2_PVMO4_Pos   (15U)
 
#define PWR_SR2_PVMO4_Msk   (0x1UL << PWR_SR2_PVMO4_Pos)
 
#define PWR_SR2_PVMO4   PWR_SR2_PVMO4_Msk
 
#define PWR_SR2_PVMO3_Pos   (14U)
 
#define PWR_SR2_PVMO3_Msk   (0x1UL << PWR_SR2_PVMO3_Pos)
 
#define PWR_SR2_PVMO3   PWR_SR2_PVMO3_Msk
 
#define PWR_SR2_PVMO2_Pos   (13U)
 
#define PWR_SR2_PVMO2_Msk   (0x1UL << PWR_SR2_PVMO2_Pos)
 
#define PWR_SR2_PVMO2   PWR_SR2_PVMO2_Msk
 
#define PWR_SR2_PVMO1_Pos   (12U)
 
#define PWR_SR2_PVMO1_Msk   (0x1UL << PWR_SR2_PVMO1_Pos)
 
#define PWR_SR2_PVMO1   PWR_SR2_PVMO1_Msk
 
#define PWR_SR2_PVDO_Pos   (11U)
 
#define PWR_SR2_PVDO_Msk   (0x1UL << PWR_SR2_PVDO_Pos)
 
#define PWR_SR2_PVDO   PWR_SR2_PVDO_Msk
 
#define PWR_SR2_VOSF_Pos   (10U)
 
#define PWR_SR2_VOSF_Msk   (0x1UL << PWR_SR2_VOSF_Pos)
 
#define PWR_SR2_VOSF   PWR_SR2_VOSF_Msk
 
#define PWR_SR2_REGLPF_Pos   (9U)
 
#define PWR_SR2_REGLPF_Msk   (0x1UL << PWR_SR2_REGLPF_Pos)
 
#define PWR_SR2_REGLPF   PWR_SR2_REGLPF_Msk
 
#define PWR_SR2_REGLPS_Pos   (8U)
 
#define PWR_SR2_REGLPS_Msk   (0x1UL << PWR_SR2_REGLPS_Pos)
 
#define PWR_SR2_REGLPS   PWR_SR2_REGLPS_Msk
 
#define PWR_SCR_CSBF_Pos   (8U)
 
#define PWR_SCR_CSBF_Msk   (0x1UL << PWR_SCR_CSBF_Pos)
 
#define PWR_SCR_CSBF   PWR_SCR_CSBF_Msk
 
#define PWR_SCR_CWUF_Pos   (0U)
 
#define PWR_SCR_CWUF_Msk   (0x1FUL << PWR_SCR_CWUF_Pos)
 
#define PWR_SCR_CWUF   PWR_SCR_CWUF_Msk
 
#define PWR_SCR_CWUF5_Pos   (4U)
 
#define PWR_SCR_CWUF5_Msk   (0x1UL << PWR_SCR_CWUF5_Pos)
 
#define PWR_SCR_CWUF5   PWR_SCR_CWUF5_Msk
 
#define PWR_SCR_CWUF4_Pos   (3U)
 
#define PWR_SCR_CWUF4_Msk   (0x1UL << PWR_SCR_CWUF4_Pos)
 
#define PWR_SCR_CWUF4   PWR_SCR_CWUF4_Msk
 
#define PWR_SCR_CWUF3_Pos   (2U)
 
#define PWR_SCR_CWUF3_Msk   (0x1UL << PWR_SCR_CWUF3_Pos)
 
#define PWR_SCR_CWUF3   PWR_SCR_CWUF3_Msk
 
#define PWR_SCR_CWUF2_Pos   (1U)
 
#define PWR_SCR_CWUF2_Msk   (0x1UL << PWR_SCR_CWUF2_Pos)
 
#define PWR_SCR_CWUF2   PWR_SCR_CWUF2_Msk
 
#define PWR_SCR_CWUF1_Pos   (0U)
 
#define PWR_SCR_CWUF1_Msk   (0x1UL << PWR_SCR_CWUF1_Pos)
 
#define PWR_SCR_CWUF1   PWR_SCR_CWUF1_Msk
 
#define PWR_PUCRA_PA15_Pos   (15U)
 
#define PWR_PUCRA_PA15_Msk   (0x1UL << PWR_PUCRA_PA15_Pos)
 
#define PWR_PUCRA_PA15   PWR_PUCRA_PA15_Msk
 
#define PWR_PUCRA_PA13_Pos   (13U)
 
#define PWR_PUCRA_PA13_Msk   (0x1UL << PWR_PUCRA_PA13_Pos)
 
#define PWR_PUCRA_PA13   PWR_PUCRA_PA13_Msk
 
#define PWR_PUCRA_PA12_Pos   (12U)
 
#define PWR_PUCRA_PA12_Msk   (0x1UL << PWR_PUCRA_PA12_Pos)
 
#define PWR_PUCRA_PA12   PWR_PUCRA_PA12_Msk
 
#define PWR_PUCRA_PA11_Pos   (11U)
 
#define PWR_PUCRA_PA11_Msk   (0x1UL << PWR_PUCRA_PA11_Pos)
 
#define PWR_PUCRA_PA11   PWR_PUCRA_PA11_Msk
 
#define PWR_PUCRA_PA10_Pos   (10U)
 
#define PWR_PUCRA_PA10_Msk   (0x1UL << PWR_PUCRA_PA10_Pos)
 
#define PWR_PUCRA_PA10   PWR_PUCRA_PA10_Msk
 
#define PWR_PUCRA_PA9_Pos   (9U)
 
#define PWR_PUCRA_PA9_Msk   (0x1UL << PWR_PUCRA_PA9_Pos)
 
#define PWR_PUCRA_PA9   PWR_PUCRA_PA9_Msk
 
#define PWR_PUCRA_PA8_Pos   (8U)
 
#define PWR_PUCRA_PA8_Msk   (0x1UL << PWR_PUCRA_PA8_Pos)
 
#define PWR_PUCRA_PA8   PWR_PUCRA_PA8_Msk
 
#define PWR_PUCRA_PA7_Pos   (7U)
 
#define PWR_PUCRA_PA7_Msk   (0x1UL << PWR_PUCRA_PA7_Pos)
 
#define PWR_PUCRA_PA7   PWR_PUCRA_PA7_Msk
 
#define PWR_PUCRA_PA6_Pos   (6U)
 
#define PWR_PUCRA_PA6_Msk   (0x1UL << PWR_PUCRA_PA6_Pos)
 
#define PWR_PUCRA_PA6   PWR_PUCRA_PA6_Msk
 
#define PWR_PUCRA_PA5_Pos   (5U)
 
#define PWR_PUCRA_PA5_Msk   (0x1UL << PWR_PUCRA_PA5_Pos)
 
#define PWR_PUCRA_PA5   PWR_PUCRA_PA5_Msk
 
#define PWR_PUCRA_PA4_Pos   (4U)
 
#define PWR_PUCRA_PA4_Msk   (0x1UL << PWR_PUCRA_PA4_Pos)
 
#define PWR_PUCRA_PA4   PWR_PUCRA_PA4_Msk
 
#define PWR_PUCRA_PA3_Pos   (3U)
 
#define PWR_PUCRA_PA3_Msk   (0x1UL << PWR_PUCRA_PA3_Pos)
 
#define PWR_PUCRA_PA3   PWR_PUCRA_PA3_Msk
 
#define PWR_PUCRA_PA2_Pos   (2U)
 
#define PWR_PUCRA_PA2_Msk   (0x1UL << PWR_PUCRA_PA2_Pos)
 
#define PWR_PUCRA_PA2   PWR_PUCRA_PA2_Msk
 
#define PWR_PUCRA_PA1_Pos   (1U)
 
#define PWR_PUCRA_PA1_Msk   (0x1UL << PWR_PUCRA_PA1_Pos)
 
#define PWR_PUCRA_PA1   PWR_PUCRA_PA1_Msk
 
#define PWR_PUCRA_PA0_Pos   (0U)
 
#define PWR_PUCRA_PA0_Msk   (0x1UL << PWR_PUCRA_PA0_Pos)
 
#define PWR_PUCRA_PA0   PWR_PUCRA_PA0_Msk
 
#define PWR_PDCRA_PA14_Pos   (14U)
 
#define PWR_PDCRA_PA14_Msk   (0x1UL << PWR_PDCRA_PA14_Pos)
 
#define PWR_PDCRA_PA14   PWR_PDCRA_PA14_Msk
 
#define PWR_PDCRA_PA12_Pos   (12U)
 
#define PWR_PDCRA_PA12_Msk   (0x1UL << PWR_PDCRA_PA12_Pos)
 
#define PWR_PDCRA_PA12   PWR_PDCRA_PA12_Msk
 
#define PWR_PDCRA_PA11_Pos   (11U)
 
#define PWR_PDCRA_PA11_Msk   (0x1UL << PWR_PDCRA_PA11_Pos)
 
#define PWR_PDCRA_PA11   PWR_PDCRA_PA11_Msk
 
#define PWR_PDCRA_PA10_Pos   (10U)
 
#define PWR_PDCRA_PA10_Msk   (0x1UL << PWR_PDCRA_PA10_Pos)
 
#define PWR_PDCRA_PA10   PWR_PDCRA_PA10_Msk
 
#define PWR_PDCRA_PA9_Pos   (9U)
 
#define PWR_PDCRA_PA9_Msk   (0x1UL << PWR_PDCRA_PA9_Pos)
 
#define PWR_PDCRA_PA9   PWR_PDCRA_PA9_Msk
 
#define PWR_PDCRA_PA8_Pos   (8U)
 
#define PWR_PDCRA_PA8_Msk   (0x1UL << PWR_PDCRA_PA8_Pos)
 
#define PWR_PDCRA_PA8   PWR_PDCRA_PA8_Msk
 
#define PWR_PDCRA_PA7_Pos   (7U)
 
#define PWR_PDCRA_PA7_Msk   (0x1UL << PWR_PDCRA_PA7_Pos)
 
#define PWR_PDCRA_PA7   PWR_PDCRA_PA7_Msk
 
#define PWR_PDCRA_PA6_Pos   (6U)
 
#define PWR_PDCRA_PA6_Msk   (0x1UL << PWR_PDCRA_PA6_Pos)
 
#define PWR_PDCRA_PA6   PWR_PDCRA_PA6_Msk
 
#define PWR_PDCRA_PA5_Pos   (5U)
 
#define PWR_PDCRA_PA5_Msk   (0x1UL << PWR_PDCRA_PA5_Pos)
 
#define PWR_PDCRA_PA5   PWR_PDCRA_PA5_Msk
 
#define PWR_PDCRA_PA4_Pos   (4U)
 
#define PWR_PDCRA_PA4_Msk   (0x1UL << PWR_PDCRA_PA4_Pos)
 
#define PWR_PDCRA_PA4   PWR_PDCRA_PA4_Msk
 
#define PWR_PDCRA_PA3_Pos   (3U)
 
#define PWR_PDCRA_PA3_Msk   (0x1UL << PWR_PDCRA_PA3_Pos)
 
#define PWR_PDCRA_PA3   PWR_PDCRA_PA3_Msk
 
#define PWR_PDCRA_PA2_Pos   (2U)
 
#define PWR_PDCRA_PA2_Msk   (0x1UL << PWR_PDCRA_PA2_Pos)
 
#define PWR_PDCRA_PA2   PWR_PDCRA_PA2_Msk
 
#define PWR_PDCRA_PA1_Pos   (1U)
 
#define PWR_PDCRA_PA1_Msk   (0x1UL << PWR_PDCRA_PA1_Pos)
 
#define PWR_PDCRA_PA1   PWR_PDCRA_PA1_Msk
 
#define PWR_PDCRA_PA0_Pos   (0U)
 
#define PWR_PDCRA_PA0_Msk   (0x1UL << PWR_PDCRA_PA0_Pos)
 
#define PWR_PDCRA_PA0   PWR_PDCRA_PA0_Msk
 
#define PWR_PUCRB_PB15_Pos   (15U)
 
#define PWR_PUCRB_PB15_Msk   (0x1UL << PWR_PUCRB_PB15_Pos)
 
#define PWR_PUCRB_PB15   PWR_PUCRB_PB15_Msk
 
#define PWR_PUCRB_PB14_Pos   (14U)
 
#define PWR_PUCRB_PB14_Msk   (0x1UL << PWR_PUCRB_PB14_Pos)
 
#define PWR_PUCRB_PB14   PWR_PUCRB_PB14_Msk
 
#define PWR_PUCRB_PB13_Pos   (13U)
 
#define PWR_PUCRB_PB13_Msk   (0x1UL << PWR_PUCRB_PB13_Pos)
 
#define PWR_PUCRB_PB13   PWR_PUCRB_PB13_Msk
 
#define PWR_PUCRB_PB12_Pos   (12U)
 
#define PWR_PUCRB_PB12_Msk   (0x1UL << PWR_PUCRB_PB12_Pos)
 
#define PWR_PUCRB_PB12   PWR_PUCRB_PB12_Msk
 
#define PWR_PUCRB_PB11_Pos   (11U)
 
#define PWR_PUCRB_PB11_Msk   (0x1UL << PWR_PUCRB_PB11_Pos)
 
#define PWR_PUCRB_PB11   PWR_PUCRB_PB11_Msk
 
#define PWR_PUCRB_PB10_Pos   (10U)
 
#define PWR_PUCRB_PB10_Msk   (0x1UL << PWR_PUCRB_PB10_Pos)
 
#define PWR_PUCRB_PB10   PWR_PUCRB_PB10_Msk
 
#define PWR_PUCRB_PB9_Pos   (9U)
 
#define PWR_PUCRB_PB9_Msk   (0x1UL << PWR_PUCRB_PB9_Pos)
 
#define PWR_PUCRB_PB9   PWR_PUCRB_PB9_Msk
 
#define PWR_PUCRB_PB8_Pos   (8U)
 
#define PWR_PUCRB_PB8_Msk   (0x1UL << PWR_PUCRB_PB8_Pos)
 
#define PWR_PUCRB_PB8   PWR_PUCRB_PB8_Msk
 
#define PWR_PUCRB_PB7_Pos   (7U)
 
#define PWR_PUCRB_PB7_Msk   (0x1UL << PWR_PUCRB_PB7_Pos)
 
#define PWR_PUCRB_PB7   PWR_PUCRB_PB7_Msk
 
#define PWR_PUCRB_PB6_Pos   (6U)
 
#define PWR_PUCRB_PB6_Msk   (0x1UL << PWR_PUCRB_PB6_Pos)
 
#define PWR_PUCRB_PB6   PWR_PUCRB_PB6_Msk
 
#define PWR_PUCRB_PB5_Pos   (5U)
 
#define PWR_PUCRB_PB5_Msk   (0x1UL << PWR_PUCRB_PB5_Pos)
 
#define PWR_PUCRB_PB5   PWR_PUCRB_PB5_Msk
 
#define PWR_PUCRB_PB4_Pos   (4U)
 
#define PWR_PUCRB_PB4_Msk   (0x1UL << PWR_PUCRB_PB4_Pos)
 
#define PWR_PUCRB_PB4   PWR_PUCRB_PB4_Msk
 
#define PWR_PUCRB_PB3_Pos   (3U)
 
#define PWR_PUCRB_PB3_Msk   (0x1UL << PWR_PUCRB_PB3_Pos)
 
#define PWR_PUCRB_PB3   PWR_PUCRB_PB3_Msk
 
#define PWR_PUCRB_PB2_Pos   (2U)
 
#define PWR_PUCRB_PB2_Msk   (0x1UL << PWR_PUCRB_PB2_Pos)
 
#define PWR_PUCRB_PB2   PWR_PUCRB_PB2_Msk
 
#define PWR_PUCRB_PB1_Pos   (1U)
 
#define PWR_PUCRB_PB1_Msk   (0x1UL << PWR_PUCRB_PB1_Pos)
 
#define PWR_PUCRB_PB1   PWR_PUCRB_PB1_Msk
 
#define PWR_PUCRB_PB0_Pos   (0U)
 
#define PWR_PUCRB_PB0_Msk   (0x1UL << PWR_PUCRB_PB0_Pos)
 
#define PWR_PUCRB_PB0   PWR_PUCRB_PB0_Msk
 
#define PWR_PDCRB_PB15_Pos   (15U)
 
#define PWR_PDCRB_PB15_Msk   (0x1UL << PWR_PDCRB_PB15_Pos)
 
#define PWR_PDCRB_PB15   PWR_PDCRB_PB15_Msk
 
#define PWR_PDCRB_PB14_Pos   (14U)
 
#define PWR_PDCRB_PB14_Msk   (0x1UL << PWR_PDCRB_PB14_Pos)
 
#define PWR_PDCRB_PB14   PWR_PDCRB_PB14_Msk
 
#define PWR_PDCRB_PB13_Pos   (13U)
 
#define PWR_PDCRB_PB13_Msk   (0x1UL << PWR_PDCRB_PB13_Pos)
 
#define PWR_PDCRB_PB13   PWR_PDCRB_PB13_Msk
 
#define PWR_PDCRB_PB12_Pos   (12U)
 
#define PWR_PDCRB_PB12_Msk   (0x1UL << PWR_PDCRB_PB12_Pos)
 
#define PWR_PDCRB_PB12   PWR_PDCRB_PB12_Msk
 
#define PWR_PDCRB_PB11_Pos   (11U)
 
#define PWR_PDCRB_PB11_Msk   (0x1UL << PWR_PDCRB_PB11_Pos)
 
#define PWR_PDCRB_PB11   PWR_PDCRB_PB11_Msk
 
#define PWR_PDCRB_PB10_Pos   (10U)
 
#define PWR_PDCRB_PB10_Msk   (0x1UL << PWR_PDCRB_PB10_Pos)
 
#define PWR_PDCRB_PB10   PWR_PDCRB_PB10_Msk
 
#define PWR_PDCRB_PB9_Pos   (9U)
 
#define PWR_PDCRB_PB9_Msk   (0x1UL << PWR_PDCRB_PB9_Pos)
 
#define PWR_PDCRB_PB9   PWR_PDCRB_PB9_Msk
 
#define PWR_PDCRB_PB8_Pos   (8U)
 
#define PWR_PDCRB_PB8_Msk   (0x1UL << PWR_PDCRB_PB8_Pos)
 
#define PWR_PDCRB_PB8   PWR_PDCRB_PB8_Msk
 
#define PWR_PDCRB_PB7_Pos   (7U)
 
#define PWR_PDCRB_PB7_Msk   (0x1UL << PWR_PDCRB_PB7_Pos)
 
#define PWR_PDCRB_PB7   PWR_PDCRB_PB7_Msk
 
#define PWR_PDCRB_PB6_Pos   (6U)
 
#define PWR_PDCRB_PB6_Msk   (0x1UL << PWR_PDCRB_PB6_Pos)
 
#define PWR_PDCRB_PB6   PWR_PDCRB_PB6_Msk
 
#define PWR_PDCRB_PB5_Pos   (5U)
 
#define PWR_PDCRB_PB5_Msk   (0x1UL << PWR_PDCRB_PB5_Pos)
 
#define PWR_PDCRB_PB5   PWR_PDCRB_PB5_Msk
 
#define PWR_PDCRB_PB3_Pos   (3U)
 
#define PWR_PDCRB_PB3_Msk   (0x1UL << PWR_PDCRB_PB3_Pos)
 
#define PWR_PDCRB_PB3   PWR_PDCRB_PB3_Msk
 
#define PWR_PDCRB_PB2_Pos   (2U)
 
#define PWR_PDCRB_PB2_Msk   (0x1UL << PWR_PDCRB_PB2_Pos)
 
#define PWR_PDCRB_PB2   PWR_PDCRB_PB2_Msk
 
#define PWR_PDCRB_PB1_Pos   (1U)
 
#define PWR_PDCRB_PB1_Msk   (0x1UL << PWR_PDCRB_PB1_Pos)
 
#define PWR_PDCRB_PB1   PWR_PDCRB_PB1_Msk
 
#define PWR_PDCRB_PB0_Pos   (0U)
 
#define PWR_PDCRB_PB0_Msk   (0x1UL << PWR_PDCRB_PB0_Pos)
 
#define PWR_PDCRB_PB0   PWR_PDCRB_PB0_Msk
 
#define PWR_PUCRC_PC15_Pos   (15U)
 
#define PWR_PUCRC_PC15_Msk   (0x1UL << PWR_PUCRC_PC15_Pos)
 
#define PWR_PUCRC_PC15   PWR_PUCRC_PC15_Msk
 
#define PWR_PUCRC_PC14_Pos   (14U)
 
#define PWR_PUCRC_PC14_Msk   (0x1UL << PWR_PUCRC_PC14_Pos)
 
#define PWR_PUCRC_PC14   PWR_PUCRC_PC14_Msk
 
#define PWR_PUCRC_PC13_Pos   (13U)
 
#define PWR_PUCRC_PC13_Msk   (0x1UL << PWR_PUCRC_PC13_Pos)
 
#define PWR_PUCRC_PC13   PWR_PUCRC_PC13_Msk
 
#define PWR_PUCRC_PC12_Pos   (12U)
 
#define PWR_PUCRC_PC12_Msk   (0x1UL << PWR_PUCRC_PC12_Pos)
 
#define PWR_PUCRC_PC12   PWR_PUCRC_PC12_Msk
 
#define PWR_PUCRC_PC11_Pos   (11U)
 
#define PWR_PUCRC_PC11_Msk   (0x1UL << PWR_PUCRC_PC11_Pos)
 
#define PWR_PUCRC_PC11   PWR_PUCRC_PC11_Msk
 
#define PWR_PUCRC_PC10_Pos   (10U)
 
#define PWR_PUCRC_PC10_Msk   (0x1UL << PWR_PUCRC_PC10_Pos)
 
#define PWR_PUCRC_PC10   PWR_PUCRC_PC10_Msk
 
#define PWR_PUCRC_PC9_Pos   (9U)
 
#define PWR_PUCRC_PC9_Msk   (0x1UL << PWR_PUCRC_PC9_Pos)
 
#define PWR_PUCRC_PC9   PWR_PUCRC_PC9_Msk
 
#define PWR_PUCRC_PC8_Pos   (8U)
 
#define PWR_PUCRC_PC8_Msk   (0x1UL << PWR_PUCRC_PC8_Pos)
 
#define PWR_PUCRC_PC8   PWR_PUCRC_PC8_Msk
 
#define PWR_PUCRC_PC7_Pos   (7U)
 
#define PWR_PUCRC_PC7_Msk   (0x1UL << PWR_PUCRC_PC7_Pos)
 
#define PWR_PUCRC_PC7   PWR_PUCRC_PC7_Msk
 
#define PWR_PUCRC_PC6_Pos   (6U)
 
#define PWR_PUCRC_PC6_Msk   (0x1UL << PWR_PUCRC_PC6_Pos)
 
#define PWR_PUCRC_PC6   PWR_PUCRC_PC6_Msk
 
#define PWR_PUCRC_PC5_Pos   (5U)
 
#define PWR_PUCRC_PC5_Msk   (0x1UL << PWR_PUCRC_PC5_Pos)
 
#define PWR_PUCRC_PC5   PWR_PUCRC_PC5_Msk
 
#define PWR_PUCRC_PC4_Pos   (4U)
 
#define PWR_PUCRC_PC4_Msk   (0x1UL << PWR_PUCRC_PC4_Pos)
 
#define PWR_PUCRC_PC4   PWR_PUCRC_PC4_Msk
 
#define PWR_PUCRC_PC3_Pos   (3U)
 
#define PWR_PUCRC_PC3_Msk   (0x1UL << PWR_PUCRC_PC3_Pos)
 
#define PWR_PUCRC_PC3   PWR_PUCRC_PC3_Msk
 
#define PWR_PUCRC_PC2_Pos   (2U)
 
#define PWR_PUCRC_PC2_Msk   (0x1UL << PWR_PUCRC_PC2_Pos)
 
#define PWR_PUCRC_PC2   PWR_PUCRC_PC2_Msk
 
#define PWR_PUCRC_PC1_Pos   (1U)
 
#define PWR_PUCRC_PC1_Msk   (0x1UL << PWR_PUCRC_PC1_Pos)
 
#define PWR_PUCRC_PC1   PWR_PUCRC_PC1_Msk
 
#define PWR_PUCRC_PC0_Pos   (0U)
 
#define PWR_PUCRC_PC0_Msk   (0x1UL << PWR_PUCRC_PC0_Pos)
 
#define PWR_PUCRC_PC0   PWR_PUCRC_PC0_Msk
 
#define PWR_PDCRC_PC15_Pos   (15U)
 
#define PWR_PDCRC_PC15_Msk   (0x1UL << PWR_PDCRC_PC15_Pos)
 
#define PWR_PDCRC_PC15   PWR_PDCRC_PC15_Msk
 
#define PWR_PDCRC_PC14_Pos   (14U)
 
#define PWR_PDCRC_PC14_Msk   (0x1UL << PWR_PDCRC_PC14_Pos)
 
#define PWR_PDCRC_PC14   PWR_PDCRC_PC14_Msk
 
#define PWR_PDCRC_PC13_Pos   (13U)
 
#define PWR_PDCRC_PC13_Msk   (0x1UL << PWR_PDCRC_PC13_Pos)
 
#define PWR_PDCRC_PC13   PWR_PDCRC_PC13_Msk
 
#define PWR_PDCRC_PC12_Pos   (12U)
 
#define PWR_PDCRC_PC12_Msk   (0x1UL << PWR_PDCRC_PC12_Pos)
 
#define PWR_PDCRC_PC12   PWR_PDCRC_PC12_Msk
 
#define PWR_PDCRC_PC11_Pos   (11U)
 
#define PWR_PDCRC_PC11_Msk   (0x1UL << PWR_PDCRC_PC11_Pos)
 
#define PWR_PDCRC_PC11   PWR_PDCRC_PC11_Msk
 
#define PWR_PDCRC_PC10_Pos   (10U)
 
#define PWR_PDCRC_PC10_Msk   (0x1UL << PWR_PDCRC_PC10_Pos)
 
#define PWR_PDCRC_PC10   PWR_PDCRC_PC10_Msk
 
#define PWR_PDCRC_PC9_Pos   (9U)
 
#define PWR_PDCRC_PC9_Msk   (0x1UL << PWR_PDCRC_PC9_Pos)
 
#define PWR_PDCRC_PC9   PWR_PDCRC_PC9_Msk
 
#define PWR_PDCRC_PC8_Pos   (8U)
 
#define PWR_PDCRC_PC8_Msk   (0x1UL << PWR_PDCRC_PC8_Pos)
 
#define PWR_PDCRC_PC8   PWR_PDCRC_PC8_Msk
 
#define PWR_PDCRC_PC7_Pos   (7U)
 
#define PWR_PDCRC_PC7_Msk   (0x1UL << PWR_PDCRC_PC7_Pos)
 
#define PWR_PDCRC_PC7   PWR_PDCRC_PC7_Msk
 
#define PWR_PDCRC_PC6_Pos   (6U)
 
#define PWR_PDCRC_PC6_Msk   (0x1UL << PWR_PDCRC_PC6_Pos)
 
#define PWR_PDCRC_PC6   PWR_PDCRC_PC6_Msk
 
#define PWR_PDCRC_PC5_Pos   (5U)
 
#define PWR_PDCRC_PC5_Msk   (0x1UL << PWR_PDCRC_PC5_Pos)
 
#define PWR_PDCRC_PC5   PWR_PDCRC_PC5_Msk
 
#define PWR_PDCRC_PC4_Pos   (4U)
 
#define PWR_PDCRC_PC4_Msk   (0x1UL << PWR_PDCRC_PC4_Pos)
 
#define PWR_PDCRC_PC4   PWR_PDCRC_PC4_Msk
 
#define PWR_PDCRC_PC3_Pos   (3U)
 
#define PWR_PDCRC_PC3_Msk   (0x1UL << PWR_PDCRC_PC3_Pos)
 
#define PWR_PDCRC_PC3   PWR_PDCRC_PC3_Msk
 
#define PWR_PDCRC_PC2_Pos   (2U)
 
#define PWR_PDCRC_PC2_Msk   (0x1UL << PWR_PDCRC_PC2_Pos)
 
#define PWR_PDCRC_PC2   PWR_PDCRC_PC2_Msk
 
#define PWR_PDCRC_PC1_Pos   (1U)
 
#define PWR_PDCRC_PC1_Msk   (0x1UL << PWR_PDCRC_PC1_Pos)
 
#define PWR_PDCRC_PC1   PWR_PDCRC_PC1_Msk
 
#define PWR_PDCRC_PC0_Pos   (0U)
 
#define PWR_PDCRC_PC0_Msk   (0x1UL << PWR_PDCRC_PC0_Pos)
 
#define PWR_PDCRC_PC0   PWR_PDCRC_PC0_Msk
 
#define PWR_PUCRD_PD15_Pos   (15U)
 
#define PWR_PUCRD_PD15_Msk   (0x1UL << PWR_PUCRD_PD15_Pos)
 
#define PWR_PUCRD_PD15   PWR_PUCRD_PD15_Msk
 
#define PWR_PUCRD_PD14_Pos   (14U)
 
#define PWR_PUCRD_PD14_Msk   (0x1UL << PWR_PUCRD_PD14_Pos)
 
#define PWR_PUCRD_PD14   PWR_PUCRD_PD14_Msk
 
#define PWR_PUCRD_PD13_Pos   (13U)
 
#define PWR_PUCRD_PD13_Msk   (0x1UL << PWR_PUCRD_PD13_Pos)
 
#define PWR_PUCRD_PD13   PWR_PUCRD_PD13_Msk
 
#define PWR_PUCRD_PD12_Pos   (12U)
 
#define PWR_PUCRD_PD12_Msk   (0x1UL << PWR_PUCRD_PD12_Pos)
 
#define PWR_PUCRD_PD12   PWR_PUCRD_PD12_Msk
 
#define PWR_PUCRD_PD11_Pos   (11U)
 
#define PWR_PUCRD_PD11_Msk   (0x1UL << PWR_PUCRD_PD11_Pos)
 
#define PWR_PUCRD_PD11   PWR_PUCRD_PD11_Msk
 
#define PWR_PUCRD_PD10_Pos   (10U)
 
#define PWR_PUCRD_PD10_Msk   (0x1UL << PWR_PUCRD_PD10_Pos)
 
#define PWR_PUCRD_PD10   PWR_PUCRD_PD10_Msk
 
#define PWR_PUCRD_PD9_Pos   (9U)
 
#define PWR_PUCRD_PD9_Msk   (0x1UL << PWR_PUCRD_PD9_Pos)
 
#define PWR_PUCRD_PD9   PWR_PUCRD_PD9_Msk
 
#define PWR_PUCRD_PD8_Pos   (8U)
 
#define PWR_PUCRD_PD8_Msk   (0x1UL << PWR_PUCRD_PD8_Pos)
 
#define PWR_PUCRD_PD8   PWR_PUCRD_PD8_Msk
 
#define PWR_PUCRD_PD7_Pos   (7U)
 
#define PWR_PUCRD_PD7_Msk   (0x1UL << PWR_PUCRD_PD7_Pos)
 
#define PWR_PUCRD_PD7   PWR_PUCRD_PD7_Msk
 
#define PWR_PUCRD_PD6_Pos   (6U)
 
#define PWR_PUCRD_PD6_Msk   (0x1UL << PWR_PUCRD_PD6_Pos)
 
#define PWR_PUCRD_PD6   PWR_PUCRD_PD6_Msk
 
#define PWR_PUCRD_PD5_Pos   (5U)
 
#define PWR_PUCRD_PD5_Msk   (0x1UL << PWR_PUCRD_PD5_Pos)
 
#define PWR_PUCRD_PD5   PWR_PUCRD_PD5_Msk
 
#define PWR_PUCRD_PD4_Pos   (4U)
 
#define PWR_PUCRD_PD4_Msk   (0x1UL << PWR_PUCRD_PD4_Pos)
 
#define PWR_PUCRD_PD4   PWR_PUCRD_PD4_Msk
 
#define PWR_PUCRD_PD3_Pos   (3U)
 
#define PWR_PUCRD_PD3_Msk   (0x1UL << PWR_PUCRD_PD3_Pos)
 
#define PWR_PUCRD_PD3   PWR_PUCRD_PD3_Msk
 
#define PWR_PUCRD_PD2_Pos   (2U)
 
#define PWR_PUCRD_PD2_Msk   (0x1UL << PWR_PUCRD_PD2_Pos)
 
#define PWR_PUCRD_PD2   PWR_PUCRD_PD2_Msk
 
#define PWR_PUCRD_PD1_Pos   (1U)
 
#define PWR_PUCRD_PD1_Msk   (0x1UL << PWR_PUCRD_PD1_Pos)
 
#define PWR_PUCRD_PD1   PWR_PUCRD_PD1_Msk
 
#define PWR_PUCRD_PD0_Pos   (0U)
 
#define PWR_PUCRD_PD0_Msk   (0x1UL << PWR_PUCRD_PD0_Pos)
 
#define PWR_PUCRD_PD0   PWR_PUCRD_PD0_Msk
 
#define PWR_PDCRD_PD15_Pos   (15U)
 
#define PWR_PDCRD_PD15_Msk   (0x1UL << PWR_PDCRD_PD15_Pos)
 
#define PWR_PDCRD_PD15   PWR_PDCRD_PD15_Msk
 
#define PWR_PDCRD_PD14_Pos   (14U)
 
#define PWR_PDCRD_PD14_Msk   (0x1UL << PWR_PDCRD_PD14_Pos)
 
#define PWR_PDCRD_PD14   PWR_PDCRD_PD14_Msk
 
#define PWR_PDCRD_PD13_Pos   (13U)
 
#define PWR_PDCRD_PD13_Msk   (0x1UL << PWR_PDCRD_PD13_Pos)
 
#define PWR_PDCRD_PD13   PWR_PDCRD_PD13_Msk
 
#define PWR_PDCRD_PD12_Pos   (12U)
 
#define PWR_PDCRD_PD12_Msk   (0x1UL << PWR_PDCRD_PD12_Pos)
 
#define PWR_PDCRD_PD12   PWR_PDCRD_PD12_Msk
 
#define PWR_PDCRD_PD11_Pos   (11U)
 
#define PWR_PDCRD_PD11_Msk   (0x1UL << PWR_PDCRD_PD11_Pos)
 
#define PWR_PDCRD_PD11   PWR_PDCRD_PD11_Msk
 
#define PWR_PDCRD_PD10_Pos   (10U)
 
#define PWR_PDCRD_PD10_Msk   (0x1UL << PWR_PDCRD_PD10_Pos)
 
#define PWR_PDCRD_PD10   PWR_PDCRD_PD10_Msk
 
#define PWR_PDCRD_PD9_Pos   (9U)
 
#define PWR_PDCRD_PD9_Msk   (0x1UL << PWR_PDCRD_PD9_Pos)
 
#define PWR_PDCRD_PD9   PWR_PDCRD_PD9_Msk
 
#define PWR_PDCRD_PD8_Pos   (8U)
 
#define PWR_PDCRD_PD8_Msk   (0x1UL << PWR_PDCRD_PD8_Pos)
 
#define PWR_PDCRD_PD8   PWR_PDCRD_PD8_Msk
 
#define PWR_PDCRD_PD7_Pos   (7U)
 
#define PWR_PDCRD_PD7_Msk   (0x1UL << PWR_PDCRD_PD7_Pos)
 
#define PWR_PDCRD_PD7   PWR_PDCRD_PD7_Msk
 
#define PWR_PDCRD_PD6_Pos   (6U)
 
#define PWR_PDCRD_PD6_Msk   (0x1UL << PWR_PDCRD_PD6_Pos)
 
#define PWR_PDCRD_PD6   PWR_PDCRD_PD6_Msk
 
#define PWR_PDCRD_PD5_Pos   (5U)
 
#define PWR_PDCRD_PD5_Msk   (0x1UL << PWR_PDCRD_PD5_Pos)
 
#define PWR_PDCRD_PD5   PWR_PDCRD_PD5_Msk
 
#define PWR_PDCRD_PD4_Pos   (4U)
 
#define PWR_PDCRD_PD4_Msk   (0x1UL << PWR_PDCRD_PD4_Pos)
 
#define PWR_PDCRD_PD4   PWR_PDCRD_PD4_Msk
 
#define PWR_PDCRD_PD3_Pos   (3U)
 
#define PWR_PDCRD_PD3_Msk   (0x1UL << PWR_PDCRD_PD3_Pos)
 
#define PWR_PDCRD_PD3   PWR_PDCRD_PD3_Msk
 
#define PWR_PDCRD_PD2_Pos   (2U)
 
#define PWR_PDCRD_PD2_Msk   (0x1UL << PWR_PDCRD_PD2_Pos)
 
#define PWR_PDCRD_PD2   PWR_PDCRD_PD2_Msk
 
#define PWR_PDCRD_PD1_Pos   (1U)
 
#define PWR_PDCRD_PD1_Msk   (0x1UL << PWR_PDCRD_PD1_Pos)
 
#define PWR_PDCRD_PD1   PWR_PDCRD_PD1_Msk
 
#define PWR_PDCRD_PD0_Pos   (0U)
 
#define PWR_PDCRD_PD0_Msk   (0x1UL << PWR_PDCRD_PD0_Pos)
 
#define PWR_PDCRD_PD0   PWR_PDCRD_PD0_Msk
 
#define PWR_PUCRE_PE15_Pos   (15U)
 
#define PWR_PUCRE_PE15_Msk   (0x1UL << PWR_PUCRE_PE15_Pos)
 
#define PWR_PUCRE_PE15   PWR_PUCRE_PE15_Msk
 
#define PWR_PUCRE_PE14_Pos   (14U)
 
#define PWR_PUCRE_PE14_Msk   (0x1UL << PWR_PUCRE_PE14_Pos)
 
#define PWR_PUCRE_PE14   PWR_PUCRE_PE14_Msk
 
#define PWR_PUCRE_PE13_Pos   (13U)
 
#define PWR_PUCRE_PE13_Msk   (0x1UL << PWR_PUCRE_PE13_Pos)
 
#define PWR_PUCRE_PE13   PWR_PUCRE_PE13_Msk
 
#define PWR_PUCRE_PE12_Pos   (12U)
 
#define PWR_PUCRE_PE12_Msk   (0x1UL << PWR_PUCRE_PE12_Pos)
 
#define PWR_PUCRE_PE12   PWR_PUCRE_PE12_Msk
 
#define PWR_PUCRE_PE11_Pos   (11U)
 
#define PWR_PUCRE_PE11_Msk   (0x1UL << PWR_PUCRE_PE11_Pos)
 
#define PWR_PUCRE_PE11   PWR_PUCRE_PE11_Msk
 
#define PWR_PUCRE_PE10_Pos   (10U)
 
#define PWR_PUCRE_PE10_Msk   (0x1UL << PWR_PUCRE_PE10_Pos)
 
#define PWR_PUCRE_PE10   PWR_PUCRE_PE10_Msk
 
#define PWR_PUCRE_PE9_Pos   (9U)
 
#define PWR_PUCRE_PE9_Msk   (0x1UL << PWR_PUCRE_PE9_Pos)
 
#define PWR_PUCRE_PE9   PWR_PUCRE_PE9_Msk
 
#define PWR_PUCRE_PE8_Pos   (8U)
 
#define PWR_PUCRE_PE8_Msk   (0x1UL << PWR_PUCRE_PE8_Pos)
 
#define PWR_PUCRE_PE8   PWR_PUCRE_PE8_Msk
 
#define PWR_PUCRE_PE7_Pos   (7U)
 
#define PWR_PUCRE_PE7_Msk   (0x1UL << PWR_PUCRE_PE7_Pos)
 
#define PWR_PUCRE_PE7   PWR_PUCRE_PE7_Msk
 
#define PWR_PUCRE_PE6_Pos   (6U)
 
#define PWR_PUCRE_PE6_Msk   (0x1UL << PWR_PUCRE_PE6_Pos)
 
#define PWR_PUCRE_PE6   PWR_PUCRE_PE6_Msk
 
#define PWR_PUCRE_PE5_Pos   (5U)
 
#define PWR_PUCRE_PE5_Msk   (0x1UL << PWR_PUCRE_PE5_Pos)
 
#define PWR_PUCRE_PE5   PWR_PUCRE_PE5_Msk
 
#define PWR_PUCRE_PE4_Pos   (4U)
 
#define PWR_PUCRE_PE4_Msk   (0x1UL << PWR_PUCRE_PE4_Pos)
 
#define PWR_PUCRE_PE4   PWR_PUCRE_PE4_Msk
 
#define PWR_PUCRE_PE3_Pos   (3U)
 
#define PWR_PUCRE_PE3_Msk   (0x1UL << PWR_PUCRE_PE3_Pos)
 
#define PWR_PUCRE_PE3   PWR_PUCRE_PE3_Msk
 
#define PWR_PUCRE_PE2_Pos   (2U)
 
#define PWR_PUCRE_PE2_Msk   (0x1UL << PWR_PUCRE_PE2_Pos)
 
#define PWR_PUCRE_PE2   PWR_PUCRE_PE2_Msk
 
#define PWR_PUCRE_PE1_Pos   (1U)
 
#define PWR_PUCRE_PE1_Msk   (0x1UL << PWR_PUCRE_PE1_Pos)
 
#define PWR_PUCRE_PE1   PWR_PUCRE_PE1_Msk
 
#define PWR_PUCRE_PE0_Pos   (0U)
 
#define PWR_PUCRE_PE0_Msk   (0x1UL << PWR_PUCRE_PE0_Pos)
 
#define PWR_PUCRE_PE0   PWR_PUCRE_PE0_Msk
 
#define PWR_PDCRE_PE15_Pos   (15U)
 
#define PWR_PDCRE_PE15_Msk   (0x1UL << PWR_PDCRE_PE15_Pos)
 
#define PWR_PDCRE_PE15   PWR_PDCRE_PE15_Msk
 
#define PWR_PDCRE_PE14_Pos   (14U)
 
#define PWR_PDCRE_PE14_Msk   (0x1UL << PWR_PDCRE_PE14_Pos)
 
#define PWR_PDCRE_PE14   PWR_PDCRE_PE14_Msk
 
#define PWR_PDCRE_PE13_Pos   (13U)
 
#define PWR_PDCRE_PE13_Msk   (0x1UL << PWR_PDCRE_PE13_Pos)
 
#define PWR_PDCRE_PE13   PWR_PDCRE_PE13_Msk
 
#define PWR_PDCRE_PE12_Pos   (12U)
 
#define PWR_PDCRE_PE12_Msk   (0x1UL << PWR_PDCRE_PE12_Pos)
 
#define PWR_PDCRE_PE12   PWR_PDCRE_PE12_Msk
 
#define PWR_PDCRE_PE11_Pos   (11U)
 
#define PWR_PDCRE_PE11_Msk   (0x1UL << PWR_PDCRE_PE11_Pos)
 
#define PWR_PDCRE_PE11   PWR_PDCRE_PE11_Msk
 
#define PWR_PDCRE_PE10_Pos   (10U)
 
#define PWR_PDCRE_PE10_Msk   (0x1UL << PWR_PDCRE_PE10_Pos)
 
#define PWR_PDCRE_PE10   PWR_PDCRE_PE10_Msk
 
#define PWR_PDCRE_PE9_Pos   (9U)
 
#define PWR_PDCRE_PE9_Msk   (0x1UL << PWR_PDCRE_PE9_Pos)
 
#define PWR_PDCRE_PE9   PWR_PDCRE_PE9_Msk
 
#define PWR_PDCRE_PE8_Pos   (8U)
 
#define PWR_PDCRE_PE8_Msk   (0x1UL << PWR_PDCRE_PE8_Pos)
 
#define PWR_PDCRE_PE8   PWR_PDCRE_PE8_Msk
 
#define PWR_PDCRE_PE7_Pos   (7U)
 
#define PWR_PDCRE_PE7_Msk   (0x1UL << PWR_PDCRE_PE7_Pos)
 
#define PWR_PDCRE_PE7   PWR_PDCRE_PE7_Msk
 
#define PWR_PDCRE_PE6_Pos   (6U)
 
#define PWR_PDCRE_PE6_Msk   (0x1UL << PWR_PDCRE_PE6_Pos)
 
#define PWR_PDCRE_PE6   PWR_PDCRE_PE6_Msk
 
#define PWR_PDCRE_PE5_Pos   (5U)
 
#define PWR_PDCRE_PE5_Msk   (0x1UL << PWR_PDCRE_PE5_Pos)
 
#define PWR_PDCRE_PE5   PWR_PDCRE_PE5_Msk
 
#define PWR_PDCRE_PE4_Pos   (4U)
 
#define PWR_PDCRE_PE4_Msk   (0x1UL << PWR_PDCRE_PE4_Pos)
 
#define PWR_PDCRE_PE4   PWR_PDCRE_PE4_Msk
 
#define PWR_PDCRE_PE3_Pos   (3U)
 
#define PWR_PDCRE_PE3_Msk   (0x1UL << PWR_PDCRE_PE3_Pos)
 
#define PWR_PDCRE_PE3   PWR_PDCRE_PE3_Msk
 
#define PWR_PDCRE_PE2_Pos   (2U)
 
#define PWR_PDCRE_PE2_Msk   (0x1UL << PWR_PDCRE_PE2_Pos)
 
#define PWR_PDCRE_PE2   PWR_PDCRE_PE2_Msk
 
#define PWR_PDCRE_PE1_Pos   (1U)
 
#define PWR_PDCRE_PE1_Msk   (0x1UL << PWR_PDCRE_PE1_Pos)
 
#define PWR_PDCRE_PE1   PWR_PDCRE_PE1_Msk
 
#define PWR_PDCRE_PE0_Pos   (0U)
 
#define PWR_PDCRE_PE0_Msk   (0x1UL << PWR_PDCRE_PE0_Pos)
 
#define PWR_PDCRE_PE0   PWR_PDCRE_PE0_Msk
 
#define PWR_PUCRF_PF15_Pos   (15U)
 
#define PWR_PUCRF_PF15_Msk   (0x1UL << PWR_PUCRF_PF15_Pos)
 
#define PWR_PUCRF_PF15   PWR_PUCRF_PF15_Msk
 
#define PWR_PUCRF_PF14_Pos   (14U)
 
#define PWR_PUCRF_PF14_Msk   (0x1UL << PWR_PUCRF_PF14_Pos)
 
#define PWR_PUCRF_PF14   PWR_PUCRF_PF14_Msk
 
#define PWR_PUCRF_PF13_Pos   (13U)
 
#define PWR_PUCRF_PF13_Msk   (0x1UL << PWR_PUCRF_PF13_Pos)
 
#define PWR_PUCRF_PF13   PWR_PUCRF_PF13_Msk
 
#define PWR_PUCRF_PF12_Pos   (12U)
 
#define PWR_PUCRF_PF12_Msk   (0x1UL << PWR_PUCRF_PF12_Pos)
 
#define PWR_PUCRF_PF12   PWR_PUCRF_PF12_Msk
 
#define PWR_PUCRF_PF11_Pos   (11U)
 
#define PWR_PUCRF_PF11_Msk   (0x1UL << PWR_PUCRF_PF11_Pos)
 
#define PWR_PUCRF_PF11   PWR_PUCRF_PF11_Msk
 
#define PWR_PUCRF_PF10_Pos   (10U)
 
#define PWR_PUCRF_PF10_Msk   (0x1UL << PWR_PUCRF_PF10_Pos)
 
#define PWR_PUCRF_PF10   PWR_PUCRF_PF10_Msk
 
#define PWR_PUCRF_PF9_Pos   (9U)
 
#define PWR_PUCRF_PF9_Msk   (0x1UL << PWR_PUCRF_PF9_Pos)
 
#define PWR_PUCRF_PF9   PWR_PUCRF_PF9_Msk
 
#define PWR_PUCRF_PF8_Pos   (8U)
 
#define PWR_PUCRF_PF8_Msk   (0x1UL << PWR_PUCRF_PF8_Pos)
 
#define PWR_PUCRF_PF8   PWR_PUCRF_PF8_Msk
 
#define PWR_PUCRF_PF7_Pos   (7U)
 
#define PWR_PUCRF_PF7_Msk   (0x1UL << PWR_PUCRF_PF7_Pos)
 
#define PWR_PUCRF_PF7   PWR_PUCRF_PF7_Msk
 
#define PWR_PUCRF_PF6_Pos   (6U)
 
#define PWR_PUCRF_PF6_Msk   (0x1UL << PWR_PUCRF_PF6_Pos)
 
#define PWR_PUCRF_PF6   PWR_PUCRF_PF6_Msk
 
#define PWR_PUCRF_PF5_Pos   (5U)
 
#define PWR_PUCRF_PF5_Msk   (0x1UL << PWR_PUCRF_PF5_Pos)
 
#define PWR_PUCRF_PF5   PWR_PUCRF_PF5_Msk
 
#define PWR_PUCRF_PF4_Pos   (4U)
 
#define PWR_PUCRF_PF4_Msk   (0x1UL << PWR_PUCRF_PF4_Pos)
 
#define PWR_PUCRF_PF4   PWR_PUCRF_PF4_Msk
 
#define PWR_PUCRF_PF3_Pos   (3U)
 
#define PWR_PUCRF_PF3_Msk   (0x1UL << PWR_PUCRF_PF3_Pos)
 
#define PWR_PUCRF_PF3   PWR_PUCRF_PF3_Msk
 
#define PWR_PUCRF_PF2_Pos   (2U)
 
#define PWR_PUCRF_PF2_Msk   (0x1UL << PWR_PUCRF_PF2_Pos)
 
#define PWR_PUCRF_PF2   PWR_PUCRF_PF2_Msk
 
#define PWR_PUCRF_PF1_Pos   (1U)
 
#define PWR_PUCRF_PF1_Msk   (0x1UL << PWR_PUCRF_PF1_Pos)
 
#define PWR_PUCRF_PF1   PWR_PUCRF_PF1_Msk
 
#define PWR_PUCRF_PF0_Pos   (0U)
 
#define PWR_PUCRF_PF0_Msk   (0x1UL << PWR_PUCRF_PF0_Pos)
 
#define PWR_PUCRF_PF0   PWR_PUCRF_PF0_Msk
 
#define PWR_PDCRF_PF15_Pos   (15U)
 
#define PWR_PDCRF_PF15_Msk   (0x1UL << PWR_PDCRF_PF15_Pos)
 
#define PWR_PDCRF_PF15   PWR_PDCRF_PF15_Msk
 
#define PWR_PDCRF_PF14_Pos   (14U)
 
#define PWR_PDCRF_PF14_Msk   (0x1UL << PWR_PDCRF_PF14_Pos)
 
#define PWR_PDCRF_PF14   PWR_PDCRF_PF14_Msk
 
#define PWR_PDCRF_PF13_Pos   (13U)
 
#define PWR_PDCRF_PF13_Msk   (0x1UL << PWR_PDCRF_PF13_Pos)
 
#define PWR_PDCRF_PF13   PWR_PDCRF_PF13_Msk
 
#define PWR_PDCRF_PF12_Pos   (12U)
 
#define PWR_PDCRF_PF12_Msk   (0x1UL << PWR_PDCRF_PF12_Pos)
 
#define PWR_PDCRF_PF12   PWR_PDCRF_PF12_Msk
 
#define PWR_PDCRF_PF11_Pos   (11U)
 
#define PWR_PDCRF_PF11_Msk   (0x1UL << PWR_PDCRF_PF11_Pos)
 
#define PWR_PDCRF_PF11   PWR_PDCRF_PF11_Msk
 
#define PWR_PDCRF_PF10_Pos   (10U)
 
#define PWR_PDCRF_PF10_Msk   (0x1UL << PWR_PDCRF_PF10_Pos)
 
#define PWR_PDCRF_PF10   PWR_PDCRF_PF10_Msk
 
#define PWR_PDCRF_PF9_Pos   (9U)
 
#define PWR_PDCRF_PF9_Msk   (0x1UL << PWR_PDCRF_PF9_Pos)
 
#define PWR_PDCRF_PF9   PWR_PDCRF_PF9_Msk
 
#define PWR_PDCRF_PF8_Pos   (8U)
 
#define PWR_PDCRF_PF8_Msk   (0x1UL << PWR_PDCRF_PF8_Pos)
 
#define PWR_PDCRF_PF8   PWR_PDCRF_PF8_Msk
 
#define PWR_PDCRF_PF7_Pos   (7U)
 
#define PWR_PDCRF_PF7_Msk   (0x1UL << PWR_PDCRF_PF7_Pos)
 
#define PWR_PDCRF_PF7   PWR_PDCRF_PF7_Msk
 
#define PWR_PDCRF_PF6_Pos   (6U)
 
#define PWR_PDCRF_PF6_Msk   (0x1UL << PWR_PDCRF_PF6_Pos)
 
#define PWR_PDCRF_PF6   PWR_PDCRF_PF6_Msk
 
#define PWR_PDCRF_PF5_Pos   (5U)
 
#define PWR_PDCRF_PF5_Msk   (0x1UL << PWR_PDCRF_PF5_Pos)
 
#define PWR_PDCRF_PF5   PWR_PDCRF_PF5_Msk
 
#define PWR_PDCRF_PF4_Pos   (4U)
 
#define PWR_PDCRF_PF4_Msk   (0x1UL << PWR_PDCRF_PF4_Pos)
 
#define PWR_PDCRF_PF4   PWR_PDCRF_PF4_Msk
 
#define PWR_PDCRF_PF3_Pos   (3U)
 
#define PWR_PDCRF_PF3_Msk   (0x1UL << PWR_PDCRF_PF3_Pos)
 
#define PWR_PDCRF_PF3   PWR_PDCRF_PF3_Msk
 
#define PWR_PDCRF_PF2_Pos   (2U)
 
#define PWR_PDCRF_PF2_Msk   (0x1UL << PWR_PDCRF_PF2_Pos)
 
#define PWR_PDCRF_PF2   PWR_PDCRF_PF2_Msk
 
#define PWR_PDCRF_PF1_Pos   (1U)
 
#define PWR_PDCRF_PF1_Msk   (0x1UL << PWR_PDCRF_PF1_Pos)
 
#define PWR_PDCRF_PF1   PWR_PDCRF_PF1_Msk
 
#define PWR_PDCRF_PF0_Pos   (0U)
 
#define PWR_PDCRF_PF0_Msk   (0x1UL << PWR_PDCRF_PF0_Pos)
 
#define PWR_PDCRF_PF0   PWR_PDCRF_PF0_Msk
 
#define PWR_PUCRG_PG15_Pos   (15U)
 
#define PWR_PUCRG_PG15_Msk   (0x1UL << PWR_PUCRG_PG15_Pos)
 
#define PWR_PUCRG_PG15   PWR_PUCRG_PG15_Msk
 
#define PWR_PUCRG_PG14_Pos   (14U)
 
#define PWR_PUCRG_PG14_Msk   (0x1UL << PWR_PUCRG_PG14_Pos)
 
#define PWR_PUCRG_PG14   PWR_PUCRG_PG14_Msk
 
#define PWR_PUCRG_PG13_Pos   (13U)
 
#define PWR_PUCRG_PG13_Msk   (0x1UL << PWR_PUCRG_PG13_Pos)
 
#define PWR_PUCRG_PG13   PWR_PUCRG_PG13_Msk
 
#define PWR_PUCRG_PG12_Pos   (12U)
 
#define PWR_PUCRG_PG12_Msk   (0x1UL << PWR_PUCRG_PG12_Pos)
 
#define PWR_PUCRG_PG12   PWR_PUCRG_PG12_Msk
 
#define PWR_PUCRG_PG11_Pos   (11U)
 
#define PWR_PUCRG_PG11_Msk   (0x1UL << PWR_PUCRG_PG11_Pos)
 
#define PWR_PUCRG_PG11   PWR_PUCRG_PG11_Msk
 
#define PWR_PUCRG_PG10_Pos   (10U)
 
#define PWR_PUCRG_PG10_Msk   (0x1UL << PWR_PUCRG_PG10_Pos)
 
#define PWR_PUCRG_PG10   PWR_PUCRG_PG10_Msk
 
#define PWR_PUCRG_PG9_Pos   (9U)
 
#define PWR_PUCRG_PG9_Msk   (0x1UL << PWR_PUCRG_PG9_Pos)
 
#define PWR_PUCRG_PG9   PWR_PUCRG_PG9_Msk
 
#define PWR_PUCRG_PG8_Pos   (8U)
 
#define PWR_PUCRG_PG8_Msk   (0x1UL << PWR_PUCRG_PG8_Pos)
 
#define PWR_PUCRG_PG8   PWR_PUCRG_PG8_Msk
 
#define PWR_PUCRG_PG7_Pos   (7U)
 
#define PWR_PUCRG_PG7_Msk   (0x1UL << PWR_PUCRG_PG7_Pos)
 
#define PWR_PUCRG_PG7   PWR_PUCRG_PG7_Msk
 
#define PWR_PUCRG_PG6_Pos   (6U)
 
#define PWR_PUCRG_PG6_Msk   (0x1UL << PWR_PUCRG_PG6_Pos)
 
#define PWR_PUCRG_PG6   PWR_PUCRG_PG6_Msk
 
#define PWR_PUCRG_PG5_Pos   (5U)
 
#define PWR_PUCRG_PG5_Msk   (0x1UL << PWR_PUCRG_PG5_Pos)
 
#define PWR_PUCRG_PG5   PWR_PUCRG_PG5_Msk
 
#define PWR_PUCRG_PG4_Pos   (4U)
 
#define PWR_PUCRG_PG4_Msk   (0x1UL << PWR_PUCRG_PG4_Pos)
 
#define PWR_PUCRG_PG4   PWR_PUCRG_PG4_Msk
 
#define PWR_PUCRG_PG3_Pos   (3U)
 
#define PWR_PUCRG_PG3_Msk   (0x1UL << PWR_PUCRG_PG3_Pos)
 
#define PWR_PUCRG_PG3   PWR_PUCRG_PG3_Msk
 
#define PWR_PUCRG_PG2_Pos   (2U)
 
#define PWR_PUCRG_PG2_Msk   (0x1UL << PWR_PUCRG_PG2_Pos)
 
#define PWR_PUCRG_PG2   PWR_PUCRG_PG2_Msk
 
#define PWR_PUCRG_PG1_Pos   (1U)
 
#define PWR_PUCRG_PG1_Msk   (0x1UL << PWR_PUCRG_PG1_Pos)
 
#define PWR_PUCRG_PG1   PWR_PUCRG_PG1_Msk
 
#define PWR_PUCRG_PG0_Pos   (0U)
 
#define PWR_PUCRG_PG0_Msk   (0x1UL << PWR_PUCRG_PG0_Pos)
 
#define PWR_PUCRG_PG0   PWR_PUCRG_PG0_Msk
 
#define PWR_PDCRG_PG15_Pos   (15U)
 
#define PWR_PDCRG_PG15_Msk   (0x1UL << PWR_PDCRG_PG15_Pos)
 
#define PWR_PDCRG_PG15   PWR_PDCRG_PG15_Msk
 
#define PWR_PDCRG_PG14_Pos   (14U)
 
#define PWR_PDCRG_PG14_Msk   (0x1UL << PWR_PDCRG_PG14_Pos)
 
#define PWR_PDCRG_PG14   PWR_PDCRG_PG14_Msk
 
#define PWR_PDCRG_PG13_Pos   (13U)
 
#define PWR_PDCRG_PG13_Msk   (0x1UL << PWR_PDCRG_PG13_Pos)
 
#define PWR_PDCRG_PG13   PWR_PDCRG_PG13_Msk
 
#define PWR_PDCRG_PG12_Pos   (12U)
 
#define PWR_PDCRG_PG12_Msk   (0x1UL << PWR_PDCRG_PG12_Pos)
 
#define PWR_PDCRG_PG12   PWR_PDCRG_PG12_Msk
 
#define PWR_PDCRG_PG11_Pos   (11U)
 
#define PWR_PDCRG_PG11_Msk   (0x1UL << PWR_PDCRG_PG11_Pos)
 
#define PWR_PDCRG_PG11   PWR_PDCRG_PG11_Msk
 
#define PWR_PDCRG_PG10_Pos   (10U)
 
#define PWR_PDCRG_PG10_Msk   (0x1UL << PWR_PDCRG_PG10_Pos)
 
#define PWR_PDCRG_PG10   PWR_PDCRG_PG10_Msk
 
#define PWR_PDCRG_PG9_Pos   (9U)
 
#define PWR_PDCRG_PG9_Msk   (0x1UL << PWR_PDCRG_PG9_Pos)
 
#define PWR_PDCRG_PG9   PWR_PDCRG_PG9_Msk
 
#define PWR_PDCRG_PG8_Pos   (8U)
 
#define PWR_PDCRG_PG8_Msk   (0x1UL << PWR_PDCRG_PG8_Pos)
 
#define PWR_PDCRG_PG8   PWR_PDCRG_PG8_Msk
 
#define PWR_PDCRG_PG7_Pos   (7U)
 
#define PWR_PDCRG_PG7_Msk   (0x1UL << PWR_PDCRG_PG7_Pos)
 
#define PWR_PDCRG_PG7   PWR_PDCRG_PG7_Msk
 
#define PWR_PDCRG_PG6_Pos   (6U)
 
#define PWR_PDCRG_PG6_Msk   (0x1UL << PWR_PDCRG_PG6_Pos)
 
#define PWR_PDCRG_PG6   PWR_PDCRG_PG6_Msk
 
#define PWR_PDCRG_PG5_Pos   (5U)
 
#define PWR_PDCRG_PG5_Msk   (0x1UL << PWR_PDCRG_PG5_Pos)
 
#define PWR_PDCRG_PG5   PWR_PDCRG_PG5_Msk
 
#define PWR_PDCRG_PG4_Pos   (4U)
 
#define PWR_PDCRG_PG4_Msk   (0x1UL << PWR_PDCRG_PG4_Pos)
 
#define PWR_PDCRG_PG4   PWR_PDCRG_PG4_Msk
 
#define PWR_PDCRG_PG3_Pos   (3U)
 
#define PWR_PDCRG_PG3_Msk   (0x1UL << PWR_PDCRG_PG3_Pos)
 
#define PWR_PDCRG_PG3   PWR_PDCRG_PG3_Msk
 
#define PWR_PDCRG_PG2_Pos   (2U)
 
#define PWR_PDCRG_PG2_Msk   (0x1UL << PWR_PDCRG_PG2_Pos)
 
#define PWR_PDCRG_PG2   PWR_PDCRG_PG2_Msk
 
#define PWR_PDCRG_PG1_Pos   (1U)
 
#define PWR_PDCRG_PG1_Msk   (0x1UL << PWR_PDCRG_PG1_Pos)
 
#define PWR_PDCRG_PG1   PWR_PDCRG_PG1_Msk
 
#define PWR_PDCRG_PG0_Pos   (0U)
 
#define PWR_PDCRG_PG0_Msk   (0x1UL << PWR_PDCRG_PG0_Pos)
 
#define PWR_PDCRG_PG0   PWR_PDCRG_PG0_Msk
 
#define PWR_PUCRH_PH1_Pos   (1U)
 
#define PWR_PUCRH_PH1_Msk   (0x1UL << PWR_PUCRH_PH1_Pos)
 
#define PWR_PUCRH_PH1   PWR_PUCRH_PH1_Msk
 
#define PWR_PUCRH_PH0_Pos   (0U)
 
#define PWR_PUCRH_PH0_Msk   (0x1UL << PWR_PUCRH_PH0_Pos)
 
#define PWR_PUCRH_PH0   PWR_PUCRH_PH0_Msk
 
#define PWR_PDCRH_PH1_Pos   (1U)
 
#define PWR_PDCRH_PH1_Msk   (0x1UL << PWR_PDCRH_PH1_Pos)
 
#define PWR_PDCRH_PH1   PWR_PDCRH_PH1_Msk
 
#define PWR_PDCRH_PH0_Pos   (0U)
 
#define PWR_PDCRH_PH0_Msk   (0x1UL << PWR_PDCRH_PH0_Pos)
 
#define PWR_PDCRH_PH0   PWR_PDCRH_PH0_Msk
 
#define RCC_PLLSAI1_SUPPORT
 
#define RCC_PLLP_SUPPORT
 
#define RCC_PLLSAI2_SUPPORT
 
#define RCC_CR_MSION_Pos   (0U)
 
#define RCC_CR_MSION_Msk   (0x1UL << RCC_CR_MSION_Pos)
 
#define RCC_CR_MSION   RCC_CR_MSION_Msk
 
#define RCC_CR_MSIRDY_Pos   (1U)
 
#define RCC_CR_MSIRDY_Msk   (0x1UL << RCC_CR_MSIRDY_Pos)
 
#define RCC_CR_MSIRDY   RCC_CR_MSIRDY_Msk
 
#define RCC_CR_MSIPLLEN_Pos   (2U)
 
#define RCC_CR_MSIPLLEN_Msk   (0x1UL << RCC_CR_MSIPLLEN_Pos)
 
#define RCC_CR_MSIPLLEN   RCC_CR_MSIPLLEN_Msk
 
#define RCC_CR_MSIRGSEL_Pos   (3U)
 
#define RCC_CR_MSIRGSEL_Msk   (0x1UL << RCC_CR_MSIRGSEL_Pos)
 
#define RCC_CR_MSIRGSEL   RCC_CR_MSIRGSEL_Msk
 
#define RCC_CR_MSIRANGE_Pos   (4U)
 
#define RCC_CR_MSIRANGE_Msk   (0xFUL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE   RCC_CR_MSIRANGE_Msk
 
#define RCC_CR_MSIRANGE_0   (0x0UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_1   (0x1UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_2   (0x2UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_3   (0x3UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_4   (0x4UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_5   (0x5UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_6   (0x6UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_7   (0x7UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_8   (0x8UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_9   (0x9UL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_10   (0xAUL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_MSIRANGE_11   (0xBUL << RCC_CR_MSIRANGE_Pos)
 
#define RCC_CR_HSION_Pos   (8U)
 
#define RCC_CR_HSION_Msk   (0x1UL << RCC_CR_HSION_Pos)
 
#define RCC_CR_HSION   RCC_CR_HSION_Msk
 
#define RCC_CR_HSIKERON_Pos   (9U)
 
#define RCC_CR_HSIKERON_Msk   (0x1UL << RCC_CR_HSIKERON_Pos)
 
#define RCC_CR_HSIKERON   RCC_CR_HSIKERON_Msk
 
#define RCC_CR_HSIRDY_Pos   (10U)
 
#define RCC_CR_HSIRDY_Msk   (0x1UL << RCC_CR_HSIRDY_Pos)
 
#define RCC_CR_HSIRDY   RCC_CR_HSIRDY_Msk
 
#define RCC_CR_HSIASFS_Pos   (11U)
 
#define RCC_CR_HSIASFS_Msk   (0x1UL << RCC_CR_HSIASFS_Pos)
 
#define RCC_CR_HSIASFS   RCC_CR_HSIASFS_Msk
 
#define RCC_CR_HSEON_Pos   (16U)
 
#define RCC_CR_HSEON_Msk   (0x1UL << RCC_CR_HSEON_Pos)
 
#define RCC_CR_HSEON   RCC_CR_HSEON_Msk
 
#define RCC_CR_HSERDY_Pos   (17U)
 
#define RCC_CR_HSERDY_Msk   (0x1UL << RCC_CR_HSERDY_Pos)
 
#define RCC_CR_HSERDY   RCC_CR_HSERDY_Msk
 
#define RCC_CR_HSEBYP_Pos   (18U)
 
#define RCC_CR_HSEBYP_Msk   (0x1UL << RCC_CR_HSEBYP_Pos)
 
#define RCC_CR_HSEBYP   RCC_CR_HSEBYP_Msk
 
#define RCC_CR_CSSON_Pos   (19U)
 
#define RCC_CR_CSSON_Msk   (0x1UL << RCC_CR_CSSON_Pos)
 
#define RCC_CR_CSSON   RCC_CR_CSSON_Msk
 
#define RCC_CR_PLLON_Pos   (24U)
 
#define RCC_CR_PLLON_Msk   (0x1UL << RCC_CR_PLLON_Pos)
 
#define RCC_CR_PLLON   RCC_CR_PLLON_Msk
 
#define RCC_CR_PLLRDY_Pos   (25U)
 
#define RCC_CR_PLLRDY_Msk   (0x1UL << RCC_CR_PLLRDY_Pos)
 
#define RCC_CR_PLLRDY   RCC_CR_PLLRDY_Msk
 
#define RCC_CR_PLLSAI1ON_Pos   (26U)
 
#define RCC_CR_PLLSAI1ON_Msk   (0x1UL << RCC_CR_PLLSAI1ON_Pos)
 
#define RCC_CR_PLLSAI1ON   RCC_CR_PLLSAI1ON_Msk
 
#define RCC_CR_PLLSAI1RDY_Pos   (27U)
 
#define RCC_CR_PLLSAI1RDY_Msk   (0x1UL << RCC_CR_PLLSAI1RDY_Pos)
 
#define RCC_CR_PLLSAI1RDY   RCC_CR_PLLSAI1RDY_Msk
 
#define RCC_CR_PLLSAI2ON_Pos   (28U)
 
#define RCC_CR_PLLSAI2ON_Msk   (0x1UL << RCC_CR_PLLSAI2ON_Pos)
 
#define RCC_CR_PLLSAI2ON   RCC_CR_PLLSAI2ON_Msk
 
#define RCC_CR_PLLSAI2RDY_Pos   (29U)
 
#define RCC_CR_PLLSAI2RDY_Msk   (0x1UL << RCC_CR_PLLSAI2RDY_Pos)
 
#define RCC_CR_PLLSAI2RDY   RCC_CR_PLLSAI2RDY_Msk
 
#define RCC_ICSCR_MSICAL_Pos   (0U)
 
#define RCC_ICSCR_MSICAL_Msk   (0xFFUL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL   RCC_ICSCR_MSICAL_Msk
 
#define RCC_ICSCR_MSICAL_0   (0x01UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL_1   (0x02UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL_2   (0x04UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL_3   (0x08UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL_4   (0x10UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL_5   (0x20UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL_6   (0x40UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSICAL_7   (0x80UL << RCC_ICSCR_MSICAL_Pos)
 
#define RCC_ICSCR_MSITRIM_Pos   (8U)
 
#define RCC_ICSCR_MSITRIM_Msk   (0xFFUL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM   RCC_ICSCR_MSITRIM_Msk
 
#define RCC_ICSCR_MSITRIM_0   (0x01UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM_1   (0x02UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM_2   (0x04UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM_3   (0x08UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM_4   (0x10UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM_5   (0x20UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM_6   (0x40UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_MSITRIM_7   (0x80UL << RCC_ICSCR_MSITRIM_Pos)
 
#define RCC_ICSCR_HSICAL_Pos   (16U)
 
#define RCC_ICSCR_HSICAL_Msk   (0xFFUL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL   RCC_ICSCR_HSICAL_Msk
 
#define RCC_ICSCR_HSICAL_0   (0x01UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL_1   (0x02UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL_2   (0x04UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL_3   (0x08UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL_4   (0x10UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL_5   (0x20UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL_6   (0x40UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSICAL_7   (0x80UL << RCC_ICSCR_HSICAL_Pos)
 
#define RCC_ICSCR_HSITRIM_Pos   (24U)
 
#define RCC_ICSCR_HSITRIM_Msk   (0x1FUL << RCC_ICSCR_HSITRIM_Pos)
 
#define RCC_ICSCR_HSITRIM   RCC_ICSCR_HSITRIM_Msk
 
#define RCC_ICSCR_HSITRIM_0   (0x01UL << RCC_ICSCR_HSITRIM_Pos)
 
#define RCC_ICSCR_HSITRIM_1   (0x02UL << RCC_ICSCR_HSITRIM_Pos)
 
#define RCC_ICSCR_HSITRIM_2   (0x04UL << RCC_ICSCR_HSITRIM_Pos)
 
#define RCC_ICSCR_HSITRIM_3   (0x08UL << RCC_ICSCR_HSITRIM_Pos)
 
#define RCC_ICSCR_HSITRIM_4   (0x10UL << RCC_ICSCR_HSITRIM_Pos)
 
#define RCC_CFGR_SW_Pos   (0U)
 
#define RCC_CFGR_SW_Msk   (0x3UL << RCC_CFGR_SW_Pos)
 
#define RCC_CFGR_SW   RCC_CFGR_SW_Msk
 
#define RCC_CFGR_SW_0   (0x1UL << RCC_CFGR_SW_Pos)
 
#define RCC_CFGR_SW_1   (0x2UL << RCC_CFGR_SW_Pos)
 
#define RCC_CFGR_SW_MSI   (0x00000000UL)
 
#define RCC_CFGR_SW_HSI   (0x00000001UL)
 
#define RCC_CFGR_SW_HSE   (0x00000002UL)
 
#define RCC_CFGR_SW_PLL   (0x00000003UL)
 
#define RCC_CFGR_SWS_Pos   (2U)
 
#define RCC_CFGR_SWS_Msk   (0x3UL << RCC_CFGR_SWS_Pos)
 
#define RCC_CFGR_SWS   RCC_CFGR_SWS_Msk
 
#define RCC_CFGR_SWS_0   (0x1UL << RCC_CFGR_SWS_Pos)
 
#define RCC_CFGR_SWS_1   (0x2UL << RCC_CFGR_SWS_Pos)
 
#define RCC_CFGR_SWS_MSI   (0x00000000UL)
 
#define RCC_CFGR_SWS_HSI   (0x00000004UL)
 
#define RCC_CFGR_SWS_HSE   (0x00000008UL)
 
#define RCC_CFGR_SWS_PLL   (0x0000000CUL)
 
#define RCC_CFGR_HPRE_Pos   (4U)
 
#define RCC_CFGR_HPRE_Msk   (0xFUL << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE   RCC_CFGR_HPRE_Msk
 
#define RCC_CFGR_HPRE_0   (0x1UL << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_1   (0x2UL << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_2   (0x4UL << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_3   (0x8UL << RCC_CFGR_HPRE_Pos)
 
#define RCC_CFGR_HPRE_DIV1   (0x00000000UL)
 
#define RCC_CFGR_HPRE_DIV2   (0x00000080UL)
 
#define RCC_CFGR_HPRE_DIV4   (0x00000090UL)
 
#define RCC_CFGR_HPRE_DIV8   (0x000000A0UL)
 
#define RCC_CFGR_HPRE_DIV16   (0x000000B0UL)
 
#define RCC_CFGR_HPRE_DIV64   (0x000000C0UL)
 
#define RCC_CFGR_HPRE_DIV128   (0x000000D0UL)
 
#define RCC_CFGR_HPRE_DIV256   (0x000000E0UL)
 
#define RCC_CFGR_HPRE_DIV512   (0x000000F0UL)
 
#define RCC_CFGR_PPRE1_Pos   (8U)
 
#define RCC_CFGR_PPRE1_Msk   (0x7UL << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1   RCC_CFGR_PPRE1_Msk
 
#define RCC_CFGR_PPRE1_0   (0x1UL << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1_1   (0x2UL << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1_2   (0x4UL << RCC_CFGR_PPRE1_Pos)
 
#define RCC_CFGR_PPRE1_DIV1   (0x00000000UL)
 
#define RCC_CFGR_PPRE1_DIV2   (0x00000400UL)
 
#define RCC_CFGR_PPRE1_DIV4   (0x00000500UL)
 
#define RCC_CFGR_PPRE1_DIV8   (0x00000600UL)
 
#define RCC_CFGR_PPRE1_DIV16   (0x00000700UL)
 
#define RCC_CFGR_PPRE2_Pos   (11U)
 
#define RCC_CFGR_PPRE2_Msk   (0x7UL << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2   RCC_CFGR_PPRE2_Msk
 
#define RCC_CFGR_PPRE2_0   (0x1UL << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2_1   (0x2UL << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2_2   (0x4UL << RCC_CFGR_PPRE2_Pos)
 
#define RCC_CFGR_PPRE2_DIV1   (0x00000000UL)
 
#define RCC_CFGR_PPRE2_DIV2   (0x00002000UL)
 
#define RCC_CFGR_PPRE2_DIV4   (0x00002800UL)
 
#define RCC_CFGR_PPRE2_DIV8   (0x00003000UL)
 
#define RCC_CFGR_PPRE2_DIV16   (0x00003800UL)
 
#define RCC_CFGR_STOPWUCK_Pos   (15U)
 
#define RCC_CFGR_STOPWUCK_Msk   (0x1UL << RCC_CFGR_STOPWUCK_Pos)
 
#define RCC_CFGR_STOPWUCK   RCC_CFGR_STOPWUCK_Msk
 
#define RCC_CFGR_MCOSEL_Pos   (24U)
 
#define RCC_CFGR_MCOSEL_Msk   (0x7UL << RCC_CFGR_MCOSEL_Pos)
 
#define RCC_CFGR_MCOSEL   RCC_CFGR_MCOSEL_Msk
 
#define RCC_CFGR_MCOSEL_0   (0x1UL << RCC_CFGR_MCOSEL_Pos)
 
#define RCC_CFGR_MCOSEL_1   (0x2UL << RCC_CFGR_MCOSEL_Pos)
 
#define RCC_CFGR_MCOSEL_2   (0x4UL << RCC_CFGR_MCOSEL_Pos)
 
#define RCC_CFGR_MCOPRE_Pos   (28U)
 
#define RCC_CFGR_MCOPRE_Msk   (0x7UL << RCC_CFGR_MCOPRE_Pos)
 
#define RCC_CFGR_MCOPRE   RCC_CFGR_MCOPRE_Msk
 
#define RCC_CFGR_MCOPRE_0   (0x1UL << RCC_CFGR_MCOPRE_Pos)
 
#define RCC_CFGR_MCOPRE_1   (0x2UL << RCC_CFGR_MCOPRE_Pos)
 
#define RCC_CFGR_MCOPRE_2   (0x4UL << RCC_CFGR_MCOPRE_Pos)
 
#define RCC_CFGR_MCOPRE_DIV1   (0x00000000UL)
 
#define RCC_CFGR_MCOPRE_DIV2   (0x10000000UL)
 
#define RCC_CFGR_MCOPRE_DIV4   (0x20000000UL)
 
#define RCC_CFGR_MCOPRE_DIV8   (0x30000000UL)
 
#define RCC_CFGR_MCOPRE_DIV16   (0x40000000UL)
 
#define RCC_CFGR_MCO_PRE   RCC_CFGR_MCOPRE
 
#define RCC_CFGR_MCO_PRE_1   RCC_CFGR_MCOPRE_DIV1
 
#define RCC_CFGR_MCO_PRE_2   RCC_CFGR_MCOPRE_DIV2
 
#define RCC_CFGR_MCO_PRE_4   RCC_CFGR_MCOPRE_DIV4
 
#define RCC_CFGR_MCO_PRE_8   RCC_CFGR_MCOPRE_DIV8
 
#define RCC_CFGR_MCO_PRE_16   RCC_CFGR_MCOPRE_DIV16
 
#define RCC_PLLCFGR_PLLSRC_Pos   (0U)
 
#define RCC_PLLCFGR_PLLSRC_Msk   (0x3UL << RCC_PLLCFGR_PLLSRC_Pos)
 
#define RCC_PLLCFGR_PLLSRC   RCC_PLLCFGR_PLLSRC_Msk
 
#define RCC_PLLCFGR_PLLSRC_MSI_Pos   (0U)
 
#define RCC_PLLCFGR_PLLSRC_MSI_Msk   (0x1UL << RCC_PLLCFGR_PLLSRC_MSI_Pos)
 
#define RCC_PLLCFGR_PLLSRC_MSI   RCC_PLLCFGR_PLLSRC_MSI_Msk
 
#define RCC_PLLCFGR_PLLSRC_HSI_Pos   (1U)
 
#define RCC_PLLCFGR_PLLSRC_HSI_Msk   (0x1UL << RCC_PLLCFGR_PLLSRC_HSI_Pos)
 
#define RCC_PLLCFGR_PLLSRC_HSI   RCC_PLLCFGR_PLLSRC_HSI_Msk
 
#define RCC_PLLCFGR_PLLSRC_HSE_Pos   (0U)
 
#define RCC_PLLCFGR_PLLSRC_HSE_Msk   (0x3UL << RCC_PLLCFGR_PLLSRC_HSE_Pos)
 
#define RCC_PLLCFGR_PLLSRC_HSE   RCC_PLLCFGR_PLLSRC_HSE_Msk
 
#define RCC_PLLCFGR_PLLM_Pos   (4U)
 
#define RCC_PLLCFGR_PLLM_Msk   (0x7UL << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM   RCC_PLLCFGR_PLLM_Msk
 
#define RCC_PLLCFGR_PLLM_0   (0x1UL << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_1   (0x2UL << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLM_2   (0x4UL << RCC_PLLCFGR_PLLM_Pos)
 
#define RCC_PLLCFGR_PLLN_Pos   (8U)
 
#define RCC_PLLCFGR_PLLN_Msk   (0x7FUL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN   RCC_PLLCFGR_PLLN_Msk
 
#define RCC_PLLCFGR_PLLN_0   (0x01UL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_1   (0x02UL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_2   (0x04UL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_3   (0x08UL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_4   (0x10UL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_5   (0x20UL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLN_6   (0x40UL << RCC_PLLCFGR_PLLN_Pos)
 
#define RCC_PLLCFGR_PLLPEN_Pos   (16U)
 
#define RCC_PLLCFGR_PLLPEN_Msk   (0x1UL << RCC_PLLCFGR_PLLPEN_Pos)
 
#define RCC_PLLCFGR_PLLPEN   RCC_PLLCFGR_PLLPEN_Msk
 
#define RCC_PLLCFGR_PLLP_Pos   (17U)
 
#define RCC_PLLCFGR_PLLP_Msk   (0x1UL << RCC_PLLCFGR_PLLP_Pos)
 
#define RCC_PLLCFGR_PLLP   RCC_PLLCFGR_PLLP_Msk
 
#define RCC_PLLCFGR_PLLQEN_Pos   (20U)
 
#define RCC_PLLCFGR_PLLQEN_Msk   (0x1UL << RCC_PLLCFGR_PLLQEN_Pos)
 
#define RCC_PLLCFGR_PLLQEN   RCC_PLLCFGR_PLLQEN_Msk
 
#define RCC_PLLCFGR_PLLQ_Pos   (21U)
 
#define RCC_PLLCFGR_PLLQ_Msk   (0x3UL << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLQ   RCC_PLLCFGR_PLLQ_Msk
 
#define RCC_PLLCFGR_PLLQ_0   (0x1UL << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLQ_1   (0x2UL << RCC_PLLCFGR_PLLQ_Pos)
 
#define RCC_PLLCFGR_PLLREN_Pos   (24U)
 
#define RCC_PLLCFGR_PLLREN_Msk   (0x1UL << RCC_PLLCFGR_PLLREN_Pos)
 
#define RCC_PLLCFGR_PLLREN   RCC_PLLCFGR_PLLREN_Msk
 
#define RCC_PLLCFGR_PLLR_Pos   (25U)
 
#define RCC_PLLCFGR_PLLR_Msk   (0x3UL << RCC_PLLCFGR_PLLR_Pos)
 
#define RCC_PLLCFGR_PLLR   RCC_PLLCFGR_PLLR_Msk
 
#define RCC_PLLCFGR_PLLR_0   (0x1UL << RCC_PLLCFGR_PLLR_Pos)
 
#define RCC_PLLCFGR_PLLR_1   (0x2UL << RCC_PLLCFGR_PLLR_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_Pos   (8U)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_Msk   (0x7FUL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N   RCC_PLLSAI1CFGR_PLLSAI1N_Msk
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_0   (0x01UL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_1   (0x02UL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_2   (0x04UL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_3   (0x08UL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_4   (0x10UL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_5   (0x20UL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1N_6   (0x40UL << RCC_PLLSAI1CFGR_PLLSAI1N_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1PEN_Pos   (16U)
 
#define RCC_PLLSAI1CFGR_PLLSAI1PEN_Msk   (0x1UL << RCC_PLLSAI1CFGR_PLLSAI1PEN_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1PEN   RCC_PLLSAI1CFGR_PLLSAI1PEN_Msk
 
#define RCC_PLLSAI1CFGR_PLLSAI1P_Pos   (17U)
 
#define RCC_PLLSAI1CFGR_PLLSAI1P_Msk   (0x1UL << RCC_PLLSAI1CFGR_PLLSAI1P_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1P   RCC_PLLSAI1CFGR_PLLSAI1P_Msk
 
#define RCC_PLLSAI1CFGR_PLLSAI1QEN_Pos   (20U)
 
#define RCC_PLLSAI1CFGR_PLLSAI1QEN_Msk   (0x1UL << RCC_PLLSAI1CFGR_PLLSAI1QEN_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1QEN   RCC_PLLSAI1CFGR_PLLSAI1QEN_Msk
 
#define RCC_PLLSAI1CFGR_PLLSAI1Q_Pos   (21U)
 
#define RCC_PLLSAI1CFGR_PLLSAI1Q_Msk   (0x3UL << RCC_PLLSAI1CFGR_PLLSAI1Q_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1Q   RCC_PLLSAI1CFGR_PLLSAI1Q_Msk
 
#define RCC_PLLSAI1CFGR_PLLSAI1Q_0   (0x1UL << RCC_PLLSAI1CFGR_PLLSAI1Q_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1Q_1   (0x2UL << RCC_PLLSAI1CFGR_PLLSAI1Q_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1REN_Pos   (24U)
 
#define RCC_PLLSAI1CFGR_PLLSAI1REN_Msk   (0x1UL << RCC_PLLSAI1CFGR_PLLSAI1REN_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1REN   RCC_PLLSAI1CFGR_PLLSAI1REN_Msk
 
#define RCC_PLLSAI1CFGR_PLLSAI1R_Pos   (25U)
 
#define RCC_PLLSAI1CFGR_PLLSAI1R_Msk   (0x3UL << RCC_PLLSAI1CFGR_PLLSAI1R_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1R   RCC_PLLSAI1CFGR_PLLSAI1R_Msk
 
#define RCC_PLLSAI1CFGR_PLLSAI1R_0   (0x1UL << RCC_PLLSAI1CFGR_PLLSAI1R_Pos)
 
#define RCC_PLLSAI1CFGR_PLLSAI1R_1   (0x2UL << RCC_PLLSAI1CFGR_PLLSAI1R_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_Pos   (8U)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_Msk   (0x7FUL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N   RCC_PLLSAI2CFGR_PLLSAI2N_Msk
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_0   (0x01UL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_1   (0x02UL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_2   (0x04UL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_3   (0x08UL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_4   (0x10UL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_5   (0x20UL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2N_6   (0x40UL << RCC_PLLSAI2CFGR_PLLSAI2N_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2PEN_Pos   (16U)
 
#define RCC_PLLSAI2CFGR_PLLSAI2PEN_Msk   (0x1UL << RCC_PLLSAI2CFGR_PLLSAI2PEN_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2PEN   RCC_PLLSAI2CFGR_PLLSAI2PEN_Msk
 
#define RCC_PLLSAI2CFGR_PLLSAI2P_Pos   (17U)
 
#define RCC_PLLSAI2CFGR_PLLSAI2P_Msk   (0x1UL << RCC_PLLSAI2CFGR_PLLSAI2P_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2P   RCC_PLLSAI2CFGR_PLLSAI2P_Msk
 
#define RCC_PLLSAI2CFGR_PLLSAI2REN_Pos   (24U)
 
#define RCC_PLLSAI2CFGR_PLLSAI2REN_Msk   (0x1UL << RCC_PLLSAI2CFGR_PLLSAI2REN_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2REN   RCC_PLLSAI2CFGR_PLLSAI2REN_Msk
 
#define RCC_PLLSAI2CFGR_PLLSAI2R_Pos   (25U)
 
#define RCC_PLLSAI2CFGR_PLLSAI2R_Msk   (0x3UL << RCC_PLLSAI2CFGR_PLLSAI2R_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2R   RCC_PLLSAI2CFGR_PLLSAI2R_Msk
 
#define RCC_PLLSAI2CFGR_PLLSAI2R_0   (0x1UL << RCC_PLLSAI2CFGR_PLLSAI2R_Pos)
 
#define RCC_PLLSAI2CFGR_PLLSAI2R_1   (0x2UL << RCC_PLLSAI2CFGR_PLLSAI2R_Pos)
 
#define RCC_CIER_LSIRDYIE_Pos   (0U)
 
#define RCC_CIER_LSIRDYIE_Msk   (0x1UL << RCC_CIER_LSIRDYIE_Pos)
 
#define RCC_CIER_LSIRDYIE   RCC_CIER_LSIRDYIE_Msk
 
#define RCC_CIER_LSERDYIE_Pos   (1U)
 
#define RCC_CIER_LSERDYIE_Msk   (0x1UL << RCC_CIER_LSERDYIE_Pos)
 
#define RCC_CIER_LSERDYIE   RCC_CIER_LSERDYIE_Msk
 
#define RCC_CIER_MSIRDYIE_Pos   (2U)
 
#define RCC_CIER_MSIRDYIE_Msk   (0x1UL << RCC_CIER_MSIRDYIE_Pos)
 
#define RCC_CIER_MSIRDYIE   RCC_CIER_MSIRDYIE_Msk
 
#define RCC_CIER_HSIRDYIE_Pos   (3U)
 
#define RCC_CIER_HSIRDYIE_Msk   (0x1UL << RCC_CIER_HSIRDYIE_Pos)
 
#define RCC_CIER_HSIRDYIE   RCC_CIER_HSIRDYIE_Msk
 
#define RCC_CIER_HSERDYIE_Pos   (4U)
 
#define RCC_CIER_HSERDYIE_Msk   (0x1UL << RCC_CIER_HSERDYIE_Pos)
 
#define RCC_CIER_HSERDYIE   RCC_CIER_HSERDYIE_Msk
 
#define RCC_CIER_PLLRDYIE_Pos   (5U)
 
#define RCC_CIER_PLLRDYIE_Msk   (0x1UL << RCC_CIER_PLLRDYIE_Pos)
 
#define RCC_CIER_PLLRDYIE   RCC_CIER_PLLRDYIE_Msk
 
#define RCC_CIER_PLLSAI1RDYIE_Pos   (6U)
 
#define RCC_CIER_PLLSAI1RDYIE_Msk   (0x1UL << RCC_CIER_PLLSAI1RDYIE_Pos)
 
#define RCC_CIER_PLLSAI1RDYIE   RCC_CIER_PLLSAI1RDYIE_Msk
 
#define RCC_CIER_PLLSAI2RDYIE_Pos   (7U)
 
#define RCC_CIER_PLLSAI2RDYIE_Msk   (0x1UL << RCC_CIER_PLLSAI2RDYIE_Pos)
 
#define RCC_CIER_PLLSAI2RDYIE   RCC_CIER_PLLSAI2RDYIE_Msk
 
#define RCC_CIER_LSECSSIE_Pos   (9U)
 
#define RCC_CIER_LSECSSIE_Msk   (0x1UL << RCC_CIER_LSECSSIE_Pos)
 
#define RCC_CIER_LSECSSIE   RCC_CIER_LSECSSIE_Msk
 
#define RCC_CIFR_LSIRDYF_Pos   (0U)
 
#define RCC_CIFR_LSIRDYF_Msk   (0x1UL << RCC_CIFR_LSIRDYF_Pos)
 
#define RCC_CIFR_LSIRDYF   RCC_CIFR_LSIRDYF_Msk
 
#define RCC_CIFR_LSERDYF_Pos   (1U)
 
#define RCC_CIFR_LSERDYF_Msk   (0x1UL << RCC_CIFR_LSERDYF_Pos)
 
#define RCC_CIFR_LSERDYF   RCC_CIFR_LSERDYF_Msk
 
#define RCC_CIFR_MSIRDYF_Pos   (2U)
 
#define RCC_CIFR_MSIRDYF_Msk   (0x1UL << RCC_CIFR_MSIRDYF_Pos)
 
#define RCC_CIFR_MSIRDYF   RCC_CIFR_MSIRDYF_Msk
 
#define RCC_CIFR_HSIRDYF_Pos   (3U)
 
#define RCC_CIFR_HSIRDYF_Msk   (0x1UL << RCC_CIFR_HSIRDYF_Pos)
 
#define RCC_CIFR_HSIRDYF   RCC_CIFR_HSIRDYF_Msk
 
#define RCC_CIFR_HSERDYF_Pos   (4U)
 
#define RCC_CIFR_HSERDYF_Msk   (0x1UL << RCC_CIFR_HSERDYF_Pos)
 
#define RCC_CIFR_HSERDYF   RCC_CIFR_HSERDYF_Msk
 
#define RCC_CIFR_PLLRDYF_Pos   (5U)
 
#define RCC_CIFR_PLLRDYF_Msk   (0x1UL << RCC_CIFR_PLLRDYF_Pos)
 
#define RCC_CIFR_PLLRDYF   RCC_CIFR_PLLRDYF_Msk
 
#define RCC_CIFR_PLLSAI1RDYF_Pos   (6U)
 
#define RCC_CIFR_PLLSAI1RDYF_Msk   (0x1UL << RCC_CIFR_PLLSAI1RDYF_Pos)
 
#define RCC_CIFR_PLLSAI1RDYF   RCC_CIFR_PLLSAI1RDYF_Msk
 
#define RCC_CIFR_PLLSAI2RDYF_Pos   (7U)
 
#define RCC_CIFR_PLLSAI2RDYF_Msk   (0x1UL << RCC_CIFR_PLLSAI2RDYF_Pos)
 
#define RCC_CIFR_PLLSAI2RDYF   RCC_CIFR_PLLSAI2RDYF_Msk
 
#define RCC_CIFR_CSSF_Pos   (8U)
 
#define RCC_CIFR_CSSF_Msk   (0x1UL << RCC_CIFR_CSSF_Pos)
 
#define RCC_CIFR_CSSF   RCC_CIFR_CSSF_Msk
 
#define RCC_CIFR_LSECSSF_Pos   (9U)
 
#define RCC_CIFR_LSECSSF_Msk   (0x1UL << RCC_CIFR_LSECSSF_Pos)
 
#define RCC_CIFR_LSECSSF   RCC_CIFR_LSECSSF_Msk
 
#define RCC_CICR_LSIRDYC_Pos   (0U)
 
#define RCC_CICR_LSIRDYC_Msk   (0x1UL << RCC_CICR_LSIRDYC_Pos)
 
#define RCC_CICR_LSIRDYC   RCC_CICR_LSIRDYC_Msk
 
#define RCC_CICR_LSERDYC_Pos   (1U)
 
#define RCC_CICR_LSERDYC_Msk   (0x1UL << RCC_CICR_LSERDYC_Pos)
 
#define RCC_CICR_LSERDYC   RCC_CICR_LSERDYC_Msk
 
#define RCC_CICR_MSIRDYC_Pos   (2U)
 
#define RCC_CICR_MSIRDYC_Msk   (0x1UL << RCC_CICR_MSIRDYC_Pos)
 
#define RCC_CICR_MSIRDYC   RCC_CICR_MSIRDYC_Msk
 
#define RCC_CICR_HSIRDYC_Pos   (3U)
 
#define RCC_CICR_HSIRDYC_Msk   (0x1UL << RCC_CICR_HSIRDYC_Pos)
 
#define RCC_CICR_HSIRDYC   RCC_CICR_HSIRDYC_Msk
 
#define RCC_CICR_HSERDYC_Pos   (4U)
 
#define RCC_CICR_HSERDYC_Msk   (0x1UL << RCC_CICR_HSERDYC_Pos)
 
#define RCC_CICR_HSERDYC   RCC_CICR_HSERDYC_Msk
 
#define RCC_CICR_PLLRDYC_Pos   (5U)
 
#define RCC_CICR_PLLRDYC_Msk   (0x1UL << RCC_CICR_PLLRDYC_Pos)
 
#define RCC_CICR_PLLRDYC   RCC_CICR_PLLRDYC_Msk
 
#define RCC_CICR_PLLSAI1RDYC_Pos   (6U)
 
#define RCC_CICR_PLLSAI1RDYC_Msk   (0x1UL << RCC_CICR_PLLSAI1RDYC_Pos)
 
#define RCC_CICR_PLLSAI1RDYC   RCC_CICR_PLLSAI1RDYC_Msk
 
#define RCC_CICR_PLLSAI2RDYC_Pos   (7U)
 
#define RCC_CICR_PLLSAI2RDYC_Msk   (0x1UL << RCC_CICR_PLLSAI2RDYC_Pos)
 
#define RCC_CICR_PLLSAI2RDYC   RCC_CICR_PLLSAI2RDYC_Msk
 
#define RCC_CICR_CSSC_Pos   (8U)
 
#define RCC_CICR_CSSC_Msk   (0x1UL << RCC_CICR_CSSC_Pos)
 
#define RCC_CICR_CSSC   RCC_CICR_CSSC_Msk
 
#define RCC_CICR_LSECSSC_Pos   (9U)
 
#define RCC_CICR_LSECSSC_Msk   (0x1UL << RCC_CICR_LSECSSC_Pos)
 
#define RCC_CICR_LSECSSC   RCC_CICR_LSECSSC_Msk
 
#define RCC_AHB1RSTR_DMA1RST_Pos   (0U)
 
#define RCC_AHB1RSTR_DMA1RST_Msk   (0x1UL << RCC_AHB1RSTR_DMA1RST_Pos)
 
#define RCC_AHB1RSTR_DMA1RST   RCC_AHB1RSTR_DMA1RST_Msk
 
#define RCC_AHB1RSTR_DMA2RST_Pos   (1U)
 
#define RCC_AHB1RSTR_DMA2RST_Msk   (0x1UL << RCC_AHB1RSTR_DMA2RST_Pos)
 
#define RCC_AHB1RSTR_DMA2RST   RCC_AHB1RSTR_DMA2RST_Msk
 
#define RCC_AHB1RSTR_FLASHRST_Pos   (8U)
 
#define RCC_AHB1RSTR_FLASHRST_Msk   (0x1UL << RCC_AHB1RSTR_FLASHRST_Pos)
 
#define RCC_AHB1RSTR_FLASHRST   RCC_AHB1RSTR_FLASHRST_Msk
 
#define RCC_AHB1RSTR_CRCRST_Pos   (12U)
 
#define RCC_AHB1RSTR_CRCRST_Msk   (0x1UL << RCC_AHB1RSTR_CRCRST_Pos)
 
#define RCC_AHB1RSTR_CRCRST   RCC_AHB1RSTR_CRCRST_Msk
 
#define RCC_AHB1RSTR_TSCRST_Pos   (16U)
 
#define RCC_AHB1RSTR_TSCRST_Msk   (0x1UL << RCC_AHB1RSTR_TSCRST_Pos)
 
#define RCC_AHB1RSTR_TSCRST   RCC_AHB1RSTR_TSCRST_Msk
 
#define RCC_AHB2RSTR_GPIOARST_Pos   (0U)
 
#define RCC_AHB2RSTR_GPIOARST_Msk   (0x1UL << RCC_AHB2RSTR_GPIOARST_Pos)
 
#define RCC_AHB2RSTR_GPIOARST   RCC_AHB2RSTR_GPIOARST_Msk
 
#define RCC_AHB2RSTR_GPIOBRST_Pos   (1U)
 
#define RCC_AHB2RSTR_GPIOBRST_Msk   (0x1UL << RCC_AHB2RSTR_GPIOBRST_Pos)
 
#define RCC_AHB2RSTR_GPIOBRST   RCC_AHB2RSTR_GPIOBRST_Msk
 
#define RCC_AHB2RSTR_GPIOCRST_Pos   (2U)
 
#define RCC_AHB2RSTR_GPIOCRST_Msk   (0x1UL << RCC_AHB2RSTR_GPIOCRST_Pos)
 
#define RCC_AHB2RSTR_GPIOCRST   RCC_AHB2RSTR_GPIOCRST_Msk
 
#define RCC_AHB2RSTR_GPIODRST_Pos   (3U)
 
#define RCC_AHB2RSTR_GPIODRST_Msk   (0x1UL << RCC_AHB2RSTR_GPIODRST_Pos)
 
#define RCC_AHB2RSTR_GPIODRST   RCC_AHB2RSTR_GPIODRST_Msk
 
#define RCC_AHB2RSTR_GPIOERST_Pos   (4U)
 
#define RCC_AHB2RSTR_GPIOERST_Msk   (0x1UL << RCC_AHB2RSTR_GPIOERST_Pos)
 
#define RCC_AHB2RSTR_GPIOERST   RCC_AHB2RSTR_GPIOERST_Msk
 
#define RCC_AHB2RSTR_GPIOFRST_Pos   (5U)
 
#define RCC_AHB2RSTR_GPIOFRST_Msk   (0x1UL << RCC_AHB2RSTR_GPIOFRST_Pos)
 
#define RCC_AHB2RSTR_GPIOFRST   RCC_AHB2RSTR_GPIOFRST_Msk
 
#define RCC_AHB2RSTR_GPIOGRST_Pos   (6U)
 
#define RCC_AHB2RSTR_GPIOGRST_Msk   (0x1UL << RCC_AHB2RSTR_GPIOGRST_Pos)
 
#define RCC_AHB2RSTR_GPIOGRST   RCC_AHB2RSTR_GPIOGRST_Msk
 
#define RCC_AHB2RSTR_GPIOHRST_Pos   (7U)
 
#define RCC_AHB2RSTR_GPIOHRST_Msk   (0x1UL << RCC_AHB2RSTR_GPIOHRST_Pos)
 
#define RCC_AHB2RSTR_GPIOHRST   RCC_AHB2RSTR_GPIOHRST_Msk
 
#define RCC_AHB2RSTR_OTGFSRST_Pos   (12U)
 
#define RCC_AHB2RSTR_OTGFSRST_Msk   (0x1UL << RCC_AHB2RSTR_OTGFSRST_Pos)
 
#define RCC_AHB2RSTR_OTGFSRST   RCC_AHB2RSTR_OTGFSRST_Msk
 
#define RCC_AHB2RSTR_ADCRST_Pos   (13U)
 
#define RCC_AHB2RSTR_ADCRST_Msk   (0x1UL << RCC_AHB2RSTR_ADCRST_Pos)
 
#define RCC_AHB2RSTR_ADCRST   RCC_AHB2RSTR_ADCRST_Msk
 
#define RCC_AHB2RSTR_RNGRST_Pos   (18U)
 
#define RCC_AHB2RSTR_RNGRST_Msk   (0x1UL << RCC_AHB2RSTR_RNGRST_Pos)
 
#define RCC_AHB2RSTR_RNGRST   RCC_AHB2RSTR_RNGRST_Msk
 
#define RCC_AHB3RSTR_FMCRST_Pos   (0U)
 
#define RCC_AHB3RSTR_FMCRST_Msk   (0x1UL << RCC_AHB3RSTR_FMCRST_Pos)
 
#define RCC_AHB3RSTR_FMCRST   RCC_AHB3RSTR_FMCRST_Msk
 
#define RCC_AHB3RSTR_QSPIRST_Pos   (8U)
 
#define RCC_AHB3RSTR_QSPIRST_Msk   (0x1UL << RCC_AHB3RSTR_QSPIRST_Pos)
 
#define RCC_AHB3RSTR_QSPIRST   RCC_AHB3RSTR_QSPIRST_Msk
 
#define RCC_APB1RSTR1_TIM2RST_Pos   (0U)
 
#define RCC_APB1RSTR1_TIM2RST_Msk   (0x1UL << RCC_APB1RSTR1_TIM2RST_Pos)
 
#define RCC_APB1RSTR1_TIM2RST   RCC_APB1RSTR1_TIM2RST_Msk
 
#define RCC_APB1RSTR1_TIM3RST_Pos   (1U)
 
#define RCC_APB1RSTR1_TIM3RST_Msk   (0x1UL << RCC_APB1RSTR1_TIM3RST_Pos)
 
#define RCC_APB1RSTR1_TIM3RST   RCC_APB1RSTR1_TIM3RST_Msk
 
#define RCC_APB1RSTR1_TIM4RST_Pos   (2U)
 
#define RCC_APB1RSTR1_TIM4RST_Msk   (0x1UL << RCC_APB1RSTR1_TIM4RST_Pos)
 
#define RCC_APB1RSTR1_TIM4RST   RCC_APB1RSTR1_TIM4RST_Msk
 
#define RCC_APB1RSTR1_TIM5RST_Pos   (3U)
 
#define RCC_APB1RSTR1_TIM5RST_Msk   (0x1UL << RCC_APB1RSTR1_TIM5RST_Pos)
 
#define RCC_APB1RSTR1_TIM5RST   RCC_APB1RSTR1_TIM5RST_Msk
 
#define RCC_APB1RSTR1_TIM6RST_Pos   (4U)
 
#define RCC_APB1RSTR1_TIM6RST_Msk   (0x1UL << RCC_APB1RSTR1_TIM6RST_Pos)
 
#define RCC_APB1RSTR1_TIM6RST   RCC_APB1RSTR1_TIM6RST_Msk
 
#define RCC_APB1RSTR1_TIM7RST_Pos   (5U)
 
#define RCC_APB1RSTR1_TIM7RST_Msk   (0x1UL << RCC_APB1RSTR1_TIM7RST_Pos)
 
#define RCC_APB1RSTR1_TIM7RST   RCC_APB1RSTR1_TIM7RST_Msk
 
#define RCC_APB1RSTR1_SPI2RST_Pos   (14U)
 
#define RCC_APB1RSTR1_SPI2RST_Msk   (0x1UL << RCC_APB1RSTR1_SPI2RST_Pos)
 
#define RCC_APB1RSTR1_SPI2RST   RCC_APB1RSTR1_SPI2RST_Msk
 
#define RCC_APB1RSTR1_SPI3RST_Pos   (15U)
 
#define RCC_APB1RSTR1_SPI3RST_Msk   (0x1UL << RCC_APB1RSTR1_SPI3RST_Pos)
 
#define RCC_APB1RSTR1_SPI3RST   RCC_APB1RSTR1_SPI3RST_Msk
 
#define RCC_APB1RSTR1_USART2RST_Pos   (17U)
 
#define RCC_APB1RSTR1_USART2RST_Msk   (0x1UL << RCC_APB1RSTR1_USART2RST_Pos)
 
#define RCC_APB1RSTR1_USART2RST   RCC_APB1RSTR1_USART2RST_Msk
 
#define RCC_APB1RSTR1_USART3RST_Pos   (18U)
 
#define RCC_APB1RSTR1_USART3RST_Msk   (0x1UL << RCC_APB1RSTR1_USART3RST_Pos)
 
#define RCC_APB1RSTR1_USART3RST   RCC_APB1RSTR1_USART3RST_Msk
 
#define RCC_APB1RSTR1_UART4RST_Pos   (19U)
 
#define RCC_APB1RSTR1_UART4RST_Msk   (0x1UL << RCC_APB1RSTR1_UART4RST_Pos)
 
#define RCC_APB1RSTR1_UART4RST   RCC_APB1RSTR1_UART4RST_Msk
 
#define RCC_APB1RSTR1_UART5RST_Pos   (20U)
 
#define RCC_APB1RSTR1_UART5RST_Msk   (0x1UL << RCC_APB1RSTR1_UART5RST_Pos)
 
#define RCC_APB1RSTR1_UART5RST   RCC_APB1RSTR1_UART5RST_Msk
 
#define RCC_APB1RSTR1_I2C1RST_Pos   (21U)
 
#define RCC_APB1RSTR1_I2C1RST_Msk   (0x1UL << RCC_APB1RSTR1_I2C1RST_Pos)
 
#define RCC_APB1RSTR1_I2C1RST   RCC_APB1RSTR1_I2C1RST_Msk
 
#define RCC_APB1RSTR1_I2C2RST_Pos   (22U)
 
#define RCC_APB1RSTR1_I2C2RST_Msk   (0x1UL << RCC_APB1RSTR1_I2C2RST_Pos)
 
#define RCC_APB1RSTR1_I2C2RST   RCC_APB1RSTR1_I2C2RST_Msk
 
#define RCC_APB1RSTR1_I2C3RST_Pos   (23U)
 
#define RCC_APB1RSTR1_I2C3RST_Msk   (0x1UL << RCC_APB1RSTR1_I2C3RST_Pos)
 
#define RCC_APB1RSTR1_I2C3RST   RCC_APB1RSTR1_I2C3RST_Msk
 
#define RCC_APB1RSTR1_CAN1RST_Pos   (25U)
 
#define RCC_APB1RSTR1_CAN1RST_Msk   (0x1UL << RCC_APB1RSTR1_CAN1RST_Pos)
 
#define RCC_APB1RSTR1_CAN1RST   RCC_APB1RSTR1_CAN1RST_Msk
 
#define RCC_APB1RSTR1_PWRRST_Pos   (28U)
 
#define RCC_APB1RSTR1_PWRRST_Msk   (0x1UL << RCC_APB1RSTR1_PWRRST_Pos)
 
#define RCC_APB1RSTR1_PWRRST   RCC_APB1RSTR1_PWRRST_Msk
 
#define RCC_APB1RSTR1_DAC1RST_Pos   (29U)
 
#define RCC_APB1RSTR1_DAC1RST_Msk   (0x1UL << RCC_APB1RSTR1_DAC1RST_Pos)
 
#define RCC_APB1RSTR1_DAC1RST   RCC_APB1RSTR1_DAC1RST_Msk
 
#define RCC_APB1RSTR1_OPAMPRST_Pos   (30U)
 
#define RCC_APB1RSTR1_OPAMPRST_Msk   (0x1UL << RCC_APB1RSTR1_OPAMPRST_Pos)
 
#define RCC_APB1RSTR1_OPAMPRST   RCC_APB1RSTR1_OPAMPRST_Msk
 
#define RCC_APB1RSTR1_LPTIM1RST_Pos   (31U)
 
#define RCC_APB1RSTR1_LPTIM1RST_Msk   (0x1UL << RCC_APB1RSTR1_LPTIM1RST_Pos)
 
#define RCC_APB1RSTR1_LPTIM1RST   RCC_APB1RSTR1_LPTIM1RST_Msk
 
#define RCC_APB1RSTR2_LPUART1RST_Pos   (0U)
 
#define RCC_APB1RSTR2_LPUART1RST_Msk   (0x1UL << RCC_APB1RSTR2_LPUART1RST_Pos)
 
#define RCC_APB1RSTR2_LPUART1RST   RCC_APB1RSTR2_LPUART1RST_Msk
 
#define RCC_APB1RSTR2_SWPMI1RST_Pos   (2U)
 
#define RCC_APB1RSTR2_SWPMI1RST_Msk   (0x1UL << RCC_APB1RSTR2_SWPMI1RST_Pos)
 
#define RCC_APB1RSTR2_SWPMI1RST   RCC_APB1RSTR2_SWPMI1RST_Msk
 
#define RCC_APB1RSTR2_LPTIM2RST_Pos   (5U)
 
#define RCC_APB1RSTR2_LPTIM2RST_Msk   (0x1UL << RCC_APB1RSTR2_LPTIM2RST_Pos)
 
#define RCC_APB1RSTR2_LPTIM2RST   RCC_APB1RSTR2_LPTIM2RST_Msk
 
#define RCC_APB2RSTR_SYSCFGRST_Pos   (0U)
 
#define RCC_APB2RSTR_SYSCFGRST_Msk   (0x1UL << RCC_APB2RSTR_SYSCFGRST_Pos)
 
#define RCC_APB2RSTR_SYSCFGRST   RCC_APB2RSTR_SYSCFGRST_Msk
 
#define RCC_APB2RSTR_SDMMC1RST_Pos   (10U)
 
#define RCC_APB2RSTR_SDMMC1RST_Msk   (0x1UL << RCC_APB2RSTR_SDMMC1RST_Pos)
 
#define RCC_APB2RSTR_SDMMC1RST   RCC_APB2RSTR_SDMMC1RST_Msk
 
#define RCC_APB2RSTR_TIM1RST_Pos   (11U)
 
#define RCC_APB2RSTR_TIM1RST_Msk   (0x1UL << RCC_APB2RSTR_TIM1RST_Pos)
 
#define RCC_APB2RSTR_TIM1RST   RCC_APB2RSTR_TIM1RST_Msk
 
#define RCC_APB2RSTR_SPI1RST_Pos   (12U)
 
#define RCC_APB2RSTR_SPI1RST_Msk   (0x1UL << RCC_APB2RSTR_SPI1RST_Pos)
 
#define RCC_APB2RSTR_SPI1RST   RCC_APB2RSTR_SPI1RST_Msk
 
#define RCC_APB2RSTR_TIM8RST_Pos   (13U)
 
#define RCC_APB2RSTR_TIM8RST_Msk   (0x1UL << RCC_APB2RSTR_TIM8RST_Pos)
 
#define RCC_APB2RSTR_TIM8RST   RCC_APB2RSTR_TIM8RST_Msk
 
#define RCC_APB2RSTR_USART1RST_Pos   (14U)
 
#define RCC_APB2RSTR_USART1RST_Msk   (0x1UL << RCC_APB2RSTR_USART1RST_Pos)
 
#define RCC_APB2RSTR_USART1RST   RCC_APB2RSTR_USART1RST_Msk
 
#define RCC_APB2RSTR_TIM15RST_Pos   (16U)
 
#define RCC_APB2RSTR_TIM15RST_Msk   (0x1UL << RCC_APB2RSTR_TIM15RST_Pos)
 
#define RCC_APB2RSTR_TIM15RST   RCC_APB2RSTR_TIM15RST_Msk
 
#define RCC_APB2RSTR_TIM16RST_Pos   (17U)
 
#define RCC_APB2RSTR_TIM16RST_Msk   (0x1UL << RCC_APB2RSTR_TIM16RST_Pos)
 
#define RCC_APB2RSTR_TIM16RST   RCC_APB2RSTR_TIM16RST_Msk
 
#define RCC_APB2RSTR_TIM17RST_Pos   (18U)
 
#define RCC_APB2RSTR_TIM17RST_Msk   (0x1UL << RCC_APB2RSTR_TIM17RST_Pos)
 
#define RCC_APB2RSTR_TIM17RST   RCC_APB2RSTR_TIM17RST_Msk
 
#define RCC_APB2RSTR_SAI1RST_Pos   (21U)
 
#define RCC_APB2RSTR_SAI1RST_Msk   (0x1UL << RCC_APB2RSTR_SAI1RST_Pos)
 
#define RCC_APB2RSTR_SAI1RST   RCC_APB2RSTR_SAI1RST_Msk
 
#define RCC_APB2RSTR_SAI2RST_Pos   (22U)
 
#define RCC_APB2RSTR_SAI2RST_Msk   (0x1UL << RCC_APB2RSTR_SAI2RST_Pos)
 
#define RCC_APB2RSTR_SAI2RST   RCC_APB2RSTR_SAI2RST_Msk
 
#define RCC_APB2RSTR_DFSDM1RST_Pos   (24U)
 
#define RCC_APB2RSTR_DFSDM1RST_Msk   (0x1UL << RCC_APB2RSTR_DFSDM1RST_Pos)
 
#define RCC_APB2RSTR_DFSDM1RST   RCC_APB2RSTR_DFSDM1RST_Msk
 
#define RCC_AHB1ENR_DMA1EN_Pos   (0U)
 
#define RCC_AHB1ENR_DMA1EN_Msk   (0x1UL << RCC_AHB1ENR_DMA1EN_Pos)
 
#define RCC_AHB1ENR_DMA1EN   RCC_AHB1ENR_DMA1EN_Msk
 
#define RCC_AHB1ENR_DMA2EN_Pos   (1U)
 
#define RCC_AHB1ENR_DMA2EN_Msk   (0x1UL << RCC_AHB1ENR_DMA2EN_Pos)
 
#define RCC_AHB1ENR_DMA2EN   RCC_AHB1ENR_DMA2EN_Msk
 
#define RCC_AHB1ENR_FLASHEN_Pos   (8U)
 
#define RCC_AHB1ENR_FLASHEN_Msk   (0x1UL << RCC_AHB1ENR_FLASHEN_Pos)
 
#define RCC_AHB1ENR_FLASHEN   RCC_AHB1ENR_FLASHEN_Msk
 
#define RCC_AHB1ENR_CRCEN_Pos   (12U)
 
#define RCC_AHB1ENR_CRCEN_Msk   (0x1UL << RCC_AHB1ENR_CRCEN_Pos)
 
#define RCC_AHB1ENR_CRCEN   RCC_AHB1ENR_CRCEN_Msk
 
#define RCC_AHB1ENR_TSCEN_Pos   (16U)
 
#define RCC_AHB1ENR_TSCEN_Msk   (0x1UL << RCC_AHB1ENR_TSCEN_Pos)
 
#define RCC_AHB1ENR_TSCEN   RCC_AHB1ENR_TSCEN_Msk
 
#define RCC_AHB2ENR_GPIOAEN_Pos   (0U)
 
#define RCC_AHB2ENR_GPIOAEN_Msk   (0x1UL << RCC_AHB2ENR_GPIOAEN_Pos)
 
#define RCC_AHB2ENR_GPIOAEN   RCC_AHB2ENR_GPIOAEN_Msk
 
#define RCC_AHB2ENR_GPIOBEN_Pos   (1U)
 
#define RCC_AHB2ENR_GPIOBEN_Msk   (0x1UL << RCC_AHB2ENR_GPIOBEN_Pos)
 
#define RCC_AHB2ENR_GPIOBEN   RCC_AHB2ENR_GPIOBEN_Msk
 
#define RCC_AHB2ENR_GPIOCEN_Pos   (2U)
 
#define RCC_AHB2ENR_GPIOCEN_Msk   (0x1UL << RCC_AHB2ENR_GPIOCEN_Pos)
 
#define RCC_AHB2ENR_GPIOCEN   RCC_AHB2ENR_GPIOCEN_Msk
 
#define RCC_AHB2ENR_GPIODEN_Pos   (3U)
 
#define RCC_AHB2ENR_GPIODEN_Msk   (0x1UL << RCC_AHB2ENR_GPIODEN_Pos)
 
#define RCC_AHB2ENR_GPIODEN   RCC_AHB2ENR_GPIODEN_Msk
 
#define RCC_AHB2ENR_GPIOEEN_Pos   (4U)
 
#define RCC_AHB2ENR_GPIOEEN_Msk   (0x1UL << RCC_AHB2ENR_GPIOEEN_Pos)
 
#define RCC_AHB2ENR_GPIOEEN   RCC_AHB2ENR_GPIOEEN_Msk
 
#define RCC_AHB2ENR_GPIOFEN_Pos   (5U)
 
#define RCC_AHB2ENR_GPIOFEN_Msk   (0x1UL << RCC_AHB2ENR_GPIOFEN_Pos)
 
#define RCC_AHB2ENR_GPIOFEN   RCC_AHB2ENR_GPIOFEN_Msk
 
#define RCC_AHB2ENR_GPIOGEN_Pos   (6U)
 
#define RCC_AHB2ENR_GPIOGEN_Msk   (0x1UL << RCC_AHB2ENR_GPIOGEN_Pos)
 
#define RCC_AHB2ENR_GPIOGEN   RCC_AHB2ENR_GPIOGEN_Msk
 
#define RCC_AHB2ENR_GPIOHEN_Pos   (7U)
 
#define RCC_AHB2ENR_GPIOHEN_Msk   (0x1UL << RCC_AHB2ENR_GPIOHEN_Pos)
 
#define RCC_AHB2ENR_GPIOHEN   RCC_AHB2ENR_GPIOHEN_Msk
 
#define RCC_AHB2ENR_OTGFSEN_Pos   (12U)
 
#define RCC_AHB2ENR_OTGFSEN_Msk   (0x1UL << RCC_AHB2ENR_OTGFSEN_Pos)
 
#define RCC_AHB2ENR_OTGFSEN   RCC_AHB2ENR_OTGFSEN_Msk
 
#define RCC_AHB2ENR_ADCEN_Pos   (13U)
 
#define RCC_AHB2ENR_ADCEN_Msk   (0x1UL << RCC_AHB2ENR_ADCEN_Pos)
 
#define RCC_AHB2ENR_ADCEN   RCC_AHB2ENR_ADCEN_Msk
 
#define RCC_AHB2ENR_RNGEN_Pos   (18U)
 
#define RCC_AHB2ENR_RNGEN_Msk   (0x1UL << RCC_AHB2ENR_RNGEN_Pos)
 
#define RCC_AHB2ENR_RNGEN   RCC_AHB2ENR_RNGEN_Msk
 
#define RCC_AHB3ENR_FMCEN_Pos   (0U)
 
#define RCC_AHB3ENR_FMCEN_Msk   (0x1UL << RCC_AHB3ENR_FMCEN_Pos)
 
#define RCC_AHB3ENR_FMCEN   RCC_AHB3ENR_FMCEN_Msk
 
#define RCC_AHB3ENR_QSPIEN_Pos   (8U)
 
#define RCC_AHB3ENR_QSPIEN_Msk   (0x1UL << RCC_AHB3ENR_QSPIEN_Pos)
 
#define RCC_AHB3ENR_QSPIEN   RCC_AHB3ENR_QSPIEN_Msk
 
#define RCC_APB1ENR1_TIM2EN_Pos   (0U)
 
#define RCC_APB1ENR1_TIM2EN_Msk   (0x1UL << RCC_APB1ENR1_TIM2EN_Pos)
 
#define RCC_APB1ENR1_TIM2EN   RCC_APB1ENR1_TIM2EN_Msk
 
#define RCC_APB1ENR1_TIM3EN_Pos   (1U)
 
#define RCC_APB1ENR1_TIM3EN_Msk   (0x1UL << RCC_APB1ENR1_TIM3EN_Pos)
 
#define RCC_APB1ENR1_TIM3EN   RCC_APB1ENR1_TIM3EN_Msk
 
#define RCC_APB1ENR1_TIM4EN_Pos   (2U)
 
#define RCC_APB1ENR1_TIM4EN_Msk   (0x1UL << RCC_APB1ENR1_TIM4EN_Pos)
 
#define RCC_APB1ENR1_TIM4EN   RCC_APB1ENR1_TIM4EN_Msk
 
#define RCC_APB1ENR1_TIM5EN_Pos   (3U)
 
#define RCC_APB1ENR1_TIM5EN_Msk   (0x1UL << RCC_APB1ENR1_TIM5EN_Pos)
 
#define RCC_APB1ENR1_TIM5EN   RCC_APB1ENR1_TIM5EN_Msk
 
#define RCC_APB1ENR1_TIM6EN_Pos   (4U)
 
#define RCC_APB1ENR1_TIM6EN_Msk   (0x1UL << RCC_APB1ENR1_TIM6EN_Pos)
 
#define RCC_APB1ENR1_TIM6EN   RCC_APB1ENR1_TIM6EN_Msk
 
#define RCC_APB1ENR1_TIM7EN_Pos   (5U)
 
#define RCC_APB1ENR1_TIM7EN_Msk   (0x1UL << RCC_APB1ENR1_TIM7EN_Pos)
 
#define RCC_APB1ENR1_TIM7EN   RCC_APB1ENR1_TIM7EN_Msk
 
#define RCC_APB1ENR1_WWDGEN_Pos   (11U)
 
#define RCC_APB1ENR1_WWDGEN_Msk   (0x1UL << RCC_APB1ENR1_WWDGEN_Pos)
 
#define RCC_APB1ENR1_WWDGEN   RCC_APB1ENR1_WWDGEN_Msk
 
#define RCC_APB1ENR1_SPI2EN_Pos   (14U)
 
#define RCC_APB1ENR1_SPI2EN_Msk   (0x1UL << RCC_APB1ENR1_SPI2EN_Pos)
 
#define RCC_APB1ENR1_SPI2EN   RCC_APB1ENR1_SPI2EN_Msk
 
#define RCC_APB1ENR1_SPI3EN_Pos   (15U)
 
#define RCC_APB1ENR1_SPI3EN_Msk   (0x1UL << RCC_APB1ENR1_SPI3EN_Pos)
 
#define RCC_APB1ENR1_SPI3EN   RCC_APB1ENR1_SPI3EN_Msk
 
#define RCC_APB1ENR1_USART2EN_Pos   (17U)
 
#define RCC_APB1ENR1_USART2EN_Msk   (0x1UL << RCC_APB1ENR1_USART2EN_Pos)
 
#define RCC_APB1ENR1_USART2EN   RCC_APB1ENR1_USART2EN_Msk
 
#define RCC_APB1ENR1_USART3EN_Pos   (18U)
 
#define RCC_APB1ENR1_USART3EN_Msk   (0x1UL << RCC_APB1ENR1_USART3EN_Pos)
 
#define RCC_APB1ENR1_USART3EN   RCC_APB1ENR1_USART3EN_Msk
 
#define RCC_APB1ENR1_UART4EN_Pos   (19U)
 
#define RCC_APB1ENR1_UART4EN_Msk   (0x1UL << RCC_APB1ENR1_UART4EN_Pos)
 
#define RCC_APB1ENR1_UART4EN   RCC_APB1ENR1_UART4EN_Msk
 
#define RCC_APB1ENR1_UART5EN_Pos   (20U)
 
#define RCC_APB1ENR1_UART5EN_Msk   (0x1UL << RCC_APB1ENR1_UART5EN_Pos)
 
#define RCC_APB1ENR1_UART5EN   RCC_APB1ENR1_UART5EN_Msk
 
#define RCC_APB1ENR1_I2C1EN_Pos   (21U)
 
#define RCC_APB1ENR1_I2C1EN_Msk   (0x1UL << RCC_APB1ENR1_I2C1EN_Pos)
 
#define RCC_APB1ENR1_I2C1EN   RCC_APB1ENR1_I2C1EN_Msk
 
#define RCC_APB1ENR1_I2C2EN_Pos   (22U)
 
#define RCC_APB1ENR1_I2C2EN_Msk   (0x1UL << RCC_APB1ENR1_I2C2EN_Pos)
 
#define RCC_APB1ENR1_I2C2EN   RCC_APB1ENR1_I2C2EN_Msk
 
#define RCC_APB1ENR1_I2C3EN_Pos   (23U)
 
#define RCC_APB1ENR1_I2C3EN_Msk   (0x1UL << RCC_APB1ENR1_I2C3EN_Pos)
 
#define RCC_APB1ENR1_I2C3EN   RCC_APB1ENR1_I2C3EN_Msk
 
#define RCC_APB1ENR1_CAN1EN_Pos   (25U)
 
#define RCC_APB1ENR1_CAN1EN_Msk   (0x1UL << RCC_APB1ENR1_CAN1EN_Pos)
 
#define RCC_APB1ENR1_CAN1EN   RCC_APB1ENR1_CAN1EN_Msk
 
#define RCC_APB1ENR1_PWREN_Pos   (28U)
 
#define RCC_APB1ENR1_PWREN_Msk   (0x1UL << RCC_APB1ENR1_PWREN_Pos)
 
#define RCC_APB1ENR1_PWREN   RCC_APB1ENR1_PWREN_Msk
 
#define RCC_APB1ENR1_DAC1EN_Pos   (29U)
 
#define RCC_APB1ENR1_DAC1EN_Msk   (0x1UL << RCC_APB1ENR1_DAC1EN_Pos)
 
#define RCC_APB1ENR1_DAC1EN   RCC_APB1ENR1_DAC1EN_Msk
 
#define RCC_APB1ENR1_OPAMPEN_Pos   (30U)
 
#define RCC_APB1ENR1_OPAMPEN_Msk   (0x1UL << RCC_APB1ENR1_OPAMPEN_Pos)
 
#define RCC_APB1ENR1_OPAMPEN   RCC_APB1ENR1_OPAMPEN_Msk
 
#define RCC_APB1ENR1_LPTIM1EN_Pos   (31U)
 
#define RCC_APB1ENR1_LPTIM1EN_Msk   (0x1UL << RCC_APB1ENR1_LPTIM1EN_Pos)
 
#define RCC_APB1ENR1_LPTIM1EN   RCC_APB1ENR1_LPTIM1EN_Msk
 
#define RCC_APB1ENR2_LPUART1EN_Pos   (0U)
 
#define RCC_APB1ENR2_LPUART1EN_Msk   (0x1UL << RCC_APB1ENR2_LPUART1EN_Pos)
 
#define RCC_APB1ENR2_LPUART1EN   RCC_APB1ENR2_LPUART1EN_Msk
 
#define RCC_APB1ENR2_SWPMI1EN_Pos   (2U)
 
#define RCC_APB1ENR2_SWPMI1EN_Msk   (0x1UL << RCC_APB1ENR2_SWPMI1EN_Pos)
 
#define RCC_APB1ENR2_SWPMI1EN   RCC_APB1ENR2_SWPMI1EN_Msk
 
#define RCC_APB1ENR2_LPTIM2EN_Pos   (5U)
 
#define RCC_APB1ENR2_LPTIM2EN_Msk   (0x1UL << RCC_APB1ENR2_LPTIM2EN_Pos)
 
#define RCC_APB1ENR2_LPTIM2EN   RCC_APB1ENR2_LPTIM2EN_Msk
 
#define RCC_APB2ENR_SYSCFGEN_Pos   (0U)
 
#define RCC_APB2ENR_SYSCFGEN_Msk   (0x1UL << RCC_APB2ENR_SYSCFGEN_Pos)
 
#define RCC_APB2ENR_SYSCFGEN   RCC_APB2ENR_SYSCFGEN_Msk
 
#define RCC_APB2ENR_FWEN_Pos   (7U)
 
#define RCC_APB2ENR_FWEN_Msk   (0x1UL << RCC_APB2ENR_FWEN_Pos)
 
#define RCC_APB2ENR_FWEN   RCC_APB2ENR_FWEN_Msk
 
#define RCC_APB2ENR_SDMMC1EN_Pos   (10U)
 
#define RCC_APB2ENR_SDMMC1EN_Msk   (0x1UL << RCC_APB2ENR_SDMMC1EN_Pos)
 
#define RCC_APB2ENR_SDMMC1EN   RCC_APB2ENR_SDMMC1EN_Msk
 
#define RCC_APB2ENR_TIM1EN_Pos   (11U)
 
#define RCC_APB2ENR_TIM1EN_Msk   (0x1UL << RCC_APB2ENR_TIM1EN_Pos)
 
#define RCC_APB2ENR_TIM1EN   RCC_APB2ENR_TIM1EN_Msk
 
#define RCC_APB2ENR_SPI1EN_Pos   (12U)
 
#define RCC_APB2ENR_SPI1EN_Msk   (0x1UL << RCC_APB2ENR_SPI1EN_Pos)
 
#define RCC_APB2ENR_SPI1EN   RCC_APB2ENR_SPI1EN_Msk
 
#define RCC_APB2ENR_TIM8EN_Pos   (13U)
 
#define RCC_APB2ENR_TIM8EN_Msk   (0x1UL << RCC_APB2ENR_TIM8EN_Pos)
 
#define RCC_APB2ENR_TIM8EN   RCC_APB2ENR_TIM8EN_Msk
 
#define RCC_APB2ENR_USART1EN_Pos   (14U)
 
#define RCC_APB2ENR_USART1EN_Msk   (0x1UL << RCC_APB2ENR_USART1EN_Pos)
 
#define RCC_APB2ENR_USART1EN   RCC_APB2ENR_USART1EN_Msk
 
#define RCC_APB2ENR_TIM15EN_Pos   (16U)
 
#define RCC_APB2ENR_TIM15EN_Msk   (0x1UL << RCC_APB2ENR_TIM15EN_Pos)
 
#define RCC_APB2ENR_TIM15EN   RCC_APB2ENR_TIM15EN_Msk
 
#define RCC_APB2ENR_TIM16EN_Pos   (17U)
 
#define RCC_APB2ENR_TIM16EN_Msk   (0x1UL << RCC_APB2ENR_TIM16EN_Pos)
 
#define RCC_APB2ENR_TIM16EN   RCC_APB2ENR_TIM16EN_Msk
 
#define RCC_APB2ENR_TIM17EN_Pos   (18U)
 
#define RCC_APB2ENR_TIM17EN_Msk   (0x1UL << RCC_APB2ENR_TIM17EN_Pos)
 
#define RCC_APB2ENR_TIM17EN   RCC_APB2ENR_TIM17EN_Msk
 
#define RCC_APB2ENR_SAI1EN_Pos   (21U)
 
#define RCC_APB2ENR_SAI1EN_Msk   (0x1UL << RCC_APB2ENR_SAI1EN_Pos)
 
#define RCC_APB2ENR_SAI1EN   RCC_APB2ENR_SAI1EN_Msk
 
#define RCC_APB2ENR_SAI2EN_Pos   (22U)
 
#define RCC_APB2ENR_SAI2EN_Msk   (0x1UL << RCC_APB2ENR_SAI2EN_Pos)
 
#define RCC_APB2ENR_SAI2EN   RCC_APB2ENR_SAI2EN_Msk
 
#define RCC_APB2ENR_DFSDM1EN_Pos   (24U)
 
#define RCC_APB2ENR_DFSDM1EN_Msk   (0x1UL << RCC_APB2ENR_DFSDM1EN_Pos)
 
#define RCC_APB2ENR_DFSDM1EN   RCC_APB2ENR_DFSDM1EN_Msk
 
#define RCC_AHB1SMENR_DMA1SMEN_Pos   (0U)
 
#define RCC_AHB1SMENR_DMA1SMEN_Msk   (0x1UL << RCC_AHB1SMENR_DMA1SMEN_Pos)
 
#define RCC_AHB1SMENR_DMA1SMEN   RCC_AHB1SMENR_DMA1SMEN_Msk
 
#define RCC_AHB1SMENR_DMA2SMEN_Pos   (1U)
 
#define RCC_AHB1SMENR_DMA2SMEN_Msk   (0x1UL << RCC_AHB1SMENR_DMA2SMEN_Pos)
 
#define RCC_AHB1SMENR_DMA2SMEN   RCC_AHB1SMENR_DMA2SMEN_Msk
 
#define RCC_AHB1SMENR_FLASHSMEN_Pos   (8U)
 
#define RCC_AHB1SMENR_FLASHSMEN_Msk   (0x1UL << RCC_AHB1SMENR_FLASHSMEN_Pos)
 
#define RCC_AHB1SMENR_FLASHSMEN   RCC_AHB1SMENR_FLASHSMEN_Msk
 
#define RCC_AHB1SMENR_SRAM1SMEN_Pos   (9U)
 
#define RCC_AHB1SMENR_SRAM1SMEN_Msk   (0x1UL << RCC_AHB1SMENR_SRAM1SMEN_Pos)
 
#define RCC_AHB1SMENR_SRAM1SMEN   RCC_AHB1SMENR_SRAM1SMEN_Msk
 
#define RCC_AHB1SMENR_CRCSMEN_Pos   (12U)
 
#define RCC_AHB1SMENR_CRCSMEN_Msk   (0x1UL << RCC_AHB1SMENR_CRCSMEN_Pos)
 
#define RCC_AHB1SMENR_CRCSMEN   RCC_AHB1SMENR_CRCSMEN_Msk
 
#define RCC_AHB1SMENR_TSCSMEN_Pos   (16U)
 
#define RCC_AHB1SMENR_TSCSMEN_Msk   (0x1UL << RCC_AHB1SMENR_TSCSMEN_Pos)
 
#define RCC_AHB1SMENR_TSCSMEN   RCC_AHB1SMENR_TSCSMEN_Msk
 
#define RCC_AHB2SMENR_GPIOASMEN_Pos   (0U)
 
#define RCC_AHB2SMENR_GPIOASMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIOASMEN_Pos)
 
#define RCC_AHB2SMENR_GPIOASMEN   RCC_AHB2SMENR_GPIOASMEN_Msk
 
#define RCC_AHB2SMENR_GPIOBSMEN_Pos   (1U)
 
#define RCC_AHB2SMENR_GPIOBSMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIOBSMEN_Pos)
 
#define RCC_AHB2SMENR_GPIOBSMEN   RCC_AHB2SMENR_GPIOBSMEN_Msk
 
#define RCC_AHB2SMENR_GPIOCSMEN_Pos   (2U)
 
#define RCC_AHB2SMENR_GPIOCSMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIOCSMEN_Pos)
 
#define RCC_AHB2SMENR_GPIOCSMEN   RCC_AHB2SMENR_GPIOCSMEN_Msk
 
#define RCC_AHB2SMENR_GPIODSMEN_Pos   (3U)
 
#define RCC_AHB2SMENR_GPIODSMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIODSMEN_Pos)
 
#define RCC_AHB2SMENR_GPIODSMEN   RCC_AHB2SMENR_GPIODSMEN_Msk
 
#define RCC_AHB2SMENR_GPIOESMEN_Pos   (4U)
 
#define RCC_AHB2SMENR_GPIOESMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIOESMEN_Pos)
 
#define RCC_AHB2SMENR_GPIOESMEN   RCC_AHB2SMENR_GPIOESMEN_Msk
 
#define RCC_AHB2SMENR_GPIOFSMEN_Pos   (5U)
 
#define RCC_AHB2SMENR_GPIOFSMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIOFSMEN_Pos)
 
#define RCC_AHB2SMENR_GPIOFSMEN   RCC_AHB2SMENR_GPIOFSMEN_Msk
 
#define RCC_AHB2SMENR_GPIOGSMEN_Pos   (6U)
 
#define RCC_AHB2SMENR_GPIOGSMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIOGSMEN_Pos)
 
#define RCC_AHB2SMENR_GPIOGSMEN   RCC_AHB2SMENR_GPIOGSMEN_Msk
 
#define RCC_AHB2SMENR_GPIOHSMEN_Pos   (7U)
 
#define RCC_AHB2SMENR_GPIOHSMEN_Msk   (0x1UL << RCC_AHB2SMENR_GPIOHSMEN_Pos)
 
#define RCC_AHB2SMENR_GPIOHSMEN   RCC_AHB2SMENR_GPIOHSMEN_Msk
 
#define RCC_AHB2SMENR_SRAM2SMEN_Pos   (9U)
 
#define RCC_AHB2SMENR_SRAM2SMEN_Msk   (0x1UL << RCC_AHB2SMENR_SRAM2SMEN_Pos)
 
#define RCC_AHB2SMENR_SRAM2SMEN   RCC_AHB2SMENR_SRAM2SMEN_Msk
 
#define RCC_AHB2SMENR_OTGFSSMEN_Pos   (12U)
 
#define RCC_AHB2SMENR_OTGFSSMEN_Msk   (0x1UL << RCC_AHB2SMENR_OTGFSSMEN_Pos)
 
#define RCC_AHB2SMENR_OTGFSSMEN   RCC_AHB2SMENR_OTGFSSMEN_Msk
 
#define RCC_AHB2SMENR_ADCSMEN_Pos   (13U)
 
#define RCC_AHB2SMENR_ADCSMEN_Msk   (0x1UL << RCC_AHB2SMENR_ADCSMEN_Pos)
 
#define RCC_AHB2SMENR_ADCSMEN   RCC_AHB2SMENR_ADCSMEN_Msk
 
#define RCC_AHB2SMENR_RNGSMEN_Pos   (18U)
 
#define RCC_AHB2SMENR_RNGSMEN_Msk   (0x1UL << RCC_AHB2SMENR_RNGSMEN_Pos)
 
#define RCC_AHB2SMENR_RNGSMEN   RCC_AHB2SMENR_RNGSMEN_Msk
 
#define RCC_AHB3SMENR_FMCSMEN_Pos   (0U)
 
#define RCC_AHB3SMENR_FMCSMEN_Msk   (0x1UL << RCC_AHB3SMENR_FMCSMEN_Pos)
 
#define RCC_AHB3SMENR_FMCSMEN   RCC_AHB3SMENR_FMCSMEN_Msk
 
#define RCC_AHB3SMENR_QSPISMEN_Pos   (8U)
 
#define RCC_AHB3SMENR_QSPISMEN_Msk   (0x1UL << RCC_AHB3SMENR_QSPISMEN_Pos)
 
#define RCC_AHB3SMENR_QSPISMEN   RCC_AHB3SMENR_QSPISMEN_Msk
 
#define RCC_APB1SMENR1_TIM2SMEN_Pos   (0U)
 
#define RCC_APB1SMENR1_TIM2SMEN_Msk   (0x1UL << RCC_APB1SMENR1_TIM2SMEN_Pos)
 
#define RCC_APB1SMENR1_TIM2SMEN   RCC_APB1SMENR1_TIM2SMEN_Msk
 
#define RCC_APB1SMENR1_TIM3SMEN_Pos   (1U)
 
#define RCC_APB1SMENR1_TIM3SMEN_Msk   (0x1UL << RCC_APB1SMENR1_TIM3SMEN_Pos)
 
#define RCC_APB1SMENR1_TIM3SMEN   RCC_APB1SMENR1_TIM3SMEN_Msk
 
#define RCC_APB1SMENR1_TIM4SMEN_Pos   (2U)
 
#define RCC_APB1SMENR1_TIM4SMEN_Msk   (0x1UL << RCC_APB1SMENR1_TIM4SMEN_Pos)
 
#define RCC_APB1SMENR1_TIM4SMEN   RCC_APB1SMENR1_TIM4SMEN_Msk
 
#define RCC_APB1SMENR1_TIM5SMEN_Pos   (3U)
 
#define RCC_APB1SMENR1_TIM5SMEN_Msk   (0x1UL << RCC_APB1SMENR1_TIM5SMEN_Pos)
 
#define RCC_APB1SMENR1_TIM5SMEN   RCC_APB1SMENR1_TIM5SMEN_Msk
 
#define RCC_APB1SMENR1_TIM6SMEN_Pos   (4U)
 
#define RCC_APB1SMENR1_TIM6SMEN_Msk   (0x1UL << RCC_APB1SMENR1_TIM6SMEN_Pos)
 
#define RCC_APB1SMENR1_TIM6SMEN   RCC_APB1SMENR1_TIM6SMEN_Msk
 
#define RCC_APB1SMENR1_TIM7SMEN_Pos   (5U)
 
#define RCC_APB1SMENR1_TIM7SMEN_Msk   (0x1UL << RCC_APB1SMENR1_TIM7SMEN_Pos)
 
#define RCC_APB1SMENR1_TIM7SMEN   RCC_APB1SMENR1_TIM7SMEN_Msk
 
#define RCC_APB1SMENR1_WWDGSMEN_Pos   (11U)
 
#define RCC_APB1SMENR1_WWDGSMEN_Msk   (0x1UL << RCC_APB1SMENR1_WWDGSMEN_Pos)
 
#define RCC_APB1SMENR1_WWDGSMEN   RCC_APB1SMENR1_WWDGSMEN_Msk
 
#define RCC_APB1SMENR1_SPI2SMEN_Pos   (14U)
 
#define RCC_APB1SMENR1_SPI2SMEN_Msk   (0x1UL << RCC_APB1SMENR1_SPI2SMEN_Pos)
 
#define RCC_APB1SMENR1_SPI2SMEN   RCC_APB1SMENR1_SPI2SMEN_Msk
 
#define RCC_APB1SMENR1_SPI3SMEN_Pos   (15U)
 
#define RCC_APB1SMENR1_SPI3SMEN_Msk   (0x1UL << RCC_APB1SMENR1_SPI3SMEN_Pos)
 
#define RCC_APB1SMENR1_SPI3SMEN   RCC_APB1SMENR1_SPI3SMEN_Msk
 
#define RCC_APB1SMENR1_USART2SMEN_Pos   (17U)
 
#define RCC_APB1SMENR1_USART2SMEN_Msk   (0x1UL << RCC_APB1SMENR1_USART2SMEN_Pos)
 
#define RCC_APB1SMENR1_USART2SMEN   RCC_APB1SMENR1_USART2SMEN_Msk
 
#define RCC_APB1SMENR1_USART3SMEN_Pos   (18U)
 
#define RCC_APB1SMENR1_USART3SMEN_Msk   (0x1UL << RCC_APB1SMENR1_USART3SMEN_Pos)
 
#define RCC_APB1SMENR1_USART3SMEN   RCC_APB1SMENR1_USART3SMEN_Msk
 
#define RCC_APB1SMENR1_UART4SMEN_Pos   (19U)
 
#define RCC_APB1SMENR1_UART4SMEN_Msk   (0x1UL << RCC_APB1SMENR1_UART4SMEN_Pos)
 
#define RCC_APB1SMENR1_UART4SMEN   RCC_APB1SMENR1_UART4SMEN_Msk
 
#define RCC_APB1SMENR1_UART5SMEN_Pos   (20U)
 
#define RCC_APB1SMENR1_UART5SMEN_Msk   (0x1UL << RCC_APB1SMENR1_UART5SMEN_Pos)
 
#define RCC_APB1SMENR1_UART5SMEN   RCC_APB1SMENR1_UART5SMEN_Msk
 
#define RCC_APB1SMENR1_I2C1SMEN_Pos   (21U)
 
#define RCC_APB1SMENR1_I2C1SMEN_Msk   (0x1UL << RCC_APB1SMENR1_I2C1SMEN_Pos)
 
#define RCC_APB1SMENR1_I2C1SMEN   RCC_APB1SMENR1_I2C1SMEN_Msk
 
#define RCC_APB1SMENR1_I2C2SMEN_Pos   (22U)
 
#define RCC_APB1SMENR1_I2C2SMEN_Msk   (0x1UL << RCC_APB1SMENR1_I2C2SMEN_Pos)
 
#define RCC_APB1SMENR1_I2C2SMEN   RCC_APB1SMENR1_I2C2SMEN_Msk
 
#define RCC_APB1SMENR1_I2C3SMEN_Pos   (23U)
 
#define RCC_APB1SMENR1_I2C3SMEN_Msk   (0x1UL << RCC_APB1SMENR1_I2C3SMEN_Pos)
 
#define RCC_APB1SMENR1_I2C3SMEN   RCC_APB1SMENR1_I2C3SMEN_Msk
 
#define RCC_APB1SMENR1_CAN1SMEN_Pos   (25U)
 
#define RCC_APB1SMENR1_CAN1SMEN_Msk   (0x1UL << RCC_APB1SMENR1_CAN1SMEN_Pos)
 
#define RCC_APB1SMENR1_CAN1SMEN   RCC_APB1SMENR1_CAN1SMEN_Msk
 
#define RCC_APB1SMENR1_PWRSMEN_Pos   (28U)
 
#define RCC_APB1SMENR1_PWRSMEN_Msk   (0x1UL << RCC_APB1SMENR1_PWRSMEN_Pos)
 
#define RCC_APB1SMENR1_PWRSMEN   RCC_APB1SMENR1_PWRSMEN_Msk
 
#define RCC_APB1SMENR1_DAC1SMEN_Pos   (29U)
 
#define RCC_APB1SMENR1_DAC1SMEN_Msk   (0x1UL << RCC_APB1SMENR1_DAC1SMEN_Pos)
 
#define RCC_APB1SMENR1_DAC1SMEN   RCC_APB1SMENR1_DAC1SMEN_Msk
 
#define RCC_APB1SMENR1_OPAMPSMEN_Pos   (30U)
 
#define RCC_APB1SMENR1_OPAMPSMEN_Msk   (0x1UL << RCC_APB1SMENR1_OPAMPSMEN_Pos)
 
#define RCC_APB1SMENR1_OPAMPSMEN   RCC_APB1SMENR1_OPAMPSMEN_Msk
 
#define RCC_APB1SMENR1_LPTIM1SMEN_Pos   (31U)
 
#define RCC_APB1SMENR1_LPTIM1SMEN_Msk   (0x1UL << RCC_APB1SMENR1_LPTIM1SMEN_Pos)
 
#define RCC_APB1SMENR1_LPTIM1SMEN   RCC_APB1SMENR1_LPTIM1SMEN_Msk
 
#define RCC_APB1SMENR2_LPUART1SMEN_Pos   (0U)
 
#define RCC_APB1SMENR2_LPUART1SMEN_Msk   (0x1UL << RCC_APB1SMENR2_LPUART1SMEN_Pos)
 
#define RCC_APB1SMENR2_LPUART1SMEN   RCC_APB1SMENR2_LPUART1SMEN_Msk
 
#define RCC_APB1SMENR2_SWPMI1SMEN_Pos   (2U)
 
#define RCC_APB1SMENR2_SWPMI1SMEN_Msk   (0x1UL << RCC_APB1SMENR2_SWPMI1SMEN_Pos)
 
#define RCC_APB1SMENR2_SWPMI1SMEN   RCC_APB1SMENR2_SWPMI1SMEN_Msk
 
#define RCC_APB1SMENR2_LPTIM2SMEN_Pos   (5U)
 
#define RCC_APB1SMENR2_LPTIM2SMEN_Msk   (0x1UL << RCC_APB1SMENR2_LPTIM2SMEN_Pos)
 
#define RCC_APB1SMENR2_LPTIM2SMEN   RCC_APB1SMENR2_LPTIM2SMEN_Msk
 
#define RCC_APB2SMENR_SYSCFGSMEN_Pos   (0U)
 
#define RCC_APB2SMENR_SYSCFGSMEN_Msk   (0x1UL << RCC_APB2SMENR_SYSCFGSMEN_Pos)
 
#define RCC_APB2SMENR_SYSCFGSMEN   RCC_APB2SMENR_SYSCFGSMEN_Msk
 
#define RCC_APB2SMENR_SDMMC1SMEN_Pos   (10U)
 
#define RCC_APB2SMENR_SDMMC1SMEN_Msk   (0x1UL << RCC_APB2SMENR_SDMMC1SMEN_Pos)
 
#define RCC_APB2SMENR_SDMMC1SMEN   RCC_APB2SMENR_SDMMC1SMEN_Msk
 
#define RCC_APB2SMENR_TIM1SMEN_Pos   (11U)
 
#define RCC_APB2SMENR_TIM1SMEN_Msk   (0x1UL << RCC_APB2SMENR_TIM1SMEN_Pos)
 
#define RCC_APB2SMENR_TIM1SMEN   RCC_APB2SMENR_TIM1SMEN_Msk
 
#define RCC_APB2SMENR_SPI1SMEN_Pos   (12U)
 
#define RCC_APB2SMENR_SPI1SMEN_Msk   (0x1UL << RCC_APB2SMENR_SPI1SMEN_Pos)
 
#define RCC_APB2SMENR_SPI1SMEN   RCC_APB2SMENR_SPI1SMEN_Msk
 
#define RCC_APB2SMENR_TIM8SMEN_Pos   (13U)
 
#define RCC_APB2SMENR_TIM8SMEN_Msk   (0x1UL << RCC_APB2SMENR_TIM8SMEN_Pos)
 
#define RCC_APB2SMENR_TIM8SMEN   RCC_APB2SMENR_TIM8SMEN_Msk
 
#define RCC_APB2SMENR_USART1SMEN_Pos   (14U)
 
#define RCC_APB2SMENR_USART1SMEN_Msk   (0x1UL << RCC_APB2SMENR_USART1SMEN_Pos)
 
#define RCC_APB2SMENR_USART1SMEN   RCC_APB2SMENR_USART1SMEN_Msk
 
#define RCC_APB2SMENR_TIM15SMEN_Pos   (16U)
 
#define RCC_APB2SMENR_TIM15SMEN_Msk   (0x1UL << RCC_APB2SMENR_TIM15SMEN_Pos)
 
#define RCC_APB2SMENR_TIM15SMEN   RCC_APB2SMENR_TIM15SMEN_Msk
 
#define RCC_APB2SMENR_TIM16SMEN_Pos   (17U)
 
#define RCC_APB2SMENR_TIM16SMEN_Msk   (0x1UL << RCC_APB2SMENR_TIM16SMEN_Pos)
 
#define RCC_APB2SMENR_TIM16SMEN   RCC_APB2SMENR_TIM16SMEN_Msk
 
#define RCC_APB2SMENR_TIM17SMEN_Pos   (18U)
 
#define RCC_APB2SMENR_TIM17SMEN_Msk   (0x1UL << RCC_APB2SMENR_TIM17SMEN_Pos)
 
#define RCC_APB2SMENR_TIM17SMEN   RCC_APB2SMENR_TIM17SMEN_Msk
 
#define RCC_APB2SMENR_SAI1SMEN_Pos   (21U)
 
#define RCC_APB2SMENR_SAI1SMEN_Msk   (0x1UL << RCC_APB2SMENR_SAI1SMEN_Pos)
 
#define RCC_APB2SMENR_SAI1SMEN   RCC_APB2SMENR_SAI1SMEN_Msk
 
#define RCC_APB2SMENR_SAI2SMEN_Pos   (22U)
 
#define RCC_APB2SMENR_SAI2SMEN_Msk   (0x1UL << RCC_APB2SMENR_SAI2SMEN_Pos)
 
#define RCC_APB2SMENR_SAI2SMEN   RCC_APB2SMENR_SAI2SMEN_Msk
 
#define RCC_APB2SMENR_DFSDM1SMEN_Pos   (24U)
 
#define RCC_APB2SMENR_DFSDM1SMEN_Msk   (0x1UL << RCC_APB2SMENR_DFSDM1SMEN_Pos)
 
#define RCC_APB2SMENR_DFSDM1SMEN   RCC_APB2SMENR_DFSDM1SMEN_Msk
 
#define RCC_CCIPR_USART1SEL_Pos   (0U)
 
#define RCC_CCIPR_USART1SEL_Msk   (0x3UL << RCC_CCIPR_USART1SEL_Pos)
 
#define RCC_CCIPR_USART1SEL   RCC_CCIPR_USART1SEL_Msk
 
#define RCC_CCIPR_USART1SEL_0   (0x1UL << RCC_CCIPR_USART1SEL_Pos)
 
#define RCC_CCIPR_USART1SEL_1   (0x2UL << RCC_CCIPR_USART1SEL_Pos)
 
#define RCC_CCIPR_USART2SEL_Pos   (2U)
 
#define RCC_CCIPR_USART2SEL_Msk   (0x3UL << RCC_CCIPR_USART2SEL_Pos)
 
#define RCC_CCIPR_USART2SEL   RCC_CCIPR_USART2SEL_Msk
 
#define RCC_CCIPR_USART2SEL_0   (0x1UL << RCC_CCIPR_USART2SEL_Pos)
 
#define RCC_CCIPR_USART2SEL_1   (0x2UL << RCC_CCIPR_USART2SEL_Pos)
 
#define RCC_CCIPR_USART3SEL_Pos   (4U)
 
#define RCC_CCIPR_USART3SEL_Msk   (0x3UL << RCC_CCIPR_USART3SEL_Pos)
 
#define RCC_CCIPR_USART3SEL   RCC_CCIPR_USART3SEL_Msk
 
#define RCC_CCIPR_USART3SEL_0   (0x1UL << RCC_CCIPR_USART3SEL_Pos)
 
#define RCC_CCIPR_USART3SEL_1   (0x2UL << RCC_CCIPR_USART3SEL_Pos)
 
#define RCC_CCIPR_UART4SEL_Pos   (6U)
 
#define RCC_CCIPR_UART4SEL_Msk   (0x3UL << RCC_CCIPR_UART4SEL_Pos)
 
#define RCC_CCIPR_UART4SEL   RCC_CCIPR_UART4SEL_Msk
 
#define RCC_CCIPR_UART4SEL_0   (0x1UL << RCC_CCIPR_UART4SEL_Pos)
 
#define RCC_CCIPR_UART4SEL_1   (0x2UL << RCC_CCIPR_UART4SEL_Pos)
 
#define RCC_CCIPR_UART5SEL_Pos   (8U)
 
#define RCC_CCIPR_UART5SEL_Msk   (0x3UL << RCC_CCIPR_UART5SEL_Pos)
 
#define RCC_CCIPR_UART5SEL   RCC_CCIPR_UART5SEL_Msk
 
#define RCC_CCIPR_UART5SEL_0   (0x1UL << RCC_CCIPR_UART5SEL_Pos)
 
#define RCC_CCIPR_UART5SEL_1   (0x2UL << RCC_CCIPR_UART5SEL_Pos)
 
#define RCC_CCIPR_LPUART1SEL_Pos   (10U)
 
#define RCC_CCIPR_LPUART1SEL_Msk   (0x3UL << RCC_CCIPR_LPUART1SEL_Pos)
 
#define RCC_CCIPR_LPUART1SEL   RCC_CCIPR_LPUART1SEL_Msk
 
#define RCC_CCIPR_LPUART1SEL_0   (0x1UL << RCC_CCIPR_LPUART1SEL_Pos)
 
#define RCC_CCIPR_LPUART1SEL_1   (0x2UL << RCC_CCIPR_LPUART1SEL_Pos)
 
#define RCC_CCIPR_I2C1SEL_Pos   (12U)
 
#define RCC_CCIPR_I2C1SEL_Msk   (0x3UL << RCC_CCIPR_I2C1SEL_Pos)
 
#define RCC_CCIPR_I2C1SEL   RCC_CCIPR_I2C1SEL_Msk
 
#define RCC_CCIPR_I2C1SEL_0   (0x1UL << RCC_CCIPR_I2C1SEL_Pos)
 
#define RCC_CCIPR_I2C1SEL_1   (0x2UL << RCC_CCIPR_I2C1SEL_Pos)
 
#define RCC_CCIPR_I2C2SEL_Pos   (14U)
 
#define RCC_CCIPR_I2C2SEL_Msk   (0x3UL << RCC_CCIPR_I2C2SEL_Pos)
 
#define RCC_CCIPR_I2C2SEL   RCC_CCIPR_I2C2SEL_Msk
 
#define RCC_CCIPR_I2C2SEL_0   (0x1UL << RCC_CCIPR_I2C2SEL_Pos)
 
#define RCC_CCIPR_I2C2SEL_1   (0x2UL << RCC_CCIPR_I2C2SEL_Pos)
 
#define RCC_CCIPR_I2C3SEL_Pos   (16U)
 
#define RCC_CCIPR_I2C3SEL_Msk   (0x3UL << RCC_CCIPR_I2C3SEL_Pos)
 
#define RCC_CCIPR_I2C3SEL   RCC_CCIPR_I2C3SEL_Msk
 
#define RCC_CCIPR_I2C3SEL_0   (0x1UL << RCC_CCIPR_I2C3SEL_Pos)
 
#define RCC_CCIPR_I2C3SEL_1   (0x2UL << RCC_CCIPR_I2C3SEL_Pos)
 
#define RCC_CCIPR_LPTIM1SEL_Pos   (18U)
 
#define RCC_CCIPR_LPTIM1SEL_Msk   (0x3UL << RCC_CCIPR_LPTIM1SEL_Pos)
 
#define RCC_CCIPR_LPTIM1SEL   RCC_CCIPR_LPTIM1SEL_Msk
 
#define RCC_CCIPR_LPTIM1SEL_0   (0x1UL << RCC_CCIPR_LPTIM1SEL_Pos)
 
#define RCC_CCIPR_LPTIM1SEL_1   (0x2UL << RCC_CCIPR_LPTIM1SEL_Pos)
 
#define RCC_CCIPR_LPTIM2SEL_Pos   (20U)
 
#define RCC_CCIPR_LPTIM2SEL_Msk   (0x3UL << RCC_CCIPR_LPTIM2SEL_Pos)
 
#define RCC_CCIPR_LPTIM2SEL   RCC_CCIPR_LPTIM2SEL_Msk
 
#define RCC_CCIPR_LPTIM2SEL_0   (0x1UL << RCC_CCIPR_LPTIM2SEL_Pos)
 
#define RCC_CCIPR_LPTIM2SEL_1   (0x2UL << RCC_CCIPR_LPTIM2SEL_Pos)
 
#define RCC_CCIPR_SAI1SEL_Pos   (22U)
 
#define RCC_CCIPR_SAI1SEL_Msk   (0x3UL << RCC_CCIPR_SAI1SEL_Pos)
 
#define RCC_CCIPR_SAI1SEL   RCC_CCIPR_SAI1SEL_Msk
 
#define RCC_CCIPR_SAI1SEL_0   (0x1UL << RCC_CCIPR_SAI1SEL_Pos)
 
#define RCC_CCIPR_SAI1SEL_1   (0x2UL << RCC_CCIPR_SAI1SEL_Pos)
 
#define RCC_CCIPR_SAI2SEL_Pos   (24U)
 
#define RCC_CCIPR_SAI2SEL_Msk   (0x3UL << RCC_CCIPR_SAI2SEL_Pos)
 
#define RCC_CCIPR_SAI2SEL   RCC_CCIPR_SAI2SEL_Msk
 
#define RCC_CCIPR_SAI2SEL_0   (0x1UL << RCC_CCIPR_SAI2SEL_Pos)
 
#define RCC_CCIPR_SAI2SEL_1   (0x2UL << RCC_CCIPR_SAI2SEL_Pos)
 
#define RCC_CCIPR_CLK48SEL_Pos   (26U)
 
#define RCC_CCIPR_CLK48SEL_Msk   (0x3UL << RCC_CCIPR_CLK48SEL_Pos)
 
#define RCC_CCIPR_CLK48SEL   RCC_CCIPR_CLK48SEL_Msk
 
#define RCC_CCIPR_CLK48SEL_0   (0x1UL << RCC_CCIPR_CLK48SEL_Pos)
 
#define RCC_CCIPR_CLK48SEL_1   (0x2UL << RCC_CCIPR_CLK48SEL_Pos)
 
#define RCC_CCIPR_ADCSEL_Pos   (28U)
 
#define RCC_CCIPR_ADCSEL_Msk   (0x3UL << RCC_CCIPR_ADCSEL_Pos)
 
#define RCC_CCIPR_ADCSEL   RCC_CCIPR_ADCSEL_Msk
 
#define RCC_CCIPR_ADCSEL_0   (0x1UL << RCC_CCIPR_ADCSEL_Pos)
 
#define RCC_CCIPR_ADCSEL_1   (0x2UL << RCC_CCIPR_ADCSEL_Pos)
 
#define RCC_CCIPR_SWPMI1SEL_Pos   (30U)
 
#define RCC_CCIPR_SWPMI1SEL_Msk   (0x1UL << RCC_CCIPR_SWPMI1SEL_Pos)
 
#define RCC_CCIPR_SWPMI1SEL   RCC_CCIPR_SWPMI1SEL_Msk
 
#define RCC_CCIPR_DFSDM1SEL_Pos   (31U)
 
#define RCC_CCIPR_DFSDM1SEL_Msk   (0x1UL << RCC_CCIPR_DFSDM1SEL_Pos)
 
#define RCC_CCIPR_DFSDM1SEL   RCC_CCIPR_DFSDM1SEL_Msk
 
#define RCC_BDCR_LSEON_Pos   (0U)
 
#define RCC_BDCR_LSEON_Msk   (0x1UL << RCC_BDCR_LSEON_Pos)
 
#define RCC_BDCR_LSEON   RCC_BDCR_LSEON_Msk
 
#define RCC_BDCR_LSERDY_Pos   (1U)
 
#define RCC_BDCR_LSERDY_Msk   (0x1UL << RCC_BDCR_LSERDY_Pos)
 
#define RCC_BDCR_LSERDY   RCC_BDCR_LSERDY_Msk
 
#define RCC_BDCR_LSEBYP_Pos   (2U)
 
#define RCC_BDCR_LSEBYP_Msk   (0x1UL << RCC_BDCR_LSEBYP_Pos)
 
#define RCC_BDCR_LSEBYP   RCC_BDCR_LSEBYP_Msk
 
#define RCC_BDCR_LSEDRV_Pos   (3U)
 
#define RCC_BDCR_LSEDRV_Msk   (0x3UL << RCC_BDCR_LSEDRV_Pos)
 
#define RCC_BDCR_LSEDRV   RCC_BDCR_LSEDRV_Msk
 
#define RCC_BDCR_LSEDRV_0   (0x1UL << RCC_BDCR_LSEDRV_Pos)
 
#define RCC_BDCR_LSEDRV_1   (0x2UL << RCC_BDCR_LSEDRV_Pos)
 
#define RCC_BDCR_LSECSSON_Pos   (5U)
 
#define RCC_BDCR_LSECSSON_Msk   (0x1UL << RCC_BDCR_LSECSSON_Pos)
 
#define RCC_BDCR_LSECSSON   RCC_BDCR_LSECSSON_Msk
 
#define RCC_BDCR_LSECSSD_Pos   (6U)
 
#define RCC_BDCR_LSECSSD_Msk   (0x1UL << RCC_BDCR_LSECSSD_Pos)
 
#define RCC_BDCR_LSECSSD   RCC_BDCR_LSECSSD_Msk
 
#define RCC_BDCR_RTCSEL_Pos   (8U)
 
#define RCC_BDCR_RTCSEL_Msk   (0x3UL << RCC_BDCR_RTCSEL_Pos)
 
#define RCC_BDCR_RTCSEL   RCC_BDCR_RTCSEL_Msk
 
#define RCC_BDCR_RTCSEL_0   (0x1UL << RCC_BDCR_RTCSEL_Pos)
 
#define RCC_BDCR_RTCSEL_1   (0x2UL << RCC_BDCR_RTCSEL_Pos)
 
#define RCC_BDCR_RTCEN_Pos   (15U)
 
#define RCC_BDCR_RTCEN_Msk   (0x1UL << RCC_BDCR_RTCEN_Pos)
 
#define RCC_BDCR_RTCEN   RCC_BDCR_RTCEN_Msk
 
#define RCC_BDCR_BDRST_Pos   (16U)
 
#define RCC_BDCR_BDRST_Msk   (0x1UL << RCC_BDCR_BDRST_Pos)
 
#define RCC_BDCR_BDRST   RCC_BDCR_BDRST_Msk
 
#define RCC_BDCR_LSCOEN_Pos   (24U)
 
#define RCC_BDCR_LSCOEN_Msk   (0x1UL << RCC_BDCR_LSCOEN_Pos)
 
#define RCC_BDCR_LSCOEN   RCC_BDCR_LSCOEN_Msk
 
#define RCC_BDCR_LSCOSEL_Pos   (25U)
 
#define RCC_BDCR_LSCOSEL_Msk   (0x1UL << RCC_BDCR_LSCOSEL_Pos)
 
#define RCC_BDCR_LSCOSEL   RCC_BDCR_LSCOSEL_Msk
 
#define RCC_CSR_LSION_Pos   (0U)
 
#define RCC_CSR_LSION_Msk   (0x1UL << RCC_CSR_LSION_Pos)
 
#define RCC_CSR_LSION   RCC_CSR_LSION_Msk
 
#define RCC_CSR_LSIRDY_Pos   (1U)
 
#define RCC_CSR_LSIRDY_Msk   (0x1UL << RCC_CSR_LSIRDY_Pos)
 
#define RCC_CSR_LSIRDY   RCC_CSR_LSIRDY_Msk
 
#define RCC_CSR_MSISRANGE_Pos   (8U)
 
#define RCC_CSR_MSISRANGE_Msk   (0xFUL << RCC_CSR_MSISRANGE_Pos)
 
#define RCC_CSR_MSISRANGE   RCC_CSR_MSISRANGE_Msk
 
#define RCC_CSR_MSISRANGE_1   (0x4UL << RCC_CSR_MSISRANGE_Pos)
 
#define RCC_CSR_MSISRANGE_2   (0x5UL << RCC_CSR_MSISRANGE_Pos)
 
#define RCC_CSR_MSISRANGE_4   (0x6UL << RCC_CSR_MSISRANGE_Pos)
 
#define RCC_CSR_MSISRANGE_8   (0x7UL << RCC_CSR_MSISRANGE_Pos)
 
#define RCC_CSR_RMVF_Pos   (23U)
 
#define RCC_CSR_RMVF_Msk   (0x1UL << RCC_CSR_RMVF_Pos)
 
#define RCC_CSR_RMVF   RCC_CSR_RMVF_Msk
 
#define RCC_CSR_FWRSTF_Pos   (24U)
 
#define RCC_CSR_FWRSTF_Msk   (0x1UL << RCC_CSR_FWRSTF_Pos)
 
#define RCC_CSR_FWRSTF   RCC_CSR_FWRSTF_Msk
 
#define RCC_CSR_OBLRSTF_Pos   (25U)
 
#define RCC_CSR_OBLRSTF_Msk   (0x1UL << RCC_CSR_OBLRSTF_Pos)
 
#define RCC_CSR_OBLRSTF   RCC_CSR_OBLRSTF_Msk
 
#define RCC_CSR_PINRSTF_Pos   (26U)
 
#define RCC_CSR_PINRSTF_Msk   (0x1UL << RCC_CSR_PINRSTF_Pos)
 
#define RCC_CSR_PINRSTF   RCC_CSR_PINRSTF_Msk
 
#define RCC_CSR_BORRSTF_Pos   (27U)
 
#define RCC_CSR_BORRSTF_Msk   (0x1UL << RCC_CSR_BORRSTF_Pos)
 
#define RCC_CSR_BORRSTF   RCC_CSR_BORRSTF_Msk
 
#define RCC_CSR_SFTRSTF_Pos   (28U)
 
#define RCC_CSR_SFTRSTF_Msk   (0x1UL << RCC_CSR_SFTRSTF_Pos)
 
#define RCC_CSR_SFTRSTF   RCC_CSR_SFTRSTF_Msk
 
#define RCC_CSR_IWDGRSTF_Pos   (29U)
 
#define RCC_CSR_IWDGRSTF_Msk   (0x1UL << RCC_CSR_IWDGRSTF_Pos)
 
#define RCC_CSR_IWDGRSTF   RCC_CSR_IWDGRSTF_Msk
 
#define RCC_CSR_WWDGRSTF_Pos   (30U)
 
#define RCC_CSR_WWDGRSTF_Msk   (0x1UL << RCC_CSR_WWDGRSTF_Pos)
 
#define RCC_CSR_WWDGRSTF   RCC_CSR_WWDGRSTF_Msk
 
#define RCC_CSR_LPWRRSTF_Pos   (31U)
 
#define RCC_CSR_LPWRRSTF_Msk   (0x1UL << RCC_CSR_LPWRRSTF_Pos)
 
#define RCC_CSR_LPWRRSTF   RCC_CSR_LPWRRSTF_Msk
 
#define RNG_CR_RNGEN_Pos   (2U)
 
#define RNG_CR_RNGEN_Msk   (0x1UL << RNG_CR_RNGEN_Pos)
 
#define RNG_CR_RNGEN   RNG_CR_RNGEN_Msk
 
#define RNG_CR_IE_Pos   (3U)
 
#define RNG_CR_IE_Msk   (0x1UL << RNG_CR_IE_Pos)
 
#define RNG_CR_IE   RNG_CR_IE_Msk
 
#define RNG_SR_DRDY_Pos   (0U)
 
#define RNG_SR_DRDY_Msk   (0x1UL << RNG_SR_DRDY_Pos)
 
#define RNG_SR_DRDY   RNG_SR_DRDY_Msk
 
#define RNG_SR_CECS_Pos   (1U)
 
#define RNG_SR_CECS_Msk   (0x1UL << RNG_SR_CECS_Pos)
 
#define RNG_SR_CECS   RNG_SR_CECS_Msk
 
#define RNG_SR_SECS_Pos   (2U)
 
#define RNG_SR_SECS_Msk   (0x1UL << RNG_SR_SECS_Pos)
 
#define RNG_SR_SECS   RNG_SR_SECS_Msk
 
#define RNG_SR_CEIS_Pos   (5U)
 
#define RNG_SR_CEIS_Msk   (0x1UL << RNG_SR_CEIS_Pos)
 
#define RNG_SR_CEIS   RNG_SR_CEIS_Msk
 
#define RNG_SR_SEIS_Pos   (6U)
 
#define RNG_SR_SEIS_Msk   (0x1UL << RNG_SR_SEIS_Pos)
 
#define RNG_SR_SEIS   RNG_SR_SEIS_Msk
 
#define RTC_TAMPER1_SUPPORT
 
#define RTC_TAMPER2_SUPPORT
 
#define RTC_TAMPER3_SUPPORT
 
#define RTC_WAKEUP_SUPPORT
 
#define RTC_BACKUP_SUPPORT
 
#define RTC_BKP_NUMBER   32U
 
#define RTC_TR_PM_Pos   (22U)
 
#define RTC_TR_PM_Msk   (0x1UL << RTC_TR_PM_Pos)
 
#define RTC_TR_PM   RTC_TR_PM_Msk
 
#define RTC_TR_HT_Pos   (20U)
 
#define RTC_TR_HT_Msk   (0x3UL << RTC_TR_HT_Pos)
 
#define RTC_TR_HT   RTC_TR_HT_Msk
 
#define RTC_TR_HT_0   (0x1UL << RTC_TR_HT_Pos)
 
#define RTC_TR_HT_1   (0x2UL << RTC_TR_HT_Pos)
 
#define RTC_TR_HU_Pos   (16U)
 
#define RTC_TR_HU_Msk   (0xFUL << RTC_TR_HU_Pos)
 
#define RTC_TR_HU   RTC_TR_HU_Msk
 
#define RTC_TR_HU_0   (0x1UL << RTC_TR_HU_Pos)
 
#define RTC_TR_HU_1   (0x2UL << RTC_TR_HU_Pos)
 
#define RTC_TR_HU_2   (0x4UL << RTC_TR_HU_Pos)
 
#define RTC_TR_HU_3   (0x8UL << RTC_TR_HU_Pos)
 
#define RTC_TR_MNT_Pos   (12U)
 
#define RTC_TR_MNT_Msk   (0x7UL << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNT   RTC_TR_MNT_Msk
 
#define RTC_TR_MNT_0   (0x1UL << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNT_1   (0x2UL << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNT_2   (0x4UL << RTC_TR_MNT_Pos)
 
#define RTC_TR_MNU_Pos   (8U)
 
#define RTC_TR_MNU_Msk   (0xFUL << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU   RTC_TR_MNU_Msk
 
#define RTC_TR_MNU_0   (0x1UL << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU_1   (0x2UL << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU_2   (0x4UL << RTC_TR_MNU_Pos)
 
#define RTC_TR_MNU_3   (0x8UL << RTC_TR_MNU_Pos)
 
#define RTC_TR_ST_Pos   (4U)
 
#define RTC_TR_ST_Msk   (0x7UL << RTC_TR_ST_Pos)
 
#define RTC_TR_ST   RTC_TR_ST_Msk
 
#define RTC_TR_ST_0   (0x1UL << RTC_TR_ST_Pos)
 
#define RTC_TR_ST_1   (0x2UL << RTC_TR_ST_Pos)
 
#define RTC_TR_ST_2   (0x4UL << RTC_TR_ST_Pos)
 
#define RTC_TR_SU_Pos   (0U)
 
#define RTC_TR_SU_Msk   (0xFUL << RTC_TR_SU_Pos)
 
#define RTC_TR_SU   RTC_TR_SU_Msk
 
#define RTC_TR_SU_0   (0x1UL << RTC_TR_SU_Pos)
 
#define RTC_TR_SU_1   (0x2UL << RTC_TR_SU_Pos)
 
#define RTC_TR_SU_2   (0x4UL << RTC_TR_SU_Pos)
 
#define RTC_TR_SU_3   (0x8UL << RTC_TR_SU_Pos)
 
#define RTC_DR_YT_Pos   (20U)
 
#define RTC_DR_YT_Msk   (0xFUL << RTC_DR_YT_Pos)
 
#define RTC_DR_YT   RTC_DR_YT_Msk
 
#define RTC_DR_YT_0   (0x1UL << RTC_DR_YT_Pos)
 
#define RTC_DR_YT_1   (0x2UL << RTC_DR_YT_Pos)
 
#define RTC_DR_YT_2   (0x4UL << RTC_DR_YT_Pos)
 
#define RTC_DR_YT_3   (0x8UL << RTC_DR_YT_Pos)
 
#define RTC_DR_YU_Pos   (16U)
 
#define RTC_DR_YU_Msk   (0xFUL << RTC_DR_YU_Pos)
 
#define RTC_DR_YU   RTC_DR_YU_Msk
 
#define RTC_DR_YU_0   (0x1UL << RTC_DR_YU_Pos)
 
#define RTC_DR_YU_1   (0x2UL << RTC_DR_YU_Pos)
 
#define RTC_DR_YU_2   (0x4UL << RTC_DR_YU_Pos)
 
#define RTC_DR_YU_3   (0x8UL << RTC_DR_YU_Pos)
 
#define RTC_DR_WDU_Pos   (13U)
 
#define RTC_DR_WDU_Msk   (0x7UL << RTC_DR_WDU_Pos)
 
#define RTC_DR_WDU   RTC_DR_WDU_Msk
 
#define RTC_DR_WDU_0   (0x1UL << RTC_DR_WDU_Pos)
 
#define RTC_DR_WDU_1   (0x2UL << RTC_DR_WDU_Pos)
 
#define RTC_DR_WDU_2   (0x4UL << RTC_DR_WDU_Pos)
 
#define RTC_DR_MT_Pos   (12U)
 
#define RTC_DR_MT_Msk   (0x1UL << RTC_DR_MT_Pos)
 
#define RTC_DR_MT   RTC_DR_MT_Msk
 
#define RTC_DR_MU_Pos   (8U)
 
#define RTC_DR_MU_Msk   (0xFUL << RTC_DR_MU_Pos)
 
#define RTC_DR_MU   RTC_DR_MU_Msk
 
#define RTC_DR_MU_0   (0x1UL << RTC_DR_MU_Pos)
 
#define RTC_DR_MU_1   (0x2UL << RTC_DR_MU_Pos)
 
#define RTC_DR_MU_2   (0x4UL << RTC_DR_MU_Pos)
 
#define RTC_DR_MU_3   (0x8UL << RTC_DR_MU_Pos)
 
#define RTC_DR_DT_Pos   (4U)
 
#define RTC_DR_DT_Msk   (0x3UL << RTC_DR_DT_Pos)
 
#define RTC_DR_DT   RTC_DR_DT_Msk
 
#define RTC_DR_DT_0   (0x1UL << RTC_DR_DT_Pos)
 
#define RTC_DR_DT_1   (0x2UL << RTC_DR_DT_Pos)
 
#define RTC_DR_DU_Pos   (0U)
 
#define RTC_DR_DU_Msk   (0xFUL << RTC_DR_DU_Pos)
 
#define RTC_DR_DU   RTC_DR_DU_Msk
 
#define RTC_DR_DU_0   (0x1UL << RTC_DR_DU_Pos)
 
#define RTC_DR_DU_1   (0x2UL << RTC_DR_DU_Pos)
 
#define RTC_DR_DU_2   (0x4UL << RTC_DR_DU_Pos)
 
#define RTC_DR_DU_3   (0x8UL << RTC_DR_DU_Pos)
 
#define RTC_CR_ITSE_Pos   (24U)
 
#define RTC_CR_ITSE_Msk   (0x1UL << RTC_CR_ITSE_Pos)
 
#define RTC_CR_ITSE   RTC_CR_ITSE_Msk
 
#define RTC_CR_COE_Pos   (23U)
 
#define RTC_CR_COE_Msk   (0x1UL << RTC_CR_COE_Pos)
 
#define RTC_CR_COE   RTC_CR_COE_Msk
 
#define RTC_CR_OSEL_Pos   (21U)
 
#define RTC_CR_OSEL_Msk   (0x3UL << RTC_CR_OSEL_Pos)
 
#define RTC_CR_OSEL   RTC_CR_OSEL_Msk
 
#define RTC_CR_OSEL_0   (0x1UL << RTC_CR_OSEL_Pos)
 
#define RTC_CR_OSEL_1   (0x2UL << RTC_CR_OSEL_Pos)
 
#define RTC_CR_POL_Pos   (20U)
 
#define RTC_CR_POL_Msk   (0x1UL << RTC_CR_POL_Pos)
 
#define RTC_CR_POL   RTC_CR_POL_Msk
 
#define RTC_CR_COSEL_Pos   (19U)
 
#define RTC_CR_COSEL_Msk   (0x1UL << RTC_CR_COSEL_Pos)
 
#define RTC_CR_COSEL   RTC_CR_COSEL_Msk
 
#define RTC_CR_BKP_Pos   (18U)
 
#define RTC_CR_BKP_Msk   (0x1UL << RTC_CR_BKP_Pos)
 
#define RTC_CR_BKP   RTC_CR_BKP_Msk
 
#define RTC_CR_SUB1H_Pos   (17U)
 
#define RTC_CR_SUB1H_Msk   (0x1UL << RTC_CR_SUB1H_Pos)
 
#define RTC_CR_SUB1H   RTC_CR_SUB1H_Msk
 
#define RTC_CR_ADD1H_Pos   (16U)
 
#define RTC_CR_ADD1H_Msk   (0x1UL << RTC_CR_ADD1H_Pos)
 
#define RTC_CR_ADD1H   RTC_CR_ADD1H_Msk
 
#define RTC_CR_TSIE_Pos   (15U)
 
#define RTC_CR_TSIE_Msk   (0x1UL << RTC_CR_TSIE_Pos)
 
#define RTC_CR_TSIE   RTC_CR_TSIE_Msk
 
#define RTC_CR_WUTIE_Pos   (14U)
 
#define RTC_CR_WUTIE_Msk   (0x1UL << RTC_CR_WUTIE_Pos)
 
#define RTC_CR_WUTIE   RTC_CR_WUTIE_Msk
 
#define RTC_CR_ALRBIE_Pos   (13U)
 
#define RTC_CR_ALRBIE_Msk   (0x1UL << RTC_CR_ALRBIE_Pos)
 
#define RTC_CR_ALRBIE   RTC_CR_ALRBIE_Msk
 
#define RTC_CR_ALRAIE_Pos   (12U)
 
#define RTC_CR_ALRAIE_Msk   (0x1UL << RTC_CR_ALRAIE_Pos)
 
#define RTC_CR_ALRAIE   RTC_CR_ALRAIE_Msk
 
#define RTC_CR_TSE_Pos   (11U)
 
#define RTC_CR_TSE_Msk   (0x1UL << RTC_CR_TSE_Pos)
 
#define RTC_CR_TSE   RTC_CR_TSE_Msk
 
#define RTC_CR_WUTE_Pos   (10U)
 
#define RTC_CR_WUTE_Msk   (0x1UL << RTC_CR_WUTE_Pos)
 
#define RTC_CR_WUTE   RTC_CR_WUTE_Msk
 
#define RTC_CR_ALRBE_Pos   (9U)
 
#define RTC_CR_ALRBE_Msk   (0x1UL << RTC_CR_ALRBE_Pos)
 
#define RTC_CR_ALRBE   RTC_CR_ALRBE_Msk
 
#define RTC_CR_ALRAE_Pos   (8U)
 
#define RTC_CR_ALRAE_Msk   (0x1UL << RTC_CR_ALRAE_Pos)
 
#define RTC_CR_ALRAE   RTC_CR_ALRAE_Msk
 
#define RTC_CR_FMT_Pos   (6U)
 
#define RTC_CR_FMT_Msk   (0x1UL << RTC_CR_FMT_Pos)
 
#define RTC_CR_FMT   RTC_CR_FMT_Msk
 
#define RTC_CR_BYPSHAD_Pos   (5U)
 
#define RTC_CR_BYPSHAD_Msk   (0x1UL << RTC_CR_BYPSHAD_Pos)
 
#define RTC_CR_BYPSHAD   RTC_CR_BYPSHAD_Msk
 
#define RTC_CR_REFCKON_Pos   (4U)
 
#define RTC_CR_REFCKON_Msk   (0x1UL << RTC_CR_REFCKON_Pos)
 
#define RTC_CR_REFCKON   RTC_CR_REFCKON_Msk
 
#define RTC_CR_TSEDGE_Pos   (3U)
 
#define RTC_CR_TSEDGE_Msk   (0x1UL << RTC_CR_TSEDGE_Pos)
 
#define RTC_CR_TSEDGE   RTC_CR_TSEDGE_Msk
 
#define RTC_CR_WUCKSEL_Pos   (0U)
 
#define RTC_CR_WUCKSEL_Msk   (0x7UL << RTC_CR_WUCKSEL_Pos)
 
#define RTC_CR_WUCKSEL   RTC_CR_WUCKSEL_Msk
 
#define RTC_CR_WUCKSEL_0   (0x1UL << RTC_CR_WUCKSEL_Pos)
 
#define RTC_CR_WUCKSEL_1   (0x2UL << RTC_CR_WUCKSEL_Pos)
 
#define RTC_CR_WUCKSEL_2   (0x4UL << RTC_CR_WUCKSEL_Pos)
 
#define RTC_CR_BCK_Pos   RTC_CR_BKP_Pos
 
#define RTC_CR_BCK_Msk   RTC_CR_BKP_Msk
 
#define RTC_CR_BCK   RTC_CR_BKP
 
#define RTC_ISR_ITSF_Pos   (17U)
 
#define RTC_ISR_ITSF_Msk   (0x1UL << RTC_ISR_ITSF_Pos)
 
#define RTC_ISR_ITSF   RTC_ISR_ITSF_Msk
 
#define RTC_ISR_RECALPF_Pos   (16U)
 
#define RTC_ISR_RECALPF_Msk   (0x1UL << RTC_ISR_RECALPF_Pos)
 
#define RTC_ISR_RECALPF   RTC_ISR_RECALPF_Msk
 
#define RTC_ISR_TAMP3F_Pos   (15U)
 
#define RTC_ISR_TAMP3F_Msk   (0x1UL << RTC_ISR_TAMP3F_Pos)
 
#define RTC_ISR_TAMP3F   RTC_ISR_TAMP3F_Msk
 
#define RTC_ISR_TAMP2F_Pos   (14U)
 
#define RTC_ISR_TAMP2F_Msk   (0x1UL << RTC_ISR_TAMP2F_Pos)
 
#define RTC_ISR_TAMP2F   RTC_ISR_TAMP2F_Msk
 
#define RTC_ISR_TAMP1F_Pos   (13U)
 
#define RTC_ISR_TAMP1F_Msk   (0x1UL << RTC_ISR_TAMP1F_Pos)
 
#define RTC_ISR_TAMP1F   RTC_ISR_TAMP1F_Msk
 
#define RTC_ISR_TSOVF_Pos   (12U)
 
#define RTC_ISR_TSOVF_Msk   (0x1UL << RTC_ISR_TSOVF_Pos)
 
#define RTC_ISR_TSOVF   RTC_ISR_TSOVF_Msk
 
#define RTC_ISR_TSF_Pos   (11U)
 
#define RTC_ISR_TSF_Msk   (0x1UL << RTC_ISR_TSF_Pos)
 
#define RTC_ISR_TSF   RTC_ISR_TSF_Msk
 
#define RTC_ISR_WUTF_Pos   (10U)
 
#define RTC_ISR_WUTF_Msk   (0x1UL << RTC_ISR_WUTF_Pos)
 
#define RTC_ISR_WUTF   RTC_ISR_WUTF_Msk
 
#define RTC_ISR_ALRBF_Pos   (9U)
 
#define RTC_ISR_ALRBF_Msk   (0x1UL << RTC_ISR_ALRBF_Pos)
 
#define RTC_ISR_ALRBF   RTC_ISR_ALRBF_Msk
 
#define RTC_ISR_ALRAF_Pos   (8U)
 
#define RTC_ISR_ALRAF_Msk   (0x1UL << RTC_ISR_ALRAF_Pos)
 
#define RTC_ISR_ALRAF   RTC_ISR_ALRAF_Msk
 
#define RTC_ISR_INIT_Pos   (7U)
 
#define RTC_ISR_INIT_Msk   (0x1UL << RTC_ISR_INIT_Pos)
 
#define RTC_ISR_INIT   RTC_ISR_INIT_Msk
 
#define RTC_ISR_INITF_Pos   (6U)
 
#define RTC_ISR_INITF_Msk   (0x1UL << RTC_ISR_INITF_Pos)
 
#define RTC_ISR_INITF   RTC_ISR_INITF_Msk
 
#define RTC_ISR_RSF_Pos   (5U)
 
#define RTC_ISR_RSF_Msk   (0x1UL << RTC_ISR_RSF_Pos)
 
#define RTC_ISR_RSF   RTC_ISR_RSF_Msk
 
#define RTC_ISR_INITS_Pos   (4U)
 
#define RTC_ISR_INITS_Msk   (0x1UL << RTC_ISR_INITS_Pos)
 
#define RTC_ISR_INITS   RTC_ISR_INITS_Msk
 
#define RTC_ISR_SHPF_Pos   (3U)
 
#define RTC_ISR_SHPF_Msk   (0x1UL << RTC_ISR_SHPF_Pos)
 
#define RTC_ISR_SHPF   RTC_ISR_SHPF_Msk
 
#define RTC_ISR_WUTWF_Pos   (2U)
 
#define RTC_ISR_WUTWF_Msk   (0x1UL << RTC_ISR_WUTWF_Pos)
 
#define RTC_ISR_WUTWF   RTC_ISR_WUTWF_Msk
 
#define RTC_ISR_ALRBWF_Pos   (1U)
 
#define RTC_ISR_ALRBWF_Msk   (0x1UL << RTC_ISR_ALRBWF_Pos)
 
#define RTC_ISR_ALRBWF   RTC_ISR_ALRBWF_Msk
 
#define RTC_ISR_ALRAWF_Pos   (0U)
 
#define RTC_ISR_ALRAWF_Msk   (0x1UL << RTC_ISR_ALRAWF_Pos)
 
#define RTC_ISR_ALRAWF   RTC_ISR_ALRAWF_Msk
 
#define RTC_PRER_PREDIV_A_Pos   (16U)
 
#define RTC_PRER_PREDIV_A_Msk   (0x7FUL << RTC_PRER_PREDIV_A_Pos)
 
#define RTC_PRER_PREDIV_A   RTC_PRER_PREDIV_A_Msk
 
#define RTC_PRER_PREDIV_S_Pos   (0U)
 
#define RTC_PRER_PREDIV_S_Msk   (0x7FFFUL << RTC_PRER_PREDIV_S_Pos)
 
#define RTC_PRER_PREDIV_S   RTC_PRER_PREDIV_S_Msk
 
#define RTC_WUTR_WUT_Pos   (0U)
 
#define RTC_WUTR_WUT_Msk   (0xFFFFUL << RTC_WUTR_WUT_Pos)
 
#define RTC_WUTR_WUT   RTC_WUTR_WUT_Msk
 
#define RTC_ALRMAR_MSK4_Pos   (31U)
 
#define RTC_ALRMAR_MSK4_Msk   (0x1UL << RTC_ALRMAR_MSK4_Pos)
 
#define RTC_ALRMAR_MSK4   RTC_ALRMAR_MSK4_Msk
 
#define RTC_ALRMAR_WDSEL_Pos   (30U)
 
#define RTC_ALRMAR_WDSEL_Msk   (0x1UL << RTC_ALRMAR_WDSEL_Pos)
 
#define RTC_ALRMAR_WDSEL   RTC_ALRMAR_WDSEL_Msk
 
#define RTC_ALRMAR_DT_Pos   (28U)
 
#define RTC_ALRMAR_DT_Msk   (0x3UL << RTC_ALRMAR_DT_Pos)
 
#define RTC_ALRMAR_DT   RTC_ALRMAR_DT_Msk
 
#define RTC_ALRMAR_DT_0   (0x1UL << RTC_ALRMAR_DT_Pos)
 
#define RTC_ALRMAR_DT_1   (0x2UL << RTC_ALRMAR_DT_Pos)
 
#define RTC_ALRMAR_DU_Pos   (24U)
 
#define RTC_ALRMAR_DU_Msk   (0xFUL << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU   RTC_ALRMAR_DU_Msk
 
#define RTC_ALRMAR_DU_0   (0x1UL << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU_1   (0x2UL << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU_2   (0x4UL << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_DU_3   (0x8UL << RTC_ALRMAR_DU_Pos)
 
#define RTC_ALRMAR_MSK3_Pos   (23U)
 
#define RTC_ALRMAR_MSK3_Msk   (0x1UL << RTC_ALRMAR_MSK3_Pos)
 
#define RTC_ALRMAR_MSK3   RTC_ALRMAR_MSK3_Msk
 
#define RTC_ALRMAR_PM_Pos   (22U)
 
#define RTC_ALRMAR_PM_Msk   (0x1UL << RTC_ALRMAR_PM_Pos)
 
#define RTC_ALRMAR_PM   RTC_ALRMAR_PM_Msk
 
#define RTC_ALRMAR_HT_Pos   (20U)
 
#define RTC_ALRMAR_HT_Msk   (0x3UL << RTC_ALRMAR_HT_Pos)
 
#define RTC_ALRMAR_HT   RTC_ALRMAR_HT_Msk
 
#define RTC_ALRMAR_HT_0   (0x1UL << RTC_ALRMAR_HT_Pos)
 
#define RTC_ALRMAR_HT_1   (0x2UL << RTC_ALRMAR_HT_Pos)
 
#define RTC_ALRMAR_HU_Pos   (16U)
 
#define RTC_ALRMAR_HU_Msk   (0xFUL << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU   RTC_ALRMAR_HU_Msk
 
#define RTC_ALRMAR_HU_0   (0x1UL << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU_1   (0x2UL << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU_2   (0x4UL << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_HU_3   (0x8UL << RTC_ALRMAR_HU_Pos)
 
#define RTC_ALRMAR_MSK2_Pos   (15U)
 
#define RTC_ALRMAR_MSK2_Msk   (0x1UL << RTC_ALRMAR_MSK2_Pos)
 
#define RTC_ALRMAR_MSK2   RTC_ALRMAR_MSK2_Msk
 
#define RTC_ALRMAR_MNT_Pos   (12U)
 
#define RTC_ALRMAR_MNT_Msk   (0x7UL << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNT   RTC_ALRMAR_MNT_Msk
 
#define RTC_ALRMAR_MNT_0   (0x1UL << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNT_1   (0x2UL << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNT_2   (0x4UL << RTC_ALRMAR_MNT_Pos)
 
#define RTC_ALRMAR_MNU_Pos   (8U)
 
#define RTC_ALRMAR_MNU_Msk   (0xFUL << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU   RTC_ALRMAR_MNU_Msk
 
#define RTC_ALRMAR_MNU_0   (0x1UL << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU_1   (0x2UL << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU_2   (0x4UL << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MNU_3   (0x8UL << RTC_ALRMAR_MNU_Pos)
 
#define RTC_ALRMAR_MSK1_Pos   (7U)
 
#define RTC_ALRMAR_MSK1_Msk   (0x1UL << RTC_ALRMAR_MSK1_Pos)
 
#define RTC_ALRMAR_MSK1   RTC_ALRMAR_MSK1_Msk
 
#define RTC_ALRMAR_ST_Pos   (4U)
 
#define RTC_ALRMAR_ST_Msk   (0x7UL << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_ST   RTC_ALRMAR_ST_Msk
 
#define RTC_ALRMAR_ST_0   (0x1UL << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_ST_1   (0x2UL << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_ST_2   (0x4UL << RTC_ALRMAR_ST_Pos)
 
#define RTC_ALRMAR_SU_Pos   (0U)
 
#define RTC_ALRMAR_SU_Msk   (0xFUL << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU   RTC_ALRMAR_SU_Msk
 
#define RTC_ALRMAR_SU_0   (0x1UL << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU_1   (0x2UL << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU_2   (0x4UL << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMAR_SU_3   (0x8UL << RTC_ALRMAR_SU_Pos)
 
#define RTC_ALRMBR_MSK4_Pos   (31U)
 
#define RTC_ALRMBR_MSK4_Msk   (0x1UL << RTC_ALRMBR_MSK4_Pos)
 
#define RTC_ALRMBR_MSK4   RTC_ALRMBR_MSK4_Msk
 
#define RTC_ALRMBR_WDSEL_Pos   (30U)
 
#define RTC_ALRMBR_WDSEL_Msk   (0x1UL << RTC_ALRMBR_WDSEL_Pos)
 
#define RTC_ALRMBR_WDSEL   RTC_ALRMBR_WDSEL_Msk
 
#define RTC_ALRMBR_DT_Pos   (28U)
 
#define RTC_ALRMBR_DT_Msk   (0x3UL << RTC_ALRMBR_DT_Pos)
 
#define RTC_ALRMBR_DT   RTC_ALRMBR_DT_Msk
 
#define RTC_ALRMBR_DT_0   (0x1UL << RTC_ALRMBR_DT_Pos)
 
#define RTC_ALRMBR_DT_1   (0x2UL << RTC_ALRMBR_DT_Pos)
 
#define RTC_ALRMBR_DU_Pos   (24U)
 
#define RTC_ALRMBR_DU_Msk   (0xFUL << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU   RTC_ALRMBR_DU_Msk
 
#define RTC_ALRMBR_DU_0   (0x1UL << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU_1   (0x2UL << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU_2   (0x4UL << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_DU_3   (0x8UL << RTC_ALRMBR_DU_Pos)
 
#define RTC_ALRMBR_MSK3_Pos   (23U)
 
#define RTC_ALRMBR_MSK3_Msk   (0x1UL << RTC_ALRMBR_MSK3_Pos)
 
#define RTC_ALRMBR_MSK3   RTC_ALRMBR_MSK3_Msk
 
#define RTC_ALRMBR_PM_Pos   (22U)
 
#define RTC_ALRMBR_PM_Msk   (0x1UL << RTC_ALRMBR_PM_Pos)
 
#define RTC_ALRMBR_PM   RTC_ALRMBR_PM_Msk
 
#define RTC_ALRMBR_HT_Pos   (20U)
 
#define RTC_ALRMBR_HT_Msk   (0x3UL << RTC_ALRMBR_HT_Pos)
 
#define RTC_ALRMBR_HT   RTC_ALRMBR_HT_Msk
 
#define RTC_ALRMBR_HT_0   (0x1UL << RTC_ALRMBR_HT_Pos)
 
#define RTC_ALRMBR_HT_1   (0x2UL << RTC_ALRMBR_HT_Pos)
 
#define RTC_ALRMBR_HU_Pos   (16U)
 
#define RTC_ALRMBR_HU_Msk   (0xFUL << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU   RTC_ALRMBR_HU_Msk
 
#define RTC_ALRMBR_HU_0   (0x1UL << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU_1   (0x2UL << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU_2   (0x4UL << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_HU_3   (0x8UL << RTC_ALRMBR_HU_Pos)
 
#define RTC_ALRMBR_MSK2_Pos   (15U)
 
#define RTC_ALRMBR_MSK2_Msk   (0x1UL << RTC_ALRMBR_MSK2_Pos)
 
#define RTC_ALRMBR_MSK2   RTC_ALRMBR_MSK2_Msk
 
#define RTC_ALRMBR_MNT_Pos   (12U)
 
#define RTC_ALRMBR_MNT_Msk   (0x7UL << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNT   RTC_ALRMBR_MNT_Msk
 
#define RTC_ALRMBR_MNT_0   (0x1UL << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNT_1   (0x2UL << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNT_2   (0x4UL << RTC_ALRMBR_MNT_Pos)
 
#define RTC_ALRMBR_MNU_Pos   (8U)
 
#define RTC_ALRMBR_MNU_Msk   (0xFUL << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU   RTC_ALRMBR_MNU_Msk
 
#define RTC_ALRMBR_MNU_0   (0x1UL << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU_1   (0x2UL << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU_2   (0x4UL << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MNU_3   (0x8UL << RTC_ALRMBR_MNU_Pos)
 
#define RTC_ALRMBR_MSK1_Pos   (7U)
 
#define RTC_ALRMBR_MSK1_Msk   (0x1UL << RTC_ALRMBR_MSK1_Pos)
 
#define RTC_ALRMBR_MSK1   RTC_ALRMBR_MSK1_Msk
 
#define RTC_ALRMBR_ST_Pos   (4U)
 
#define RTC_ALRMBR_ST_Msk   (0x7UL << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_ST   RTC_ALRMBR_ST_Msk
 
#define RTC_ALRMBR_ST_0   (0x1UL << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_ST_1   (0x2UL << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_ST_2   (0x4UL << RTC_ALRMBR_ST_Pos)
 
#define RTC_ALRMBR_SU_Pos   (0U)
 
#define RTC_ALRMBR_SU_Msk   (0xFUL << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU   RTC_ALRMBR_SU_Msk
 
#define RTC_ALRMBR_SU_0   (0x1UL << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU_1   (0x2UL << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU_2   (0x4UL << RTC_ALRMBR_SU_Pos)
 
#define RTC_ALRMBR_SU_3   (0x8UL << RTC_ALRMBR_SU_Pos)
 
#define RTC_WPR_KEY_Pos   (0U)
 
#define RTC_WPR_KEY_Msk   (0xFFUL << RTC_WPR_KEY_Pos)
 
#define RTC_WPR_KEY   RTC_WPR_KEY_Msk
 
#define RTC_SSR_SS_Pos   (0U)
 
#define RTC_SSR_SS_Msk   (0xFFFFUL << RTC_SSR_SS_Pos)
 
#define RTC_SSR_SS   RTC_SSR_SS_Msk
 
#define RTC_SHIFTR_SUBFS_Pos   (0U)
 
#define RTC_SHIFTR_SUBFS_Msk   (0x7FFFUL << RTC_SHIFTR_SUBFS_Pos)
 
#define RTC_SHIFTR_SUBFS   RTC_SHIFTR_SUBFS_Msk
 
#define RTC_SHIFTR_ADD1S_Pos   (31U)
 
#define RTC_SHIFTR_ADD1S_Msk   (0x1UL << RTC_SHIFTR_ADD1S_Pos)
 
#define RTC_SHIFTR_ADD1S   RTC_SHIFTR_ADD1S_Msk
 
#define RTC_TSTR_PM_Pos   (22U)
 
#define RTC_TSTR_PM_Msk   (0x1UL << RTC_TSTR_PM_Pos)
 
#define RTC_TSTR_PM   RTC_TSTR_PM_Msk
 
#define RTC_TSTR_HT_Pos   (20U)
 
#define RTC_TSTR_HT_Msk   (0x3UL << RTC_TSTR_HT_Pos)
 
#define RTC_TSTR_HT   RTC_TSTR_HT_Msk
 
#define RTC_TSTR_HT_0   (0x1UL << RTC_TSTR_HT_Pos)
 
#define RTC_TSTR_HT_1   (0x2UL << RTC_TSTR_HT_Pos)
 
#define RTC_TSTR_HU_Pos   (16U)
 
#define RTC_TSTR_HU_Msk   (0xFUL << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU   RTC_TSTR_HU_Msk
 
#define RTC_TSTR_HU_0   (0x1UL << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU_1   (0x2UL << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU_2   (0x4UL << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_HU_3   (0x8UL << RTC_TSTR_HU_Pos)
 
#define RTC_TSTR_MNT_Pos   (12U)
 
#define RTC_TSTR_MNT_Msk   (0x7UL << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNT   RTC_TSTR_MNT_Msk
 
#define RTC_TSTR_MNT_0   (0x1UL << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNT_1   (0x2UL << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNT_2   (0x4UL << RTC_TSTR_MNT_Pos)
 
#define RTC_TSTR_MNU_Pos   (8U)
 
#define RTC_TSTR_MNU_Msk   (0xFUL << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU   RTC_TSTR_MNU_Msk
 
#define RTC_TSTR_MNU_0   (0x1UL << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU_1   (0x2UL << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU_2   (0x4UL << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_MNU_3   (0x8UL << RTC_TSTR_MNU_Pos)
 
#define RTC_TSTR_ST_Pos   (4U)
 
#define RTC_TSTR_ST_Msk   (0x7UL << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_ST   RTC_TSTR_ST_Msk
 
#define RTC_TSTR_ST_0   (0x1UL << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_ST_1   (0x2UL << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_ST_2   (0x4UL << RTC_TSTR_ST_Pos)
 
#define RTC_TSTR_SU_Pos   (0U)
 
#define RTC_TSTR_SU_Msk   (0xFUL << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU   RTC_TSTR_SU_Msk
 
#define RTC_TSTR_SU_0   (0x1UL << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU_1   (0x2UL << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU_2   (0x4UL << RTC_TSTR_SU_Pos)
 
#define RTC_TSTR_SU_3   (0x8UL << RTC_TSTR_SU_Pos)
 
#define RTC_TSDR_WDU_Pos   (13U)
 
#define RTC_TSDR_WDU_Msk   (0x7UL << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_WDU   RTC_TSDR_WDU_Msk
 
#define RTC_TSDR_WDU_0   (0x1UL << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_WDU_1   (0x2UL << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_WDU_2   (0x4UL << RTC_TSDR_WDU_Pos)
 
#define RTC_TSDR_MT_Pos   (12U)
 
#define RTC_TSDR_MT_Msk   (0x1UL << RTC_TSDR_MT_Pos)
 
#define RTC_TSDR_MT   RTC_TSDR_MT_Msk
 
#define RTC_TSDR_MU_Pos   (8U)
 
#define RTC_TSDR_MU_Msk   (0xFUL << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU   RTC_TSDR_MU_Msk
 
#define RTC_TSDR_MU_0   (0x1UL << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU_1   (0x2UL << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU_2   (0x4UL << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_MU_3   (0x8UL << RTC_TSDR_MU_Pos)
 
#define RTC_TSDR_DT_Pos   (4U)
 
#define RTC_TSDR_DT_Msk   (0x3UL << RTC_TSDR_DT_Pos)
 
#define RTC_TSDR_DT   RTC_TSDR_DT_Msk
 
#define RTC_TSDR_DT_0   (0x1UL << RTC_TSDR_DT_Pos)
 
#define RTC_TSDR_DT_1   (0x2UL << RTC_TSDR_DT_Pos)
 
#define RTC_TSDR_DU_Pos   (0U)
 
#define RTC_TSDR_DU_Msk   (0xFUL << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU   RTC_TSDR_DU_Msk
 
#define RTC_TSDR_DU_0   (0x1UL << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU_1   (0x2UL << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU_2   (0x4UL << RTC_TSDR_DU_Pos)
 
#define RTC_TSDR_DU_3   (0x8UL << RTC_TSDR_DU_Pos)
 
#define RTC_TSSSR_SS_Pos   (0U)
 
#define RTC_TSSSR_SS_Msk   (0xFFFFUL << RTC_TSSSR_SS_Pos)
 
#define RTC_TSSSR_SS   RTC_TSSSR_SS_Msk
 
#define RTC_CALR_CALP_Pos   (15U)
 
#define RTC_CALR_CALP_Msk   (0x1UL << RTC_CALR_CALP_Pos)
 
#define RTC_CALR_CALP   RTC_CALR_CALP_Msk
 
#define RTC_CALR_CALW8_Pos   (14U)
 
#define RTC_CALR_CALW8_Msk   (0x1UL << RTC_CALR_CALW8_Pos)
 
#define RTC_CALR_CALW8   RTC_CALR_CALW8_Msk
 
#define RTC_CALR_CALW16_Pos   (13U)
 
#define RTC_CALR_CALW16_Msk   (0x1UL << RTC_CALR_CALW16_Pos)
 
#define RTC_CALR_CALW16   RTC_CALR_CALW16_Msk
 
#define RTC_CALR_CALM_Pos   (0U)
 
#define RTC_CALR_CALM_Msk   (0x1FFUL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM   RTC_CALR_CALM_Msk
 
#define RTC_CALR_CALM_0   (0x001UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_1   (0x002UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_2   (0x004UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_3   (0x008UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_4   (0x010UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_5   (0x020UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_6   (0x040UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_7   (0x080UL << RTC_CALR_CALM_Pos)
 
#define RTC_CALR_CALM_8   (0x100UL << RTC_CALR_CALM_Pos)
 
#define RTC_TAMPCR_TAMP3MF_Pos   (24U)
 
#define RTC_TAMPCR_TAMP3MF_Msk   (0x1UL << RTC_TAMPCR_TAMP3MF_Pos)
 
#define RTC_TAMPCR_TAMP3MF   RTC_TAMPCR_TAMP3MF_Msk
 
#define RTC_TAMPCR_TAMP3NOERASE_Pos   (23U)
 
#define RTC_TAMPCR_TAMP3NOERASE_Msk   (0x1UL << RTC_TAMPCR_TAMP3NOERASE_Pos)
 
#define RTC_TAMPCR_TAMP3NOERASE   RTC_TAMPCR_TAMP3NOERASE_Msk
 
#define RTC_TAMPCR_TAMP3IE_Pos   (22U)
 
#define RTC_TAMPCR_TAMP3IE_Msk   (0x1UL << RTC_TAMPCR_TAMP3IE_Pos)
 
#define RTC_TAMPCR_TAMP3IE   RTC_TAMPCR_TAMP3IE_Msk
 
#define RTC_TAMPCR_TAMP2MF_Pos   (21U)
 
#define RTC_TAMPCR_TAMP2MF_Msk   (0x1UL << RTC_TAMPCR_TAMP2MF_Pos)
 
#define RTC_TAMPCR_TAMP2MF   RTC_TAMPCR_TAMP2MF_Msk
 
#define RTC_TAMPCR_TAMP2NOERASE_Pos   (20U)
 
#define RTC_TAMPCR_TAMP2NOERASE_Msk   (0x1UL << RTC_TAMPCR_TAMP2NOERASE_Pos)
 
#define RTC_TAMPCR_TAMP2NOERASE   RTC_TAMPCR_TAMP2NOERASE_Msk
 
#define RTC_TAMPCR_TAMP2IE_Pos   (19U)
 
#define RTC_TAMPCR_TAMP2IE_Msk   (0x1UL << RTC_TAMPCR_TAMP2IE_Pos)
 
#define RTC_TAMPCR_TAMP2IE   RTC_TAMPCR_TAMP2IE_Msk
 
#define RTC_TAMPCR_TAMP1MF_Pos   (18U)
 
#define RTC_TAMPCR_TAMP1MF_Msk   (0x1UL << RTC_TAMPCR_TAMP1MF_Pos)
 
#define RTC_TAMPCR_TAMP1MF   RTC_TAMPCR_TAMP1MF_Msk
 
#define RTC_TAMPCR_TAMP1NOERASE_Pos   (17U)
 
#define RTC_TAMPCR_TAMP1NOERASE_Msk   (0x1UL << RTC_TAMPCR_TAMP1NOERASE_Pos)
 
#define RTC_TAMPCR_TAMP1NOERASE   RTC_TAMPCR_TAMP1NOERASE_Msk
 
#define RTC_TAMPCR_TAMP1IE_Pos   (16U)
 
#define RTC_TAMPCR_TAMP1IE_Msk   (0x1UL << RTC_TAMPCR_TAMP1IE_Pos)
 
#define RTC_TAMPCR_TAMP1IE   RTC_TAMPCR_TAMP1IE_Msk
 
#define RTC_TAMPCR_TAMPPUDIS_Pos   (15U)
 
#define RTC_TAMPCR_TAMPPUDIS_Msk   (0x1UL << RTC_TAMPCR_TAMPPUDIS_Pos)
 
#define RTC_TAMPCR_TAMPPUDIS   RTC_TAMPCR_TAMPPUDIS_Msk
 
#define RTC_TAMPCR_TAMPPRCH_Pos   (13U)
 
#define RTC_TAMPCR_TAMPPRCH_Msk   (0x3UL << RTC_TAMPCR_TAMPPRCH_Pos)
 
#define RTC_TAMPCR_TAMPPRCH   RTC_TAMPCR_TAMPPRCH_Msk
 
#define RTC_TAMPCR_TAMPPRCH_0   (0x1UL << RTC_TAMPCR_TAMPPRCH_Pos)
 
#define RTC_TAMPCR_TAMPPRCH_1   (0x2UL << RTC_TAMPCR_TAMPPRCH_Pos)
 
#define RTC_TAMPCR_TAMPFLT_Pos   (11U)
 
#define RTC_TAMPCR_TAMPFLT_Msk   (0x3UL << RTC_TAMPCR_TAMPFLT_Pos)
 
#define RTC_TAMPCR_TAMPFLT   RTC_TAMPCR_TAMPFLT_Msk
 
#define RTC_TAMPCR_TAMPFLT_0   (0x1UL << RTC_TAMPCR_TAMPFLT_Pos)
 
#define RTC_TAMPCR_TAMPFLT_1   (0x2UL << RTC_TAMPCR_TAMPFLT_Pos)
 
#define RTC_TAMPCR_TAMPFREQ_Pos   (8U)
 
#define RTC_TAMPCR_TAMPFREQ_Msk   (0x7UL << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPFREQ   RTC_TAMPCR_TAMPFREQ_Msk
 
#define RTC_TAMPCR_TAMPFREQ_0   (0x1UL << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPFREQ_1   (0x2UL << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPFREQ_2   (0x4UL << RTC_TAMPCR_TAMPFREQ_Pos)
 
#define RTC_TAMPCR_TAMPTS_Pos   (7U)
 
#define RTC_TAMPCR_TAMPTS_Msk   (0x1UL << RTC_TAMPCR_TAMPTS_Pos)
 
#define RTC_TAMPCR_TAMPTS   RTC_TAMPCR_TAMPTS_Msk
 
#define RTC_TAMPCR_TAMP3TRG_Pos   (6U)
 
#define RTC_TAMPCR_TAMP3TRG_Msk   (0x1UL << RTC_TAMPCR_TAMP3TRG_Pos)
 
#define RTC_TAMPCR_TAMP3TRG   RTC_TAMPCR_TAMP3TRG_Msk
 
#define RTC_TAMPCR_TAMP3E_Pos   (5U)
 
#define RTC_TAMPCR_TAMP3E_Msk   (0x1UL << RTC_TAMPCR_TAMP3E_Pos)
 
#define RTC_TAMPCR_TAMP3E   RTC_TAMPCR_TAMP3E_Msk
 
#define RTC_TAMPCR_TAMP2TRG_Pos   (4U)
 
#define RTC_TAMPCR_TAMP2TRG_Msk   (0x1UL << RTC_TAMPCR_TAMP2TRG_Pos)
 
#define RTC_TAMPCR_TAMP2TRG   RTC_TAMPCR_TAMP2TRG_Msk
 
#define RTC_TAMPCR_TAMP2E_Pos   (3U)
 
#define RTC_TAMPCR_TAMP2E_Msk   (0x1UL << RTC_TAMPCR_TAMP2E_Pos)
 
#define RTC_TAMPCR_TAMP2E   RTC_TAMPCR_TAMP2E_Msk
 
#define RTC_TAMPCR_TAMPIE_Pos   (2U)
 
#define RTC_TAMPCR_TAMPIE_Msk   (0x1UL << RTC_TAMPCR_TAMPIE_Pos)
 
#define RTC_TAMPCR_TAMPIE   RTC_TAMPCR_TAMPIE_Msk
 
#define RTC_TAMPCR_TAMP1TRG_Pos   (1U)
 
#define RTC_TAMPCR_TAMP1TRG_Msk   (0x1UL << RTC_TAMPCR_TAMP1TRG_Pos)
 
#define RTC_TAMPCR_TAMP1TRG   RTC_TAMPCR_TAMP1TRG_Msk
 
#define RTC_TAMPCR_TAMP1E_Pos   (0U)
 
#define RTC_TAMPCR_TAMP1E_Msk   (0x1UL << RTC_TAMPCR_TAMP1E_Pos)
 
#define RTC_TAMPCR_TAMP1E   RTC_TAMPCR_TAMP1E_Msk
 
#define RTC_ALRMASSR_MASKSS_Pos   (24U)
 
#define RTC_ALRMASSR_MASKSS_Msk   (0xFUL << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS   RTC_ALRMASSR_MASKSS_Msk
 
#define RTC_ALRMASSR_MASKSS_0   (0x1UL << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS_1   (0x2UL << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS_2   (0x4UL << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_MASKSS_3   (0x8UL << RTC_ALRMASSR_MASKSS_Pos)
 
#define RTC_ALRMASSR_SS_Pos   (0U)
 
#define RTC_ALRMASSR_SS_Msk   (0x7FFFUL << RTC_ALRMASSR_SS_Pos)
 
#define RTC_ALRMASSR_SS   RTC_ALRMASSR_SS_Msk
 
#define RTC_ALRMBSSR_MASKSS_Pos   (24U)
 
#define RTC_ALRMBSSR_MASKSS_Msk   (0xFUL << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS   RTC_ALRMBSSR_MASKSS_Msk
 
#define RTC_ALRMBSSR_MASKSS_0   (0x1UL << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_1   (0x2UL << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_2   (0x4UL << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_MASKSS_3   (0x8UL << RTC_ALRMBSSR_MASKSS_Pos)
 
#define RTC_ALRMBSSR_SS_Pos   (0U)
 
#define RTC_ALRMBSSR_SS_Msk   (0x7FFFUL << RTC_ALRMBSSR_SS_Pos)
 
#define RTC_ALRMBSSR_SS   RTC_ALRMBSSR_SS_Msk
 
#define RTC_OR_OUT_RMP_Pos   (1U)
 
#define RTC_OR_OUT_RMP_Msk   (0x1UL << RTC_OR_OUT_RMP_Pos)
 
#define RTC_OR_OUT_RMP   RTC_OR_OUT_RMP_Msk
 
#define RTC_OR_ALARMOUTTYPE_Pos   (0U)
 
#define RTC_OR_ALARMOUTTYPE_Msk   (0x1UL << RTC_OR_ALARMOUTTYPE_Pos)
 
#define RTC_OR_ALARMOUTTYPE   RTC_OR_ALARMOUTTYPE_Msk
 
#define RTC_BKP0R_Pos   (0U)
 
#define RTC_BKP0R_Msk   (0xFFFFFFFFUL << RTC_BKP0R_Pos)
 
#define RTC_BKP0R   RTC_BKP0R_Msk
 
#define RTC_BKP1R_Pos   (0U)
 
#define RTC_BKP1R_Msk   (0xFFFFFFFFUL << RTC_BKP1R_Pos)
 
#define RTC_BKP1R   RTC_BKP1R_Msk
 
#define RTC_BKP2R_Pos   (0U)
 
#define RTC_BKP2R_Msk   (0xFFFFFFFFUL << RTC_BKP2R_Pos)
 
#define RTC_BKP2R   RTC_BKP2R_Msk
 
#define RTC_BKP3R_Pos   (0U)
 
#define RTC_BKP3R_Msk   (0xFFFFFFFFUL << RTC_BKP3R_Pos)
 
#define RTC_BKP3R   RTC_BKP3R_Msk
 
#define RTC_BKP4R_Pos   (0U)
 
#define RTC_BKP4R_Msk   (0xFFFFFFFFUL << RTC_BKP4R_Pos)
 
#define RTC_BKP4R   RTC_BKP4R_Msk
 
#define RTC_BKP5R_Pos   (0U)
 
#define RTC_BKP5R_Msk   (0xFFFFFFFFUL << RTC_BKP5R_Pos)
 
#define RTC_BKP5R   RTC_BKP5R_Msk
 
#define RTC_BKP6R_Pos   (0U)
 
#define RTC_BKP6R_Msk   (0xFFFFFFFFUL << RTC_BKP6R_Pos)
 
#define RTC_BKP6R   RTC_BKP6R_Msk
 
#define RTC_BKP7R_Pos   (0U)
 
#define RTC_BKP7R_Msk   (0xFFFFFFFFUL << RTC_BKP7R_Pos)
 
#define RTC_BKP7R   RTC_BKP7R_Msk
 
#define RTC_BKP8R_Pos   (0U)
 
#define RTC_BKP8R_Msk   (0xFFFFFFFFUL << RTC_BKP8R_Pos)
 
#define RTC_BKP8R   RTC_BKP8R_Msk
 
#define RTC_BKP9R_Pos   (0U)
 
#define RTC_BKP9R_Msk   (0xFFFFFFFFUL << RTC_BKP9R_Pos)
 
#define RTC_BKP9R   RTC_BKP9R_Msk
 
#define RTC_BKP10R_Pos   (0U)
 
#define RTC_BKP10R_Msk   (0xFFFFFFFFUL << RTC_BKP10R_Pos)
 
#define RTC_BKP10R   RTC_BKP10R_Msk
 
#define RTC_BKP11R_Pos   (0U)
 
#define RTC_BKP11R_Msk   (0xFFFFFFFFUL << RTC_BKP11R_Pos)
 
#define RTC_BKP11R   RTC_BKP11R_Msk
 
#define RTC_BKP12R_Pos   (0U)
 
#define RTC_BKP12R_Msk   (0xFFFFFFFFUL << RTC_BKP12R_Pos)
 
#define RTC_BKP12R   RTC_BKP12R_Msk
 
#define RTC_BKP13R_Pos   (0U)
 
#define RTC_BKP13R_Msk   (0xFFFFFFFFUL << RTC_BKP13R_Pos)
 
#define RTC_BKP13R   RTC_BKP13R_Msk
 
#define RTC_BKP14R_Pos   (0U)
 
#define RTC_BKP14R_Msk   (0xFFFFFFFFUL << RTC_BKP14R_Pos)
 
#define RTC_BKP14R   RTC_BKP14R_Msk
 
#define RTC_BKP15R_Pos   (0U)
 
#define RTC_BKP15R_Msk   (0xFFFFFFFFUL << RTC_BKP15R_Pos)
 
#define RTC_BKP15R   RTC_BKP15R_Msk
 
#define RTC_BKP16R_Pos   (0U)
 
#define RTC_BKP16R_Msk   (0xFFFFFFFFUL << RTC_BKP16R_Pos)
 
#define RTC_BKP16R   RTC_BKP16R_Msk
 
#define RTC_BKP17R_Pos   (0U)
 
#define RTC_BKP17R_Msk   (0xFFFFFFFFUL << RTC_BKP17R_Pos)
 
#define RTC_BKP17R   RTC_BKP17R_Msk
 
#define RTC_BKP18R_Pos   (0U)
 
#define RTC_BKP18R_Msk   (0xFFFFFFFFUL << RTC_BKP18R_Pos)
 
#define RTC_BKP18R   RTC_BKP18R_Msk
 
#define RTC_BKP19R_Pos   (0U)
 
#define RTC_BKP19R_Msk   (0xFFFFFFFFUL << RTC_BKP19R_Pos)
 
#define RTC_BKP19R   RTC_BKP19R_Msk
 
#define RTC_BKP20R_Pos   (0U)
 
#define RTC_BKP20R_Msk   (0xFFFFFFFFUL << RTC_BKP20R_Pos)
 
#define RTC_BKP20R   RTC_BKP20R_Msk
 
#define RTC_BKP21R_Pos   (0U)
 
#define RTC_BKP21R_Msk   (0xFFFFFFFFUL << RTC_BKP21R_Pos)
 
#define RTC_BKP21R   RTC_BKP21R_Msk
 
#define RTC_BKP22R_Pos   (0U)
 
#define RTC_BKP22R_Msk   (0xFFFFFFFFUL << RTC_BKP22R_Pos)
 
#define RTC_BKP22R   RTC_BKP22R_Msk
 
#define RTC_BKP23R_Pos   (0U)
 
#define RTC_BKP23R_Msk   (0xFFFFFFFFUL << RTC_BKP23R_Pos)
 
#define RTC_BKP23R   RTC_BKP23R_Msk
 
#define RTC_BKP24R_Pos   (0U)
 
#define RTC_BKP24R_Msk   (0xFFFFFFFFUL << RTC_BKP24R_Pos)
 
#define RTC_BKP24R   RTC_BKP24R_Msk
 
#define RTC_BKP25R_Pos   (0U)
 
#define RTC_BKP25R_Msk   (0xFFFFFFFFUL << RTC_BKP25R_Pos)
 
#define RTC_BKP25R   RTC_BKP25R_Msk
 
#define RTC_BKP26R_Pos   (0U)
 
#define RTC_BKP26R_Msk   (0xFFFFFFFFUL << RTC_BKP26R_Pos)
 
#define RTC_BKP26R   RTC_BKP26R_Msk
 
#define RTC_BKP27R_Pos   (0U)
 
#define RTC_BKP27R_Msk   (0xFFFFFFFFUL << RTC_BKP27R_Pos)
 
#define RTC_BKP27R   RTC_BKP27R_Msk
 
#define RTC_BKP28R_Pos   (0U)
 
#define RTC_BKP28R_Msk   (0xFFFFFFFFUL << RTC_BKP28R_Pos)
 
#define RTC_BKP28R   RTC_BKP28R_Msk
 
#define RTC_BKP29R_Pos   (0U)
 
#define RTC_BKP29R_Msk   (0xFFFFFFFFUL << RTC_BKP29R_Pos)
 
#define RTC_BKP29R   RTC_BKP29R_Msk
 
#define RTC_BKP30R_Pos   (0U)
 
#define RTC_BKP30R_Msk   (0xFFFFFFFFUL << RTC_BKP30R_Pos)
 
#define RTC_BKP30R   RTC_BKP30R_Msk
 
#define RTC_BKP31R_Pos   (0U)
 
#define RTC_BKP31R_Msk   (0xFFFFFFFFUL << RTC_BKP31R_Pos)
 
#define RTC_BKP31R   RTC_BKP31R_Msk
 
#define SAI_GCR_SYNCIN_Pos   (0U)
 
#define SAI_GCR_SYNCIN_Msk   (0x3UL << SAI_GCR_SYNCIN_Pos)
 
#define SAI_GCR_SYNCIN   SAI_GCR_SYNCIN_Msk
 
#define SAI_GCR_SYNCIN_0   (0x1UL << SAI_GCR_SYNCIN_Pos)
 
#define SAI_GCR_SYNCIN_1   (0x2UL << SAI_GCR_SYNCIN_Pos)
 
#define SAI_GCR_SYNCOUT_Pos   (4U)
 
#define SAI_GCR_SYNCOUT_Msk   (0x3UL << SAI_GCR_SYNCOUT_Pos)
 
#define SAI_GCR_SYNCOUT   SAI_GCR_SYNCOUT_Msk
 
#define SAI_GCR_SYNCOUT_0   (0x1UL << SAI_GCR_SYNCOUT_Pos)
 
#define SAI_GCR_SYNCOUT_1   (0x2UL << SAI_GCR_SYNCOUT_Pos)
 
#define SAI_xCR1_MODE_Pos   (0U)
 
#define SAI_xCR1_MODE_Msk   (0x3UL << SAI_xCR1_MODE_Pos)
 
#define SAI_xCR1_MODE   SAI_xCR1_MODE_Msk
 
#define SAI_xCR1_MODE_0   (0x1UL << SAI_xCR1_MODE_Pos)
 
#define SAI_xCR1_MODE_1   (0x2UL << SAI_xCR1_MODE_Pos)
 
#define SAI_xCR1_PRTCFG_Pos   (2U)
 
#define SAI_xCR1_PRTCFG_Msk   (0x3UL << SAI_xCR1_PRTCFG_Pos)
 
#define SAI_xCR1_PRTCFG   SAI_xCR1_PRTCFG_Msk
 
#define SAI_xCR1_PRTCFG_0   (0x1UL << SAI_xCR1_PRTCFG_Pos)
 
#define SAI_xCR1_PRTCFG_1   (0x2UL << SAI_xCR1_PRTCFG_Pos)
 
#define SAI_xCR1_DS_Pos   (5U)
 
#define SAI_xCR1_DS_Msk   (0x7UL << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_DS   SAI_xCR1_DS_Msk
 
#define SAI_xCR1_DS_0   (0x1UL << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_DS_1   (0x2UL << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_DS_2   (0x4UL << SAI_xCR1_DS_Pos)
 
#define SAI_xCR1_LSBFIRST_Pos   (8U)
 
#define SAI_xCR1_LSBFIRST_Msk   (0x1UL << SAI_xCR1_LSBFIRST_Pos)
 
#define SAI_xCR1_LSBFIRST   SAI_xCR1_LSBFIRST_Msk
 
#define SAI_xCR1_CKSTR_Pos   (9U)
 
#define SAI_xCR1_CKSTR_Msk   (0x1UL << SAI_xCR1_CKSTR_Pos)
 
#define SAI_xCR1_CKSTR   SAI_xCR1_CKSTR_Msk
 
#define SAI_xCR1_SYNCEN_Pos   (10U)
 
#define SAI_xCR1_SYNCEN_Msk   (0x3UL << SAI_xCR1_SYNCEN_Pos)
 
#define SAI_xCR1_SYNCEN   SAI_xCR1_SYNCEN_Msk
 
#define SAI_xCR1_SYNCEN_0   (0x1UL << SAI_xCR1_SYNCEN_Pos)
 
#define SAI_xCR1_SYNCEN_1   (0x2UL << SAI_xCR1_SYNCEN_Pos)
 
#define SAI_xCR1_MONO_Pos   (12U)
 
#define SAI_xCR1_MONO_Msk   (0x1UL << SAI_xCR1_MONO_Pos)
 
#define SAI_xCR1_MONO   SAI_xCR1_MONO_Msk
 
#define SAI_xCR1_OUTDRIV_Pos   (13U)
 
#define SAI_xCR1_OUTDRIV_Msk   (0x1UL << SAI_xCR1_OUTDRIV_Pos)
 
#define SAI_xCR1_OUTDRIV   SAI_xCR1_OUTDRIV_Msk
 
#define SAI_xCR1_SAIEN_Pos   (16U)
 
#define SAI_xCR1_SAIEN_Msk   (0x1UL << SAI_xCR1_SAIEN_Pos)
 
#define SAI_xCR1_SAIEN   SAI_xCR1_SAIEN_Msk
 
#define SAI_xCR1_DMAEN_Pos   (17U)
 
#define SAI_xCR1_DMAEN_Msk   (0x1UL << SAI_xCR1_DMAEN_Pos)
 
#define SAI_xCR1_DMAEN   SAI_xCR1_DMAEN_Msk
 
#define SAI_xCR1_NODIV_Pos   (19U)
 
#define SAI_xCR1_NODIV_Msk   (0x1UL << SAI_xCR1_NODIV_Pos)
 
#define SAI_xCR1_NODIV   SAI_xCR1_NODIV_Msk
 
#define SAI_xCR1_MCKDIV_Pos   (20U)
 
#define SAI_xCR1_MCKDIV_Msk   (0xFUL << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV   SAI_xCR1_MCKDIV_Msk
 
#define SAI_xCR1_MCKDIV_0   (0x1UL << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV_1   (0x2UL << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV_2   (0x4UL << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR1_MCKDIV_3   (0x8UL << SAI_xCR1_MCKDIV_Pos)
 
#define SAI_xCR2_FTH_Pos   (0U)
 
#define SAI_xCR2_FTH_Msk   (0x7UL << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FTH   SAI_xCR2_FTH_Msk
 
#define SAI_xCR2_FTH_0   (0x1UL << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FTH_1   (0x2UL << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FTH_2   (0x4UL << SAI_xCR2_FTH_Pos)
 
#define SAI_xCR2_FFLUSH_Pos   (3U)
 
#define SAI_xCR2_FFLUSH_Msk   (0x1UL << SAI_xCR2_FFLUSH_Pos)
 
#define SAI_xCR2_FFLUSH   SAI_xCR2_FFLUSH_Msk
 
#define SAI_xCR2_TRIS_Pos   (4U)
 
#define SAI_xCR2_TRIS_Msk   (0x1UL << SAI_xCR2_TRIS_Pos)
 
#define SAI_xCR2_TRIS   SAI_xCR2_TRIS_Msk
 
#define SAI_xCR2_MUTE_Pos   (5U)
 
#define SAI_xCR2_MUTE_Msk   (0x1UL << SAI_xCR2_MUTE_Pos)
 
#define SAI_xCR2_MUTE   SAI_xCR2_MUTE_Msk
 
#define SAI_xCR2_MUTEVAL_Pos   (6U)
 
#define SAI_xCR2_MUTEVAL_Msk   (0x1UL << SAI_xCR2_MUTEVAL_Pos)
 
#define SAI_xCR2_MUTEVAL   SAI_xCR2_MUTEVAL_Msk
 
#define SAI_xCR2_MUTECNT_Pos   (7U)
 
#define SAI_xCR2_MUTECNT_Msk   (0x3FUL << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT   SAI_xCR2_MUTECNT_Msk
 
#define SAI_xCR2_MUTECNT_0   (0x01UL << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_1   (0x02UL << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_2   (0x04UL << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_3   (0x08UL << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_4   (0x10UL << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_MUTECNT_5   (0x20UL << SAI_xCR2_MUTECNT_Pos)
 
#define SAI_xCR2_CPL_Pos   (13U)
 
#define SAI_xCR2_CPL_Msk   (0x1UL << SAI_xCR2_CPL_Pos)
 
#define SAI_xCR2_CPL   SAI_xCR2_CPL_Msk
 
#define SAI_xCR2_COMP_Pos   (14U)
 
#define SAI_xCR2_COMP_Msk   (0x3UL << SAI_xCR2_COMP_Pos)
 
#define SAI_xCR2_COMP   SAI_xCR2_COMP_Msk
 
#define SAI_xCR2_COMP_0   (0x1UL << SAI_xCR2_COMP_Pos)
 
#define SAI_xCR2_COMP_1   (0x2UL << SAI_xCR2_COMP_Pos)
 
#define SAI_xFRCR_FRL_Pos   (0U)
 
#define SAI_xFRCR_FRL_Msk   (0xFFUL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL   SAI_xFRCR_FRL_Msk
 
#define SAI_xFRCR_FRL_0   (0x01UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_1   (0x02UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_2   (0x04UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_3   (0x08UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_4   (0x10UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_5   (0x20UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_6   (0x40UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FRL_7   (0x80UL << SAI_xFRCR_FRL_Pos)
 
#define SAI_xFRCR_FSALL_Pos   (8U)
 
#define SAI_xFRCR_FSALL_Msk   (0x7FUL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL   SAI_xFRCR_FSALL_Msk
 
#define SAI_xFRCR_FSALL_0   (0x01UL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_1   (0x02UL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_2   (0x04UL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_3   (0x08UL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_4   (0x10UL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_5   (0x20UL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSALL_6   (0x40UL << SAI_xFRCR_FSALL_Pos)
 
#define SAI_xFRCR_FSDEF_Pos   (16U)
 
#define SAI_xFRCR_FSDEF_Msk   (0x1UL << SAI_xFRCR_FSDEF_Pos)
 
#define SAI_xFRCR_FSDEF   SAI_xFRCR_FSDEF_Msk
 
#define SAI_xFRCR_FSPOL_Pos   (17U)
 
#define SAI_xFRCR_FSPOL_Msk   (0x1UL << SAI_xFRCR_FSPOL_Pos)
 
#define SAI_xFRCR_FSPOL   SAI_xFRCR_FSPOL_Msk
 
#define SAI_xFRCR_FSOFF_Pos   (18U)
 
#define SAI_xFRCR_FSOFF_Msk   (0x1UL << SAI_xFRCR_FSOFF_Pos)
 
#define SAI_xFRCR_FSOFF   SAI_xFRCR_FSOFF_Msk
 
#define SAI_xSLOTR_FBOFF_Pos   (0U)
 
#define SAI_xSLOTR_FBOFF_Msk   (0x1FUL << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF   SAI_xSLOTR_FBOFF_Msk
 
#define SAI_xSLOTR_FBOFF_0   (0x01UL << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_1   (0x02UL << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_2   (0x04UL << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_3   (0x08UL << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_FBOFF_4   (0x10UL << SAI_xSLOTR_FBOFF_Pos)
 
#define SAI_xSLOTR_SLOTSZ_Pos   (6U)
 
#define SAI_xSLOTR_SLOTSZ_Msk   (0x3UL << SAI_xSLOTR_SLOTSZ_Pos)
 
#define SAI_xSLOTR_SLOTSZ   SAI_xSLOTR_SLOTSZ_Msk
 
#define SAI_xSLOTR_SLOTSZ_0   (0x1UL << SAI_xSLOTR_SLOTSZ_Pos)
 
#define SAI_xSLOTR_SLOTSZ_1   (0x2UL << SAI_xSLOTR_SLOTSZ_Pos)
 
#define SAI_xSLOTR_NBSLOT_Pos   (8U)
 
#define SAI_xSLOTR_NBSLOT_Msk   (0xFUL << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT   SAI_xSLOTR_NBSLOT_Msk
 
#define SAI_xSLOTR_NBSLOT_0   (0x1UL << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT_1   (0x2UL << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT_2   (0x4UL << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_NBSLOT_3   (0x8UL << SAI_xSLOTR_NBSLOT_Pos)
 
#define SAI_xSLOTR_SLOTEN_Pos   (16U)
 
#define SAI_xSLOTR_SLOTEN_Msk   (0xFFFFUL << SAI_xSLOTR_SLOTEN_Pos)
 
#define SAI_xSLOTR_SLOTEN   SAI_xSLOTR_SLOTEN_Msk
 
#define SAI_xIMR_OVRUDRIE_Pos   (0U)
 
#define SAI_xIMR_OVRUDRIE_Msk   (0x1UL << SAI_xIMR_OVRUDRIE_Pos)
 
#define SAI_xIMR_OVRUDRIE   SAI_xIMR_OVRUDRIE_Msk
 
#define SAI_xIMR_MUTEDETIE_Pos   (1U)
 
#define SAI_xIMR_MUTEDETIE_Msk   (0x1UL << SAI_xIMR_MUTEDETIE_Pos)
 
#define SAI_xIMR_MUTEDETIE   SAI_xIMR_MUTEDETIE_Msk
 
#define SAI_xIMR_WCKCFGIE_Pos   (2U)
 
#define SAI_xIMR_WCKCFGIE_Msk   (0x1UL << SAI_xIMR_WCKCFGIE_Pos)
 
#define SAI_xIMR_WCKCFGIE   SAI_xIMR_WCKCFGIE_Msk
 
#define SAI_xIMR_FREQIE_Pos   (3U)
 
#define SAI_xIMR_FREQIE_Msk   (0x1UL << SAI_xIMR_FREQIE_Pos)
 
#define SAI_xIMR_FREQIE   SAI_xIMR_FREQIE_Msk
 
#define SAI_xIMR_CNRDYIE_Pos   (4U)
 
#define SAI_xIMR_CNRDYIE_Msk   (0x1UL << SAI_xIMR_CNRDYIE_Pos)
 
#define SAI_xIMR_CNRDYIE   SAI_xIMR_CNRDYIE_Msk
 
#define SAI_xIMR_AFSDETIE_Pos   (5U)
 
#define SAI_xIMR_AFSDETIE_Msk   (0x1UL << SAI_xIMR_AFSDETIE_Pos)
 
#define SAI_xIMR_AFSDETIE   SAI_xIMR_AFSDETIE_Msk
 
#define SAI_xIMR_LFSDETIE_Pos   (6U)
 
#define SAI_xIMR_LFSDETIE_Msk   (0x1UL << SAI_xIMR_LFSDETIE_Pos)
 
#define SAI_xIMR_LFSDETIE   SAI_xIMR_LFSDETIE_Msk
 
#define SAI_xSR_OVRUDR_Pos   (0U)
 
#define SAI_xSR_OVRUDR_Msk   (0x1UL << SAI_xSR_OVRUDR_Pos)
 
#define SAI_xSR_OVRUDR   SAI_xSR_OVRUDR_Msk
 
#define SAI_xSR_MUTEDET_Pos   (1U)
 
#define SAI_xSR_MUTEDET_Msk   (0x1UL << SAI_xSR_MUTEDET_Pos)
 
#define SAI_xSR_MUTEDET   SAI_xSR_MUTEDET_Msk
 
#define SAI_xSR_WCKCFG_Pos   (2U)
 
#define SAI_xSR_WCKCFG_Msk   (0x1UL << SAI_xSR_WCKCFG_Pos)
 
#define SAI_xSR_WCKCFG   SAI_xSR_WCKCFG_Msk
 
#define SAI_xSR_FREQ_Pos   (3U)
 
#define SAI_xSR_FREQ_Msk   (0x1UL << SAI_xSR_FREQ_Pos)
 
#define SAI_xSR_FREQ   SAI_xSR_FREQ_Msk
 
#define SAI_xSR_CNRDY_Pos   (4U)
 
#define SAI_xSR_CNRDY_Msk   (0x1UL << SAI_xSR_CNRDY_Pos)
 
#define SAI_xSR_CNRDY   SAI_xSR_CNRDY_Msk
 
#define SAI_xSR_AFSDET_Pos   (5U)
 
#define SAI_xSR_AFSDET_Msk   (0x1UL << SAI_xSR_AFSDET_Pos)
 
#define SAI_xSR_AFSDET   SAI_xSR_AFSDET_Msk
 
#define SAI_xSR_LFSDET_Pos   (6U)
 
#define SAI_xSR_LFSDET_Msk   (0x1UL << SAI_xSR_LFSDET_Pos)
 
#define SAI_xSR_LFSDET   SAI_xSR_LFSDET_Msk
 
#define SAI_xSR_FLVL_Pos   (16U)
 
#define SAI_xSR_FLVL_Msk   (0x7UL << SAI_xSR_FLVL_Pos)
 
#define SAI_xSR_FLVL   SAI_xSR_FLVL_Msk
 
#define SAI_xSR_FLVL_0   (0x1UL << SAI_xSR_FLVL_Pos)
 
#define SAI_xSR_FLVL_1   (0x2UL << SAI_xSR_FLVL_Pos)
 
#define SAI_xSR_FLVL_2   (0x4UL << SAI_xSR_FLVL_Pos)
 
#define SAI_xCLRFR_COVRUDR_Pos   (0U)
 
#define SAI_xCLRFR_COVRUDR_Msk   (0x1UL << SAI_xCLRFR_COVRUDR_Pos)
 
#define SAI_xCLRFR_COVRUDR   SAI_xCLRFR_COVRUDR_Msk
 
#define SAI_xCLRFR_CMUTEDET_Pos   (1U)
 
#define SAI_xCLRFR_CMUTEDET_Msk   (0x1UL << SAI_xCLRFR_CMUTEDET_Pos)
 
#define SAI_xCLRFR_CMUTEDET   SAI_xCLRFR_CMUTEDET_Msk
 
#define SAI_xCLRFR_CWCKCFG_Pos   (2U)
 
#define SAI_xCLRFR_CWCKCFG_Msk   (0x1UL << SAI_xCLRFR_CWCKCFG_Pos)
 
#define SAI_xCLRFR_CWCKCFG   SAI_xCLRFR_CWCKCFG_Msk
 
#define SAI_xCLRFR_CFREQ_Pos   (3U)
 
#define SAI_xCLRFR_CFREQ_Msk   (0x1UL << SAI_xCLRFR_CFREQ_Pos)
 
#define SAI_xCLRFR_CFREQ   SAI_xCLRFR_CFREQ_Msk
 
#define SAI_xCLRFR_CCNRDY_Pos   (4U)
 
#define SAI_xCLRFR_CCNRDY_Msk   (0x1UL << SAI_xCLRFR_CCNRDY_Pos)
 
#define SAI_xCLRFR_CCNRDY   SAI_xCLRFR_CCNRDY_Msk
 
#define SAI_xCLRFR_CAFSDET_Pos   (5U)
 
#define SAI_xCLRFR_CAFSDET_Msk   (0x1UL << SAI_xCLRFR_CAFSDET_Pos)
 
#define SAI_xCLRFR_CAFSDET   SAI_xCLRFR_CAFSDET_Msk
 
#define SAI_xCLRFR_CLFSDET_Pos   (6U)
 
#define SAI_xCLRFR_CLFSDET_Msk   (0x1UL << SAI_xCLRFR_CLFSDET_Pos)
 
#define SAI_xCLRFR_CLFSDET   SAI_xCLRFR_CLFSDET_Msk
 
#define SAI_xDR_DATA_Pos   (0U)
 
#define SAI_xDR_DATA_Msk   (0xFFFFFFFFUL << SAI_xDR_DATA_Pos)
 
#define SAI_xDR_DATA   SAI_xDR_DATA_Msk
 
#define SDMMC_POWER_PWRCTRL_Pos   (0U)
 
#define SDMMC_POWER_PWRCTRL_Msk   (0x3UL << SDMMC_POWER_PWRCTRL_Pos)
 
#define SDMMC_POWER_PWRCTRL   SDMMC_POWER_PWRCTRL_Msk
 
#define SDMMC_POWER_PWRCTRL_0   (0x1UL << SDMMC_POWER_PWRCTRL_Pos)
 
#define SDMMC_POWER_PWRCTRL_1   (0x2UL << SDMMC_POWER_PWRCTRL_Pos)
 
#define SDMMC_CLKCR_CLKDIV_Pos   (0U)
 
#define SDMMC_CLKCR_CLKDIV_Msk   (0xFFUL << SDMMC_CLKCR_CLKDIV_Pos)
 
#define SDMMC_CLKCR_CLKDIV   SDMMC_CLKCR_CLKDIV_Msk
 
#define SDMMC_CLKCR_CLKEN_Pos   (8U)
 
#define SDMMC_CLKCR_CLKEN_Msk   (0x1UL << SDMMC_CLKCR_CLKEN_Pos)
 
#define SDMMC_CLKCR_CLKEN   SDMMC_CLKCR_CLKEN_Msk
 
#define SDMMC_CLKCR_PWRSAV_Pos   (9U)
 
#define SDMMC_CLKCR_PWRSAV_Msk   (0x1UL << SDMMC_CLKCR_PWRSAV_Pos)
 
#define SDMMC_CLKCR_PWRSAV   SDMMC_CLKCR_PWRSAV_Msk
 
#define SDMMC_CLKCR_BYPASS_Pos   (10U)
 
#define SDMMC_CLKCR_BYPASS_Msk   (0x1UL << SDMMC_CLKCR_BYPASS_Pos)
 
#define SDMMC_CLKCR_BYPASS   SDMMC_CLKCR_BYPASS_Msk
 
#define SDMMC_CLKCR_WIDBUS_Pos   (11U)
 
#define SDMMC_CLKCR_WIDBUS_Msk   (0x3UL << SDMMC_CLKCR_WIDBUS_Pos)
 
#define SDMMC_CLKCR_WIDBUS   SDMMC_CLKCR_WIDBUS_Msk
 
#define SDMMC_CLKCR_WIDBUS_0   (0x1UL << SDMMC_CLKCR_WIDBUS_Pos)
 
#define SDMMC_CLKCR_WIDBUS_1   (0x2UL << SDMMC_CLKCR_WIDBUS_Pos)
 
#define SDMMC_CLKCR_NEGEDGE_Pos   (13U)
 
#define SDMMC_CLKCR_NEGEDGE_Msk   (0x1UL << SDMMC_CLKCR_NEGEDGE_Pos)
 
#define SDMMC_CLKCR_NEGEDGE   SDMMC_CLKCR_NEGEDGE_Msk
 
#define SDMMC_CLKCR_HWFC_EN_Pos   (14U)
 
#define SDMMC_CLKCR_HWFC_EN_Msk   (0x1UL << SDMMC_CLKCR_HWFC_EN_Pos)
 
#define SDMMC_CLKCR_HWFC_EN   SDMMC_CLKCR_HWFC_EN_Msk
 
#define SDMMC_ARG_CMDARG_Pos   (0U)
 
#define SDMMC_ARG_CMDARG_Msk   (0xFFFFFFFFUL << SDMMC_ARG_CMDARG_Pos)
 
#define SDMMC_ARG_CMDARG   SDMMC_ARG_CMDARG_Msk
 
#define SDMMC_CMD_CMDINDEX_Pos   (0U)
 
#define SDMMC_CMD_CMDINDEX_Msk   (0x3FUL << SDMMC_CMD_CMDINDEX_Pos)
 
#define SDMMC_CMD_CMDINDEX   SDMMC_CMD_CMDINDEX_Msk
 
#define SDMMC_CMD_WAITRESP_Pos   (6U)
 
#define SDMMC_CMD_WAITRESP_Msk   (0x3UL << SDMMC_CMD_WAITRESP_Pos)
 
#define SDMMC_CMD_WAITRESP   SDMMC_CMD_WAITRESP_Msk
 
#define SDMMC_CMD_WAITRESP_0   (0x1UL << SDMMC_CMD_WAITRESP_Pos)
 
#define SDMMC_CMD_WAITRESP_1   (0x2UL << SDMMC_CMD_WAITRESP_Pos)
 
#define SDMMC_CMD_WAITINT_Pos   (8U)
 
#define SDMMC_CMD_WAITINT_Msk   (0x1UL << SDMMC_CMD_WAITINT_Pos)
 
#define SDMMC_CMD_WAITINT   SDMMC_CMD_WAITINT_Msk
 
#define SDMMC_CMD_WAITPEND_Pos   (9U)
 
#define SDMMC_CMD_WAITPEND_Msk   (0x1UL << SDMMC_CMD_WAITPEND_Pos)
 
#define SDMMC_CMD_WAITPEND   SDMMC_CMD_WAITPEND_Msk
 
#define SDMMC_CMD_CPSMEN_Pos   (10U)
 
#define SDMMC_CMD_CPSMEN_Msk   (0x1UL << SDMMC_CMD_CPSMEN_Pos)
 
#define SDMMC_CMD_CPSMEN   SDMMC_CMD_CPSMEN_Msk
 
#define SDMMC_CMD_SDIOSUSPEND_Pos   (11U)
 
#define SDMMC_CMD_SDIOSUSPEND_Msk   (0x1UL << SDMMC_CMD_SDIOSUSPEND_Pos)
 
#define SDMMC_CMD_SDIOSUSPEND   SDMMC_CMD_SDIOSUSPEND_Msk
 
#define SDMMC_RESPCMD_RESPCMD_Pos   (0U)
 
#define SDMMC_RESPCMD_RESPCMD_Msk   (0x3FUL << SDMMC_RESPCMD_RESPCMD_Pos)
 
#define SDMMC_RESPCMD_RESPCMD   SDMMC_RESPCMD_RESPCMD_Msk
 
#define SDMMC_RESP1_CARDSTATUS1_Pos   (0U)
 
#define SDMMC_RESP1_CARDSTATUS1_Msk   (0xFFFFFFFFUL << SDMMC_RESP1_CARDSTATUS1_Pos)
 
#define SDMMC_RESP1_CARDSTATUS1   SDMMC_RESP1_CARDSTATUS1_Msk
 
#define SDMMC_RESP2_CARDSTATUS2_Pos   (0U)
 
#define SDMMC_RESP2_CARDSTATUS2_Msk   (0xFFFFFFFFUL << SDMMC_RESP2_CARDSTATUS2_Pos)
 
#define SDMMC_RESP2_CARDSTATUS2   SDMMC_RESP2_CARDSTATUS2_Msk
 
#define SDMMC_RESP3_CARDSTATUS3_Pos   (0U)
 
#define SDMMC_RESP3_CARDSTATUS3_Msk   (0xFFFFFFFFUL << SDMMC_RESP3_CARDSTATUS3_Pos)
 
#define SDMMC_RESP3_CARDSTATUS3   SDMMC_RESP3_CARDSTATUS3_Msk
 
#define SDMMC_RESP4_CARDSTATUS4_Pos   (0U)
 
#define SDMMC_RESP4_CARDSTATUS4_Msk   (0xFFFFFFFFUL << SDMMC_RESP4_CARDSTATUS4_Pos)
 
#define SDMMC_RESP4_CARDSTATUS4   SDMMC_RESP4_CARDSTATUS4_Msk
 
#define SDMMC_DTIMER_DATATIME_Pos   (0U)
 
#define SDMMC_DTIMER_DATATIME_Msk   (0xFFFFFFFFUL << SDMMC_DTIMER_DATATIME_Pos)
 
#define SDMMC_DTIMER_DATATIME   SDMMC_DTIMER_DATATIME_Msk
 
#define SDMMC_DLEN_DATALENGTH_Pos   (0U)
 
#define SDMMC_DLEN_DATALENGTH_Msk   (0x1FFFFFFUL << SDMMC_DLEN_DATALENGTH_Pos)
 
#define SDMMC_DLEN_DATALENGTH   SDMMC_DLEN_DATALENGTH_Msk
 
#define SDMMC_DCTRL_DTEN_Pos   (0U)
 
#define SDMMC_DCTRL_DTEN_Msk   (0x1UL << SDMMC_DCTRL_DTEN_Pos)
 
#define SDMMC_DCTRL_DTEN   SDMMC_DCTRL_DTEN_Msk
 
#define SDMMC_DCTRL_DTDIR_Pos   (1U)
 
#define SDMMC_DCTRL_DTDIR_Msk   (0x1UL << SDMMC_DCTRL_DTDIR_Pos)
 
#define SDMMC_DCTRL_DTDIR   SDMMC_DCTRL_DTDIR_Msk
 
#define SDMMC_DCTRL_DTMODE_Pos   (2U)
 
#define SDMMC_DCTRL_DTMODE_Msk   (0x1UL << SDMMC_DCTRL_DTMODE_Pos)
 
#define SDMMC_DCTRL_DTMODE   SDMMC_DCTRL_DTMODE_Msk
 
#define SDMMC_DCTRL_DMAEN_Pos   (3U)
 
#define SDMMC_DCTRL_DMAEN_Msk   (0x1UL << SDMMC_DCTRL_DMAEN_Pos)
 
#define SDMMC_DCTRL_DMAEN   SDMMC_DCTRL_DMAEN_Msk
 
#define SDMMC_DCTRL_DBLOCKSIZE_Pos   (4U)
 
#define SDMMC_DCTRL_DBLOCKSIZE_Msk   (0xFUL << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE   SDMMC_DCTRL_DBLOCKSIZE_Msk
 
#define SDMMC_DCTRL_DBLOCKSIZE_0   (0x1UL << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE_1   (0x2UL << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE_2   (0x4UL << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_DBLOCKSIZE_3   (0x8UL << SDMMC_DCTRL_DBLOCKSIZE_Pos)
 
#define SDMMC_DCTRL_RWSTART_Pos   (8U)
 
#define SDMMC_DCTRL_RWSTART_Msk   (0x1UL << SDMMC_DCTRL_RWSTART_Pos)
 
#define SDMMC_DCTRL_RWSTART   SDMMC_DCTRL_RWSTART_Msk
 
#define SDMMC_DCTRL_RWSTOP_Pos   (9U)
 
#define SDMMC_DCTRL_RWSTOP_Msk   (0x1UL << SDMMC_DCTRL_RWSTOP_Pos)
 
#define SDMMC_DCTRL_RWSTOP   SDMMC_DCTRL_RWSTOP_Msk
 
#define SDMMC_DCTRL_RWMOD_Pos   (10U)
 
#define SDMMC_DCTRL_RWMOD_Msk   (0x1UL << SDMMC_DCTRL_RWMOD_Pos)
 
#define SDMMC_DCTRL_RWMOD   SDMMC_DCTRL_RWMOD_Msk
 
#define SDMMC_DCTRL_SDIOEN_Pos   (11U)
 
#define SDMMC_DCTRL_SDIOEN_Msk   (0x1UL << SDMMC_DCTRL_SDIOEN_Pos)
 
#define SDMMC_DCTRL_SDIOEN   SDMMC_DCTRL_SDIOEN_Msk
 
#define SDMMC_DCOUNT_DATACOUNT_Pos   (0U)
 
#define SDMMC_DCOUNT_DATACOUNT_Msk   (0x1FFFFFFUL << SDMMC_DCOUNT_DATACOUNT_Pos)
 
#define SDMMC_DCOUNT_DATACOUNT   SDMMC_DCOUNT_DATACOUNT_Msk
 
#define SDMMC_STA_CCRCFAIL_Pos   (0U)
 
#define SDMMC_STA_CCRCFAIL_Msk   (0x1UL << SDMMC_STA_CCRCFAIL_Pos)
 
#define SDMMC_STA_CCRCFAIL   SDMMC_STA_CCRCFAIL_Msk
 
#define SDMMC_STA_DCRCFAIL_Pos   (1U)
 
#define SDMMC_STA_DCRCFAIL_Msk   (0x1UL << SDMMC_STA_DCRCFAIL_Pos)
 
#define SDMMC_STA_DCRCFAIL   SDMMC_STA_DCRCFAIL_Msk
 
#define SDMMC_STA_CTIMEOUT_Pos   (2U)
 
#define SDMMC_STA_CTIMEOUT_Msk   (0x1UL << SDMMC_STA_CTIMEOUT_Pos)
 
#define SDMMC_STA_CTIMEOUT   SDMMC_STA_CTIMEOUT_Msk
 
#define SDMMC_STA_DTIMEOUT_Pos   (3U)
 
#define SDMMC_STA_DTIMEOUT_Msk   (0x1UL << SDMMC_STA_DTIMEOUT_Pos)
 
#define SDMMC_STA_DTIMEOUT   SDMMC_STA_DTIMEOUT_Msk
 
#define SDMMC_STA_TXUNDERR_Pos   (4U)
 
#define SDMMC_STA_TXUNDERR_Msk   (0x1UL << SDMMC_STA_TXUNDERR_Pos)
 
#define SDMMC_STA_TXUNDERR   SDMMC_STA_TXUNDERR_Msk
 
#define SDMMC_STA_RXOVERR_Pos   (5U)
 
#define SDMMC_STA_RXOVERR_Msk   (0x1UL << SDMMC_STA_RXOVERR_Pos)
 
#define SDMMC_STA_RXOVERR   SDMMC_STA_RXOVERR_Msk
 
#define SDMMC_STA_CMDREND_Pos   (6U)
 
#define SDMMC_STA_CMDREND_Msk   (0x1UL << SDMMC_STA_CMDREND_Pos)
 
#define SDMMC_STA_CMDREND   SDMMC_STA_CMDREND_Msk
 
#define SDMMC_STA_CMDSENT_Pos   (7U)
 
#define SDMMC_STA_CMDSENT_Msk   (0x1UL << SDMMC_STA_CMDSENT_Pos)
 
#define SDMMC_STA_CMDSENT   SDMMC_STA_CMDSENT_Msk
 
#define SDMMC_STA_DATAEND_Pos   (8U)
 
#define SDMMC_STA_DATAEND_Msk   (0x1UL << SDMMC_STA_DATAEND_Pos)
 
#define SDMMC_STA_DATAEND   SDMMC_STA_DATAEND_Msk
 
#define SDMMC_STA_STBITERR_Pos   (9U)
 
#define SDMMC_STA_STBITERR_Msk   (0x1UL << SDMMC_STA_STBITERR_Pos)
 
#define SDMMC_STA_STBITERR   SDMMC_STA_STBITERR_Msk
 
#define SDMMC_STA_DBCKEND_Pos   (10U)
 
#define SDMMC_STA_DBCKEND_Msk   (0x1UL << SDMMC_STA_DBCKEND_Pos)
 
#define SDMMC_STA_DBCKEND   SDMMC_STA_DBCKEND_Msk
 
#define SDMMC_STA_CMDACT_Pos   (11U)
 
#define SDMMC_STA_CMDACT_Msk   (0x1UL << SDMMC_STA_CMDACT_Pos)
 
#define SDMMC_STA_CMDACT   SDMMC_STA_CMDACT_Msk
 
#define SDMMC_STA_TXACT_Pos   (12U)
 
#define SDMMC_STA_TXACT_Msk   (0x1UL << SDMMC_STA_TXACT_Pos)
 
#define SDMMC_STA_TXACT   SDMMC_STA_TXACT_Msk
 
#define SDMMC_STA_RXACT_Pos   (13U)
 
#define SDMMC_STA_RXACT_Msk   (0x1UL << SDMMC_STA_RXACT_Pos)
 
#define SDMMC_STA_RXACT   SDMMC_STA_RXACT_Msk
 
#define SDMMC_STA_TXFIFOHE_Pos   (14U)
 
#define SDMMC_STA_TXFIFOHE_Msk   (0x1UL << SDMMC_STA_TXFIFOHE_Pos)
 
#define SDMMC_STA_TXFIFOHE   SDMMC_STA_TXFIFOHE_Msk
 
#define SDMMC_STA_RXFIFOHF_Pos   (15U)
 
#define SDMMC_STA_RXFIFOHF_Msk   (0x1UL << SDMMC_STA_RXFIFOHF_Pos)
 
#define SDMMC_STA_RXFIFOHF   SDMMC_STA_RXFIFOHF_Msk
 
#define SDMMC_STA_TXFIFOF_Pos   (16U)
 
#define SDMMC_STA_TXFIFOF_Msk   (0x1UL << SDMMC_STA_TXFIFOF_Pos)
 
#define SDMMC_STA_TXFIFOF   SDMMC_STA_TXFIFOF_Msk
 
#define SDMMC_STA_RXFIFOF_Pos   (17U)
 
#define SDMMC_STA_RXFIFOF_Msk   (0x1UL << SDMMC_STA_RXFIFOF_Pos)
 
#define SDMMC_STA_RXFIFOF   SDMMC_STA_RXFIFOF_Msk
 
#define SDMMC_STA_TXFIFOE_Pos   (18U)
 
#define SDMMC_STA_TXFIFOE_Msk   (0x1UL << SDMMC_STA_TXFIFOE_Pos)
 
#define SDMMC_STA_TXFIFOE   SDMMC_STA_TXFIFOE_Msk
 
#define SDMMC_STA_RXFIFOE_Pos   (19U)
 
#define SDMMC_STA_RXFIFOE_Msk   (0x1UL << SDMMC_STA_RXFIFOE_Pos)
 
#define SDMMC_STA_RXFIFOE   SDMMC_STA_RXFIFOE_Msk
 
#define SDMMC_STA_TXDAVL_Pos   (20U)
 
#define SDMMC_STA_TXDAVL_Msk   (0x1UL << SDMMC_STA_TXDAVL_Pos)
 
#define SDMMC_STA_TXDAVL   SDMMC_STA_TXDAVL_Msk
 
#define SDMMC_STA_RXDAVL_Pos   (21U)
 
#define SDMMC_STA_RXDAVL_Msk   (0x1UL << SDMMC_STA_RXDAVL_Pos)
 
#define SDMMC_STA_RXDAVL   SDMMC_STA_RXDAVL_Msk
 
#define SDMMC_STA_SDIOIT_Pos   (22U)
 
#define SDMMC_STA_SDIOIT_Msk   (0x1UL << SDMMC_STA_SDIOIT_Pos)
 
#define SDMMC_STA_SDIOIT   SDMMC_STA_SDIOIT_Msk
 
#define SDMMC_ICR_CCRCFAILC_Pos   (0U)
 
#define SDMMC_ICR_CCRCFAILC_Msk   (0x1UL << SDMMC_ICR_CCRCFAILC_Pos)
 
#define SDMMC_ICR_CCRCFAILC   SDMMC_ICR_CCRCFAILC_Msk
 
#define SDMMC_ICR_DCRCFAILC_Pos   (1U)
 
#define SDMMC_ICR_DCRCFAILC_Msk   (0x1UL << SDMMC_ICR_DCRCFAILC_Pos)
 
#define SDMMC_ICR_DCRCFAILC   SDMMC_ICR_DCRCFAILC_Msk
 
#define SDMMC_ICR_CTIMEOUTC_Pos   (2U)
 
#define SDMMC_ICR_CTIMEOUTC_Msk   (0x1UL << SDMMC_ICR_CTIMEOUTC_Pos)
 
#define SDMMC_ICR_CTIMEOUTC   SDMMC_ICR_CTIMEOUTC_Msk
 
#define SDMMC_ICR_DTIMEOUTC_Pos   (3U)
 
#define SDMMC_ICR_DTIMEOUTC_Msk   (0x1UL << SDMMC_ICR_DTIMEOUTC_Pos)
 
#define SDMMC_ICR_DTIMEOUTC   SDMMC_ICR_DTIMEOUTC_Msk
 
#define SDMMC_ICR_TXUNDERRC_Pos   (4U)
 
#define SDMMC_ICR_TXUNDERRC_Msk   (0x1UL << SDMMC_ICR_TXUNDERRC_Pos)
 
#define SDMMC_ICR_TXUNDERRC   SDMMC_ICR_TXUNDERRC_Msk
 
#define SDMMC_ICR_RXOVERRC_Pos   (5U)
 
#define SDMMC_ICR_RXOVERRC_Msk   (0x1UL << SDMMC_ICR_RXOVERRC_Pos)
 
#define SDMMC_ICR_RXOVERRC   SDMMC_ICR_RXOVERRC_Msk
 
#define SDMMC_ICR_CMDRENDC_Pos   (6U)
 
#define SDMMC_ICR_CMDRENDC_Msk   (0x1UL << SDMMC_ICR_CMDRENDC_Pos)
 
#define SDMMC_ICR_CMDRENDC   SDMMC_ICR_CMDRENDC_Msk
 
#define SDMMC_ICR_CMDSENTC_Pos   (7U)
 
#define SDMMC_ICR_CMDSENTC_Msk   (0x1UL << SDMMC_ICR_CMDSENTC_Pos)
 
#define SDMMC_ICR_CMDSENTC   SDMMC_ICR_CMDSENTC_Msk
 
#define SDMMC_ICR_DATAENDC_Pos   (8U)
 
#define SDMMC_ICR_DATAENDC_Msk   (0x1UL << SDMMC_ICR_DATAENDC_Pos)
 
#define SDMMC_ICR_DATAENDC   SDMMC_ICR_DATAENDC_Msk
 
#define SDMMC_ICR_STBITERRC_Pos   (9U)
 
#define SDMMC_ICR_STBITERRC_Msk   (0x1UL << SDMMC_ICR_STBITERRC_Pos)
 
#define SDMMC_ICR_STBITERRC   SDMMC_ICR_STBITERRC_Msk
 
#define SDMMC_ICR_DBCKENDC_Pos   (10U)
 
#define SDMMC_ICR_DBCKENDC_Msk   (0x1UL << SDMMC_ICR_DBCKENDC_Pos)
 
#define SDMMC_ICR_DBCKENDC   SDMMC_ICR_DBCKENDC_Msk
 
#define SDMMC_ICR_SDIOITC_Pos   (22U)
 
#define SDMMC_ICR_SDIOITC_Msk   (0x1UL << SDMMC_ICR_SDIOITC_Pos)
 
#define SDMMC_ICR_SDIOITC   SDMMC_ICR_SDIOITC_Msk
 
#define SDMMC_MASK_CCRCFAILIE_Pos   (0U)
 
#define SDMMC_MASK_CCRCFAILIE_Msk   (0x1UL << SDMMC_MASK_CCRCFAILIE_Pos)
 
#define SDMMC_MASK_CCRCFAILIE   SDMMC_MASK_CCRCFAILIE_Msk
 
#define SDMMC_MASK_DCRCFAILIE_Pos   (1U)
 
#define SDMMC_MASK_DCRCFAILIE_Msk   (0x1UL << SDMMC_MASK_DCRCFAILIE_Pos)
 
#define SDMMC_MASK_DCRCFAILIE   SDMMC_MASK_DCRCFAILIE_Msk
 
#define SDMMC_MASK_CTIMEOUTIE_Pos   (2U)
 
#define SDMMC_MASK_CTIMEOUTIE_Msk   (0x1UL << SDMMC_MASK_CTIMEOUTIE_Pos)
 
#define SDMMC_MASK_CTIMEOUTIE   SDMMC_MASK_CTIMEOUTIE_Msk
 
#define SDMMC_MASK_DTIMEOUTIE_Pos   (3U)
 
#define SDMMC_MASK_DTIMEOUTIE_Msk   (0x1UL << SDMMC_MASK_DTIMEOUTIE_Pos)
 
#define SDMMC_MASK_DTIMEOUTIE   SDMMC_MASK_DTIMEOUTIE_Msk
 
#define SDMMC_MASK_TXUNDERRIE_Pos   (4U)
 
#define SDMMC_MASK_TXUNDERRIE_Msk   (0x1UL << SDMMC_MASK_TXUNDERRIE_Pos)
 
#define SDMMC_MASK_TXUNDERRIE   SDMMC_MASK_TXUNDERRIE_Msk
 
#define SDMMC_MASK_RXOVERRIE_Pos   (5U)
 
#define SDMMC_MASK_RXOVERRIE_Msk   (0x1UL << SDMMC_MASK_RXOVERRIE_Pos)
 
#define SDMMC_MASK_RXOVERRIE   SDMMC_MASK_RXOVERRIE_Msk
 
#define SDMMC_MASK_CMDRENDIE_Pos   (6U)
 
#define SDMMC_MASK_CMDRENDIE_Msk   (0x1UL << SDMMC_MASK_CMDRENDIE_Pos)
 
#define SDMMC_MASK_CMDRENDIE   SDMMC_MASK_CMDRENDIE_Msk
 
#define SDMMC_MASK_CMDSENTIE_Pos   (7U)
 
#define SDMMC_MASK_CMDSENTIE_Msk   (0x1UL << SDMMC_MASK_CMDSENTIE_Pos)
 
#define SDMMC_MASK_CMDSENTIE   SDMMC_MASK_CMDSENTIE_Msk
 
#define SDMMC_MASK_DATAENDIE_Pos   (8U)
 
#define SDMMC_MASK_DATAENDIE_Msk   (0x1UL << SDMMC_MASK_DATAENDIE_Pos)
 
#define SDMMC_MASK_DATAENDIE   SDMMC_MASK_DATAENDIE_Msk
 
#define SDMMC_MASK_DBCKENDIE_Pos   (10U)
 
#define SDMMC_MASK_DBCKENDIE_Msk   (0x1UL << SDMMC_MASK_DBCKENDIE_Pos)
 
#define SDMMC_MASK_DBCKENDIE   SDMMC_MASK_DBCKENDIE_Msk
 
#define SDMMC_MASK_CMDACTIE_Pos   (11U)
 
#define SDMMC_MASK_CMDACTIE_Msk   (0x1UL << SDMMC_MASK_CMDACTIE_Pos)
 
#define SDMMC_MASK_CMDACTIE   SDMMC_MASK_CMDACTIE_Msk
 
#define SDMMC_MASK_TXACTIE_Pos   (12U)
 
#define SDMMC_MASK_TXACTIE_Msk   (0x1UL << SDMMC_MASK_TXACTIE_Pos)
 
#define SDMMC_MASK_TXACTIE   SDMMC_MASK_TXACTIE_Msk
 
#define SDMMC_MASK_RXACTIE_Pos   (13U)
 
#define SDMMC_MASK_RXACTIE_Msk   (0x1UL << SDMMC_MASK_RXACTIE_Pos)
 
#define SDMMC_MASK_RXACTIE   SDMMC_MASK_RXACTIE_Msk
 
#define SDMMC_MASK_TXFIFOHEIE_Pos   (14U)
 
#define SDMMC_MASK_TXFIFOHEIE_Msk   (0x1UL << SDMMC_MASK_TXFIFOHEIE_Pos)
 
#define SDMMC_MASK_TXFIFOHEIE   SDMMC_MASK_TXFIFOHEIE_Msk
 
#define SDMMC_MASK_RXFIFOHFIE_Pos   (15U)
 
#define SDMMC_MASK_RXFIFOHFIE_Msk   (0x1UL << SDMMC_MASK_RXFIFOHFIE_Pos)
 
#define SDMMC_MASK_RXFIFOHFIE   SDMMC_MASK_RXFIFOHFIE_Msk
 
#define SDMMC_MASK_TXFIFOFIE_Pos   (16U)
 
#define SDMMC_MASK_TXFIFOFIE_Msk   (0x1UL << SDMMC_MASK_TXFIFOFIE_Pos)
 
#define SDMMC_MASK_TXFIFOFIE   SDMMC_MASK_TXFIFOFIE_Msk
 
#define SDMMC_MASK_RXFIFOFIE_Pos   (17U)
 
#define SDMMC_MASK_RXFIFOFIE_Msk   (0x1UL << SDMMC_MASK_RXFIFOFIE_Pos)
 
#define SDMMC_MASK_RXFIFOFIE   SDMMC_MASK_RXFIFOFIE_Msk
 
#define SDMMC_MASK_TXFIFOEIE_Pos   (18U)
 
#define SDMMC_MASK_TXFIFOEIE_Msk   (0x1UL << SDMMC_MASK_TXFIFOEIE_Pos)
 
#define SDMMC_MASK_TXFIFOEIE   SDMMC_MASK_TXFIFOEIE_Msk
 
#define SDMMC_MASK_RXFIFOEIE_Pos   (19U)
 
#define SDMMC_MASK_RXFIFOEIE_Msk   (0x1UL << SDMMC_MASK_RXFIFOEIE_Pos)
 
#define SDMMC_MASK_RXFIFOEIE   SDMMC_MASK_RXFIFOEIE_Msk
 
#define SDMMC_MASK_TXDAVLIE_Pos   (20U)
 
#define SDMMC_MASK_TXDAVLIE_Msk   (0x1UL << SDMMC_MASK_TXDAVLIE_Pos)
 
#define SDMMC_MASK_TXDAVLIE   SDMMC_MASK_TXDAVLIE_Msk
 
#define SDMMC_MASK_RXDAVLIE_Pos   (21U)
 
#define SDMMC_MASK_RXDAVLIE_Msk   (0x1UL << SDMMC_MASK_RXDAVLIE_Pos)
 
#define SDMMC_MASK_RXDAVLIE   SDMMC_MASK_RXDAVLIE_Msk
 
#define SDMMC_MASK_SDIOITIE_Pos   (22U)
 
#define SDMMC_MASK_SDIOITIE_Msk   (0x1UL << SDMMC_MASK_SDIOITIE_Pos)
 
#define SDMMC_MASK_SDIOITIE   SDMMC_MASK_SDIOITIE_Msk
 
#define SDMMC_FIFOCNT_FIFOCOUNT_Pos   (0U)
 
#define SDMMC_FIFOCNT_FIFOCOUNT_Msk   (0xFFFFFFUL << SDMMC_FIFOCNT_FIFOCOUNT_Pos)
 
#define SDMMC_FIFOCNT_FIFOCOUNT   SDMMC_FIFOCNT_FIFOCOUNT_Msk
 
#define SDMMC_FIFO_FIFODATA_Pos   (0U)
 
#define SDMMC_FIFO_FIFODATA_Msk   (0xFFFFFFFFUL << SDMMC_FIFO_FIFODATA_Pos)
 
#define SDMMC_FIFO_FIFODATA   SDMMC_FIFO_FIFODATA_Msk
 
#define SPI_CR1_CPHA_Pos   (0U)
 
#define SPI_CR1_CPHA_Msk   (0x1UL << SPI_CR1_CPHA_Pos)
 
#define SPI_CR1_CPHA   SPI_CR1_CPHA_Msk
 
#define SPI_CR1_CPOL_Pos   (1U)
 
#define SPI_CR1_CPOL_Msk   (0x1UL << SPI_CR1_CPOL_Pos)
 
#define SPI_CR1_CPOL   SPI_CR1_CPOL_Msk
 
#define SPI_CR1_MSTR_Pos   (2U)
 
#define SPI_CR1_MSTR_Msk   (0x1UL << SPI_CR1_MSTR_Pos)
 
#define SPI_CR1_MSTR   SPI_CR1_MSTR_Msk
 
#define SPI_CR1_BR_Pos   (3U)
 
#define SPI_CR1_BR_Msk   (0x7UL << SPI_CR1_BR_Pos)
 
#define SPI_CR1_BR   SPI_CR1_BR_Msk
 
#define SPI_CR1_BR_0   (0x1UL << SPI_CR1_BR_Pos)
 
#define SPI_CR1_BR_1   (0x2UL << SPI_CR1_BR_Pos)
 
#define SPI_CR1_BR_2   (0x4UL << SPI_CR1_BR_Pos)
 
#define SPI_CR1_SPE_Pos   (6U)
 
#define SPI_CR1_SPE_Msk   (0x1UL << SPI_CR1_SPE_Pos)
 
#define SPI_CR1_SPE   SPI_CR1_SPE_Msk
 
#define SPI_CR1_LSBFIRST_Pos   (7U)
 
#define SPI_CR1_LSBFIRST_Msk   (0x1UL << SPI_CR1_LSBFIRST_Pos)
 
#define SPI_CR1_LSBFIRST   SPI_CR1_LSBFIRST_Msk
 
#define SPI_CR1_SSI_Pos   (8U)
 
#define SPI_CR1_SSI_Msk   (0x1UL << SPI_CR1_SSI_Pos)
 
#define SPI_CR1_SSI   SPI_CR1_SSI_Msk
 
#define SPI_CR1_SSM_Pos   (9U)
 
#define SPI_CR1_SSM_Msk   (0x1UL << SPI_CR1_SSM_Pos)
 
#define SPI_CR1_SSM   SPI_CR1_SSM_Msk
 
#define SPI_CR1_RXONLY_Pos   (10U)
 
#define SPI_CR1_RXONLY_Msk   (0x1UL << SPI_CR1_RXONLY_Pos)
 
#define SPI_CR1_RXONLY   SPI_CR1_RXONLY_Msk
 
#define SPI_CR1_CRCL_Pos   (11U)
 
#define SPI_CR1_CRCL_Msk   (0x1UL << SPI_CR1_CRCL_Pos)
 
#define SPI_CR1_CRCL   SPI_CR1_CRCL_Msk
 
#define SPI_CR1_CRCNEXT_Pos   (12U)
 
#define SPI_CR1_CRCNEXT_Msk   (0x1UL << SPI_CR1_CRCNEXT_Pos)
 
#define SPI_CR1_CRCNEXT   SPI_CR1_CRCNEXT_Msk
 
#define SPI_CR1_CRCEN_Pos   (13U)
 
#define SPI_CR1_CRCEN_Msk   (0x1UL << SPI_CR1_CRCEN_Pos)
 
#define SPI_CR1_CRCEN   SPI_CR1_CRCEN_Msk
 
#define SPI_CR1_BIDIOE_Pos   (14U)
 
#define SPI_CR1_BIDIOE_Msk   (0x1UL << SPI_CR1_BIDIOE_Pos)
 
#define SPI_CR1_BIDIOE   SPI_CR1_BIDIOE_Msk
 
#define SPI_CR1_BIDIMODE_Pos   (15U)
 
#define SPI_CR1_BIDIMODE_Msk   (0x1UL << SPI_CR1_BIDIMODE_Pos)
 
#define SPI_CR1_BIDIMODE   SPI_CR1_BIDIMODE_Msk
 
#define SPI_CR2_RXDMAEN_Pos   (0U)
 
#define SPI_CR2_RXDMAEN_Msk   (0x1UL << SPI_CR2_RXDMAEN_Pos)
 
#define SPI_CR2_RXDMAEN   SPI_CR2_RXDMAEN_Msk
 
#define SPI_CR2_TXDMAEN_Pos   (1U)
 
#define SPI_CR2_TXDMAEN_Msk   (0x1UL << SPI_CR2_TXDMAEN_Pos)
 
#define SPI_CR2_TXDMAEN   SPI_CR2_TXDMAEN_Msk
 
#define SPI_CR2_SSOE_Pos   (2U)
 
#define SPI_CR2_SSOE_Msk   (0x1UL << SPI_CR2_SSOE_Pos)
 
#define SPI_CR2_SSOE   SPI_CR2_SSOE_Msk
 
#define SPI_CR2_NSSP_Pos   (3U)
 
#define SPI_CR2_NSSP_Msk   (0x1UL << SPI_CR2_NSSP_Pos)
 
#define SPI_CR2_NSSP   SPI_CR2_NSSP_Msk
 
#define SPI_CR2_FRF_Pos   (4U)
 
#define SPI_CR2_FRF_Msk   (0x1UL << SPI_CR2_FRF_Pos)
 
#define SPI_CR2_FRF   SPI_CR2_FRF_Msk
 
#define SPI_CR2_ERRIE_Pos   (5U)
 
#define SPI_CR2_ERRIE_Msk   (0x1UL << SPI_CR2_ERRIE_Pos)
 
#define SPI_CR2_ERRIE   SPI_CR2_ERRIE_Msk
 
#define SPI_CR2_RXNEIE_Pos   (6U)
 
#define SPI_CR2_RXNEIE_Msk   (0x1UL << SPI_CR2_RXNEIE_Pos)
 
#define SPI_CR2_RXNEIE   SPI_CR2_RXNEIE_Msk
 
#define SPI_CR2_TXEIE_Pos   (7U)
 
#define SPI_CR2_TXEIE_Msk   (0x1UL << SPI_CR2_TXEIE_Pos)
 
#define SPI_CR2_TXEIE   SPI_CR2_TXEIE_Msk
 
#define SPI_CR2_DS_Pos   (8U)
 
#define SPI_CR2_DS_Msk   (0xFUL << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS   SPI_CR2_DS_Msk
 
#define SPI_CR2_DS_0   (0x1UL << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS_1   (0x2UL << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS_2   (0x4UL << SPI_CR2_DS_Pos)
 
#define SPI_CR2_DS_3   (0x8UL << SPI_CR2_DS_Pos)
 
#define SPI_CR2_FRXTH_Pos   (12U)
 
#define SPI_CR2_FRXTH_Msk   (0x1UL << SPI_CR2_FRXTH_Pos)
 
#define SPI_CR2_FRXTH   SPI_CR2_FRXTH_Msk
 
#define SPI_CR2_LDMARX_Pos   (13U)
 
#define SPI_CR2_LDMARX_Msk   (0x1UL << SPI_CR2_LDMARX_Pos)
 
#define SPI_CR2_LDMARX   SPI_CR2_LDMARX_Msk
 
#define SPI_CR2_LDMATX_Pos   (14U)
 
#define SPI_CR2_LDMATX_Msk   (0x1UL << SPI_CR2_LDMATX_Pos)
 
#define SPI_CR2_LDMATX   SPI_CR2_LDMATX_Msk
 
#define SPI_SR_RXNE_Pos   (0U)
 
#define SPI_SR_RXNE_Msk   (0x1UL << SPI_SR_RXNE_Pos)
 
#define SPI_SR_RXNE   SPI_SR_RXNE_Msk
 
#define SPI_SR_TXE_Pos   (1U)
 
#define SPI_SR_TXE_Msk   (0x1UL << SPI_SR_TXE_Pos)
 
#define SPI_SR_TXE   SPI_SR_TXE_Msk
 
#define SPI_SR_CHSIDE_Pos   (2U)
 
#define SPI_SR_CHSIDE_Msk   (0x1UL << SPI_SR_CHSIDE_Pos)
 
#define SPI_SR_CHSIDE   SPI_SR_CHSIDE_Msk
 
#define SPI_SR_UDR_Pos   (3U)
 
#define SPI_SR_UDR_Msk   (0x1UL << SPI_SR_UDR_Pos)
 
#define SPI_SR_UDR   SPI_SR_UDR_Msk
 
#define SPI_SR_CRCERR_Pos   (4U)
 
#define SPI_SR_CRCERR_Msk   (0x1UL << SPI_SR_CRCERR_Pos)
 
#define SPI_SR_CRCERR   SPI_SR_CRCERR_Msk
 
#define SPI_SR_MODF_Pos   (5U)
 
#define SPI_SR_MODF_Msk   (0x1UL << SPI_SR_MODF_Pos)
 
#define SPI_SR_MODF   SPI_SR_MODF_Msk
 
#define SPI_SR_OVR_Pos   (6U)
 
#define SPI_SR_OVR_Msk   (0x1UL << SPI_SR_OVR_Pos)
 
#define SPI_SR_OVR   SPI_SR_OVR_Msk
 
#define SPI_SR_BSY_Pos   (7U)
 
#define SPI_SR_BSY_Msk   (0x1UL << SPI_SR_BSY_Pos)
 
#define SPI_SR_BSY   SPI_SR_BSY_Msk
 
#define SPI_SR_FRE_Pos   (8U)
 
#define SPI_SR_FRE_Msk   (0x1UL << SPI_SR_FRE_Pos)
 
#define SPI_SR_FRE   SPI_SR_FRE_Msk
 
#define SPI_SR_FRLVL_Pos   (9U)
 
#define SPI_SR_FRLVL_Msk   (0x3UL << SPI_SR_FRLVL_Pos)
 
#define SPI_SR_FRLVL   SPI_SR_FRLVL_Msk
 
#define SPI_SR_FRLVL_0   (0x1UL << SPI_SR_FRLVL_Pos)
 
#define SPI_SR_FRLVL_1   (0x2UL << SPI_SR_FRLVL_Pos)
 
#define SPI_SR_FTLVL_Pos   (11U)
 
#define SPI_SR_FTLVL_Msk   (0x3UL << SPI_SR_FTLVL_Pos)
 
#define SPI_SR_FTLVL   SPI_SR_FTLVL_Msk
 
#define SPI_SR_FTLVL_0   (0x1UL << SPI_SR_FTLVL_Pos)
 
#define SPI_SR_FTLVL_1   (0x2UL << SPI_SR_FTLVL_Pos)
 
#define SPI_DR_DR_Pos   (0U)
 
#define SPI_DR_DR_Msk   (0xFFFFUL << SPI_DR_DR_Pos)
 
#define SPI_DR_DR   SPI_DR_DR_Msk
 
#define SPI_CRCPR_CRCPOLY_Pos   (0U)
 
#define SPI_CRCPR_CRCPOLY_Msk   (0xFFFFUL << SPI_CRCPR_CRCPOLY_Pos)
 
#define SPI_CRCPR_CRCPOLY   SPI_CRCPR_CRCPOLY_Msk
 
#define SPI_RXCRCR_RXCRC_Pos   (0U)
 
#define SPI_RXCRCR_RXCRC_Msk   (0xFFFFUL << SPI_RXCRCR_RXCRC_Pos)
 
#define SPI_RXCRCR_RXCRC   SPI_RXCRCR_RXCRC_Msk
 
#define SPI_TXCRCR_TXCRC_Pos   (0U)
 
#define SPI_TXCRCR_TXCRC_Msk   (0xFFFFUL << SPI_TXCRCR_TXCRC_Pos)
 
#define SPI_TXCRCR_TXCRC   SPI_TXCRCR_TXCRC_Msk
 
#define QUADSPI_CR_EN_Pos   (0U)
 
#define QUADSPI_CR_EN_Msk   (0x1UL << QUADSPI_CR_EN_Pos)
 
#define QUADSPI_CR_EN   QUADSPI_CR_EN_Msk
 
#define QUADSPI_CR_ABORT_Pos   (1U)
 
#define QUADSPI_CR_ABORT_Msk   (0x1UL << QUADSPI_CR_ABORT_Pos)
 
#define QUADSPI_CR_ABORT   QUADSPI_CR_ABORT_Msk
 
#define QUADSPI_CR_DMAEN_Pos   (2U)
 
#define QUADSPI_CR_DMAEN_Msk   (0x1UL << QUADSPI_CR_DMAEN_Pos)
 
#define QUADSPI_CR_DMAEN   QUADSPI_CR_DMAEN_Msk
 
#define QUADSPI_CR_TCEN_Pos   (3U)
 
#define QUADSPI_CR_TCEN_Msk   (0x1UL << QUADSPI_CR_TCEN_Pos)
 
#define QUADSPI_CR_TCEN   QUADSPI_CR_TCEN_Msk
 
#define QUADSPI_CR_SSHIFT_Pos   (4U)
 
#define QUADSPI_CR_SSHIFT_Msk   (0x1UL << QUADSPI_CR_SSHIFT_Pos)
 
#define QUADSPI_CR_SSHIFT   QUADSPI_CR_SSHIFT_Msk
 
#define QUADSPI_CR_FTHRES_Pos   (8U)
 
#define QUADSPI_CR_FTHRES_Msk   (0xFUL << QUADSPI_CR_FTHRES_Pos)
 
#define QUADSPI_CR_FTHRES   QUADSPI_CR_FTHRES_Msk
 
#define QUADSPI_CR_TEIE_Pos   (16U)
 
#define QUADSPI_CR_TEIE_Msk   (0x1UL << QUADSPI_CR_TEIE_Pos)
 
#define QUADSPI_CR_TEIE   QUADSPI_CR_TEIE_Msk
 
#define QUADSPI_CR_TCIE_Pos   (17U)
 
#define QUADSPI_CR_TCIE_Msk   (0x1UL << QUADSPI_CR_TCIE_Pos)
 
#define QUADSPI_CR_TCIE   QUADSPI_CR_TCIE_Msk
 
#define QUADSPI_CR_FTIE_Pos   (18U)
 
#define QUADSPI_CR_FTIE_Msk   (0x1UL << QUADSPI_CR_FTIE_Pos)
 
#define QUADSPI_CR_FTIE   QUADSPI_CR_FTIE_Msk
 
#define QUADSPI_CR_SMIE_Pos   (19U)
 
#define QUADSPI_CR_SMIE_Msk   (0x1UL << QUADSPI_CR_SMIE_Pos)
 
#define QUADSPI_CR_SMIE   QUADSPI_CR_SMIE_Msk
 
#define QUADSPI_CR_TOIE_Pos   (20U)
 
#define QUADSPI_CR_TOIE_Msk   (0x1UL << QUADSPI_CR_TOIE_Pos)
 
#define QUADSPI_CR_TOIE   QUADSPI_CR_TOIE_Msk
 
#define QUADSPI_CR_APMS_Pos   (22U)
 
#define QUADSPI_CR_APMS_Msk   (0x1UL << QUADSPI_CR_APMS_Pos)
 
#define QUADSPI_CR_APMS   QUADSPI_CR_APMS_Msk
 
#define QUADSPI_CR_PMM_Pos   (23U)
 
#define QUADSPI_CR_PMM_Msk   (0x1UL << QUADSPI_CR_PMM_Pos)
 
#define QUADSPI_CR_PMM   QUADSPI_CR_PMM_Msk
 
#define QUADSPI_CR_PRESCALER_Pos   (24U)
 
#define QUADSPI_CR_PRESCALER_Msk   (0xFFUL << QUADSPI_CR_PRESCALER_Pos)
 
#define QUADSPI_CR_PRESCALER   QUADSPI_CR_PRESCALER_Msk
 
#define QUADSPI_DCR_CKMODE_Pos   (0U)
 
#define QUADSPI_DCR_CKMODE_Msk   (0x1UL << QUADSPI_DCR_CKMODE_Pos)
 
#define QUADSPI_DCR_CKMODE   QUADSPI_DCR_CKMODE_Msk
 
#define QUADSPI_DCR_CSHT_Pos   (8U)
 
#define QUADSPI_DCR_CSHT_Msk   (0x7UL << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_CSHT   QUADSPI_DCR_CSHT_Msk
 
#define QUADSPI_DCR_CSHT_0   (0x1UL << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_CSHT_1   (0x2UL << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_CSHT_2   (0x4UL << QUADSPI_DCR_CSHT_Pos)
 
#define QUADSPI_DCR_FSIZE_Pos   (16U)
 
#define QUADSPI_DCR_FSIZE_Msk   (0x1FUL << QUADSPI_DCR_FSIZE_Pos)
 
#define QUADSPI_DCR_FSIZE   QUADSPI_DCR_FSIZE_Msk
 
#define QUADSPI_SR_TEF_Pos   (0U)
 
#define QUADSPI_SR_TEF_Msk   (0x1UL << QUADSPI_SR_TEF_Pos)
 
#define QUADSPI_SR_TEF   QUADSPI_SR_TEF_Msk
 
#define QUADSPI_SR_TCF_Pos   (1U)
 
#define QUADSPI_SR_TCF_Msk   (0x1UL << QUADSPI_SR_TCF_Pos)
 
#define QUADSPI_SR_TCF   QUADSPI_SR_TCF_Msk
 
#define QUADSPI_SR_FTF_Pos   (2U)
 
#define QUADSPI_SR_FTF_Msk   (0x1UL << QUADSPI_SR_FTF_Pos)
 
#define QUADSPI_SR_FTF   QUADSPI_SR_FTF_Msk
 
#define QUADSPI_SR_SMF_Pos   (3U)
 
#define QUADSPI_SR_SMF_Msk   (0x1UL << QUADSPI_SR_SMF_Pos)
 
#define QUADSPI_SR_SMF   QUADSPI_SR_SMF_Msk
 
#define QUADSPI_SR_TOF_Pos   (4U)
 
#define QUADSPI_SR_TOF_Msk   (0x1UL << QUADSPI_SR_TOF_Pos)
 
#define QUADSPI_SR_TOF   QUADSPI_SR_TOF_Msk
 
#define QUADSPI_SR_BUSY_Pos   (5U)
 
#define QUADSPI_SR_BUSY_Msk   (0x1UL << QUADSPI_SR_BUSY_Pos)
 
#define QUADSPI_SR_BUSY   QUADSPI_SR_BUSY_Msk
 
#define QUADSPI_SR_FLEVEL_Pos   (8U)
 
#define QUADSPI_SR_FLEVEL_Msk   (0x1FUL << QUADSPI_SR_FLEVEL_Pos)
 
#define QUADSPI_SR_FLEVEL   QUADSPI_SR_FLEVEL_Msk
 
#define QUADSPI_FCR_CTEF_Pos   (0U)
 
#define QUADSPI_FCR_CTEF_Msk   (0x1UL << QUADSPI_FCR_CTEF_Pos)
 
#define QUADSPI_FCR_CTEF   QUADSPI_FCR_CTEF_Msk
 
#define QUADSPI_FCR_CTCF_Pos   (1U)
 
#define QUADSPI_FCR_CTCF_Msk   (0x1UL << QUADSPI_FCR_CTCF_Pos)
 
#define QUADSPI_FCR_CTCF   QUADSPI_FCR_CTCF_Msk
 
#define QUADSPI_FCR_CSMF_Pos   (3U)
 
#define QUADSPI_FCR_CSMF_Msk   (0x1UL << QUADSPI_FCR_CSMF_Pos)
 
#define QUADSPI_FCR_CSMF   QUADSPI_FCR_CSMF_Msk
 
#define QUADSPI_FCR_CTOF_Pos   (4U)
 
#define QUADSPI_FCR_CTOF_Msk   (0x1UL << QUADSPI_FCR_CTOF_Pos)
 
#define QUADSPI_FCR_CTOF   QUADSPI_FCR_CTOF_Msk
 
#define QUADSPI_DLR_DL_Pos   (0U)
 
#define QUADSPI_DLR_DL_Msk   (0xFFFFFFFFUL << QUADSPI_DLR_DL_Pos)
 
#define QUADSPI_DLR_DL   QUADSPI_DLR_DL_Msk
 
#define QUADSPI_CCR_INSTRUCTION_Pos   (0U)
 
#define QUADSPI_CCR_INSTRUCTION_Msk   (0xFFUL << QUADSPI_CCR_INSTRUCTION_Pos)
 
#define QUADSPI_CCR_INSTRUCTION   QUADSPI_CCR_INSTRUCTION_Msk
 
#define QUADSPI_CCR_IMODE_Pos   (8U)
 
#define QUADSPI_CCR_IMODE_Msk   (0x3UL << QUADSPI_CCR_IMODE_Pos)
 
#define QUADSPI_CCR_IMODE   QUADSPI_CCR_IMODE_Msk
 
#define QUADSPI_CCR_IMODE_0   (0x1UL << QUADSPI_CCR_IMODE_Pos)
 
#define QUADSPI_CCR_IMODE_1   (0x2UL << QUADSPI_CCR_IMODE_Pos)
 
#define QUADSPI_CCR_ADMODE_Pos   (10U)
 
#define QUADSPI_CCR_ADMODE_Msk   (0x3UL << QUADSPI_CCR_ADMODE_Pos)
 
#define QUADSPI_CCR_ADMODE   QUADSPI_CCR_ADMODE_Msk
 
#define QUADSPI_CCR_ADMODE_0   (0x1UL << QUADSPI_CCR_ADMODE_Pos)
 
#define QUADSPI_CCR_ADMODE_1   (0x2UL << QUADSPI_CCR_ADMODE_Pos)
 
#define QUADSPI_CCR_ADSIZE_Pos   (12U)
 
#define QUADSPI_CCR_ADSIZE_Msk   (0x3UL << QUADSPI_CCR_ADSIZE_Pos)
 
#define QUADSPI_CCR_ADSIZE   QUADSPI_CCR_ADSIZE_Msk
 
#define QUADSPI_CCR_ADSIZE_0   (0x1UL << QUADSPI_CCR_ADSIZE_Pos)
 
#define QUADSPI_CCR_ADSIZE_1   (0x2UL << QUADSPI_CCR_ADSIZE_Pos)
 
#define QUADSPI_CCR_ABMODE_Pos   (14U)
 
#define QUADSPI_CCR_ABMODE_Msk   (0x3UL << QUADSPI_CCR_ABMODE_Pos)
 
#define QUADSPI_CCR_ABMODE   QUADSPI_CCR_ABMODE_Msk
 
#define QUADSPI_CCR_ABMODE_0   (0x1UL << QUADSPI_CCR_ABMODE_Pos)
 
#define QUADSPI_CCR_ABMODE_1   (0x2UL << QUADSPI_CCR_ABMODE_Pos)
 
#define QUADSPI_CCR_ABSIZE_Pos   (16U)
 
#define QUADSPI_CCR_ABSIZE_Msk   (0x3UL << QUADSPI_CCR_ABSIZE_Pos)
 
#define QUADSPI_CCR_ABSIZE   QUADSPI_CCR_ABSIZE_Msk
 
#define QUADSPI_CCR_ABSIZE_0   (0x1UL << QUADSPI_CCR_ABSIZE_Pos)
 
#define QUADSPI_CCR_ABSIZE_1   (0x2UL << QUADSPI_CCR_ABSIZE_Pos)
 
#define QUADSPI_CCR_DCYC_Pos   (18U)
 
#define QUADSPI_CCR_DCYC_Msk   (0x1FUL << QUADSPI_CCR_DCYC_Pos)
 
#define QUADSPI_CCR_DCYC   QUADSPI_CCR_DCYC_Msk
 
#define QUADSPI_CCR_DMODE_Pos   (24U)
 
#define QUADSPI_CCR_DMODE_Msk   (0x3UL << QUADSPI_CCR_DMODE_Pos)
 
#define QUADSPI_CCR_DMODE   QUADSPI_CCR_DMODE_Msk
 
#define QUADSPI_CCR_DMODE_0   (0x1UL << QUADSPI_CCR_DMODE_Pos)
 
#define QUADSPI_CCR_DMODE_1   (0x2UL << QUADSPI_CCR_DMODE_Pos)
 
#define QUADSPI_CCR_FMODE_Pos   (26U)
 
#define QUADSPI_CCR_FMODE_Msk   (0x3UL << QUADSPI_CCR_FMODE_Pos)
 
#define QUADSPI_CCR_FMODE   QUADSPI_CCR_FMODE_Msk
 
#define QUADSPI_CCR_FMODE_0   (0x1UL << QUADSPI_CCR_FMODE_Pos)
 
#define QUADSPI_CCR_FMODE_1   (0x2UL << QUADSPI_CCR_FMODE_Pos)
 
#define QUADSPI_CCR_SIOO_Pos   (28U)
 
#define QUADSPI_CCR_SIOO_Msk   (0x1UL << QUADSPI_CCR_SIOO_Pos)
 
#define QUADSPI_CCR_SIOO   QUADSPI_CCR_SIOO_Msk
 
#define QUADSPI_CCR_DDRM_Pos   (31U)
 
#define QUADSPI_CCR_DDRM_Msk   (0x1UL << QUADSPI_CCR_DDRM_Pos)
 
#define QUADSPI_CCR_DDRM   QUADSPI_CCR_DDRM_Msk
 
#define QUADSPI_AR_ADDRESS_Pos   (0U)
 
#define QUADSPI_AR_ADDRESS_Msk   (0xFFFFFFFFUL << QUADSPI_AR_ADDRESS_Pos)
 
#define QUADSPI_AR_ADDRESS   QUADSPI_AR_ADDRESS_Msk
 
#define QUADSPI_ABR_ALTERNATE_Pos   (0U)
 
#define QUADSPI_ABR_ALTERNATE_Msk   (0xFFFFFFFFUL << QUADSPI_ABR_ALTERNATE_Pos)
 
#define QUADSPI_ABR_ALTERNATE   QUADSPI_ABR_ALTERNATE_Msk
 
#define QUADSPI_DR_DATA_Pos   (0U)
 
#define QUADSPI_DR_DATA_Msk   (0xFFFFFFFFUL << QUADSPI_DR_DATA_Pos)
 
#define QUADSPI_DR_DATA   QUADSPI_DR_DATA_Msk
 
#define QUADSPI_PSMKR_MASK_Pos   (0U)
 
#define QUADSPI_PSMKR_MASK_Msk   (0xFFFFFFFFUL << QUADSPI_PSMKR_MASK_Pos)
 
#define QUADSPI_PSMKR_MASK   QUADSPI_PSMKR_MASK_Msk
 
#define QUADSPI_PSMAR_MATCH_Pos   (0U)
 
#define QUADSPI_PSMAR_MATCH_Msk   (0xFFFFFFFFUL << QUADSPI_PSMAR_MATCH_Pos)
 
#define QUADSPI_PSMAR_MATCH   QUADSPI_PSMAR_MATCH_Msk
 
#define QUADSPI_PIR_INTERVAL_Pos   (0U)
 
#define QUADSPI_PIR_INTERVAL_Msk   (0xFFFFUL << QUADSPI_PIR_INTERVAL_Pos)
 
#define QUADSPI_PIR_INTERVAL   QUADSPI_PIR_INTERVAL_Msk
 
#define QUADSPI_LPTR_TIMEOUT_Pos   (0U)
 
#define QUADSPI_LPTR_TIMEOUT_Msk   (0xFFFFUL << QUADSPI_LPTR_TIMEOUT_Pos)
 
#define QUADSPI_LPTR_TIMEOUT   QUADSPI_LPTR_TIMEOUT_Msk
 
#define SYSCFG_MEMRMP_MEM_MODE_Pos   (0U)
 
#define SYSCFG_MEMRMP_MEM_MODE_Msk   (0x7UL << SYSCFG_MEMRMP_MEM_MODE_Pos)
 
#define SYSCFG_MEMRMP_MEM_MODE   SYSCFG_MEMRMP_MEM_MODE_Msk
 
#define SYSCFG_MEMRMP_MEM_MODE_0   (0x1UL << SYSCFG_MEMRMP_MEM_MODE_Pos)
 
#define SYSCFG_MEMRMP_MEM_MODE_1   (0x2UL << SYSCFG_MEMRMP_MEM_MODE_Pos)
 
#define SYSCFG_MEMRMP_MEM_MODE_2   (0x4UL << SYSCFG_MEMRMP_MEM_MODE_Pos)
 
#define SYSCFG_MEMRMP_FB_MODE_Pos   (8U)
 
#define SYSCFG_MEMRMP_FB_MODE_Msk   (0x1UL << SYSCFG_MEMRMP_FB_MODE_Pos)
 
#define SYSCFG_MEMRMP_FB_MODE   SYSCFG_MEMRMP_FB_MODE_Msk
 
#define SYSCFG_CFGR1_FWDIS_Pos   (0U)
 
#define SYSCFG_CFGR1_FWDIS_Msk   (0x1UL << SYSCFG_CFGR1_FWDIS_Pos)
 
#define SYSCFG_CFGR1_FWDIS   SYSCFG_CFGR1_FWDIS_Msk
 
#define SYSCFG_CFGR1_BOOSTEN_Pos   (8U)
 
#define SYSCFG_CFGR1_BOOSTEN_Msk   (0x1UL << SYSCFG_CFGR1_BOOSTEN_Pos)
 
#define SYSCFG_CFGR1_BOOSTEN   SYSCFG_CFGR1_BOOSTEN_Msk
 
#define SYSCFG_CFGR1_I2C_PB6_FMP_Pos   (16U)
 
#define SYSCFG_CFGR1_I2C_PB6_FMP_Msk   (0x1UL << SYSCFG_CFGR1_I2C_PB6_FMP_Pos)
 
#define SYSCFG_CFGR1_I2C_PB6_FMP   SYSCFG_CFGR1_I2C_PB6_FMP_Msk
 
#define SYSCFG_CFGR1_I2C_PB7_FMP_Pos   (17U)
 
#define SYSCFG_CFGR1_I2C_PB7_FMP_Msk   (0x1UL << SYSCFG_CFGR1_I2C_PB7_FMP_Pos)
 
#define SYSCFG_CFGR1_I2C_PB7_FMP   SYSCFG_CFGR1_I2C_PB7_FMP_Msk
 
#define SYSCFG_CFGR1_I2C_PB8_FMP_Pos   (18U)
 
#define SYSCFG_CFGR1_I2C_PB8_FMP_Msk   (0x1UL << SYSCFG_CFGR1_I2C_PB8_FMP_Pos)
 
#define SYSCFG_CFGR1_I2C_PB8_FMP   SYSCFG_CFGR1_I2C_PB8_FMP_Msk
 
#define SYSCFG_CFGR1_I2C_PB9_FMP_Pos   (19U)
 
#define SYSCFG_CFGR1_I2C_PB9_FMP_Msk   (0x1UL << SYSCFG_CFGR1_I2C_PB9_FMP_Pos)
 
#define SYSCFG_CFGR1_I2C_PB9_FMP   SYSCFG_CFGR1_I2C_PB9_FMP_Msk
 
#define SYSCFG_CFGR1_I2C1_FMP_Pos   (20U)
 
#define SYSCFG_CFGR1_I2C1_FMP_Msk   (0x1UL << SYSCFG_CFGR1_I2C1_FMP_Pos)
 
#define SYSCFG_CFGR1_I2C1_FMP   SYSCFG_CFGR1_I2C1_FMP_Msk
 
#define SYSCFG_CFGR1_I2C2_FMP_Pos   (21U)
 
#define SYSCFG_CFGR1_I2C2_FMP_Msk   (0x1UL << SYSCFG_CFGR1_I2C2_FMP_Pos)
 
#define SYSCFG_CFGR1_I2C2_FMP   SYSCFG_CFGR1_I2C2_FMP_Msk
 
#define SYSCFG_CFGR1_I2C3_FMP_Pos   (22U)
 
#define SYSCFG_CFGR1_I2C3_FMP_Msk   (0x1UL << SYSCFG_CFGR1_I2C3_FMP_Pos)
 
#define SYSCFG_CFGR1_I2C3_FMP   SYSCFG_CFGR1_I2C3_FMP_Msk
 
#define SYSCFG_CFGR1_FPU_IE_0   (0x04000000UL)
 
#define SYSCFG_CFGR1_FPU_IE_1   (0x08000000UL)
 
#define SYSCFG_CFGR1_FPU_IE_2   (0x10000000UL)
 
#define SYSCFG_CFGR1_FPU_IE_3   (0x20000000UL)
 
#define SYSCFG_CFGR1_FPU_IE_4   (0x40000000UL)
 
#define SYSCFG_CFGR1_FPU_IE_5   (0x80000000UL)
 
#define SYSCFG_EXTICR1_EXTI0_Pos   (0U)
 
#define SYSCFG_EXTICR1_EXTI0_Msk   (0x7UL << SYSCFG_EXTICR1_EXTI0_Pos)
 
#define SYSCFG_EXTICR1_EXTI0   SYSCFG_EXTICR1_EXTI0_Msk
 
#define SYSCFG_EXTICR1_EXTI1_Pos   (4U)
 
#define SYSCFG_EXTICR1_EXTI1_Msk   (0x7UL << SYSCFG_EXTICR1_EXTI1_Pos)
 
#define SYSCFG_EXTICR1_EXTI1   SYSCFG_EXTICR1_EXTI1_Msk
 
#define SYSCFG_EXTICR1_EXTI2_Pos   (8U)
 
#define SYSCFG_EXTICR1_EXTI2_Msk   (0x7UL << SYSCFG_EXTICR1_EXTI2_Pos)
 
#define SYSCFG_EXTICR1_EXTI2   SYSCFG_EXTICR1_EXTI2_Msk
 
#define SYSCFG_EXTICR1_EXTI3_Pos   (12U)
 
#define SYSCFG_EXTICR1_EXTI3_Msk   (0x7UL << SYSCFG_EXTICR1_EXTI3_Pos)
 
#define SYSCFG_EXTICR1_EXTI3   SYSCFG_EXTICR1_EXTI3_Msk
 
#define SYSCFG_EXTICR1_EXTI0_PA   (0x00000000UL)
 EXTI0 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI0_PB   (0x00000001UL)
 
#define SYSCFG_EXTICR1_EXTI0_PC   (0x00000002UL)
 
#define SYSCFG_EXTICR1_EXTI0_PD   (0x00000003UL)
 
#define SYSCFG_EXTICR1_EXTI0_PE   (0x00000004UL)
 
#define SYSCFG_EXTICR1_EXTI0_PF   (0x00000005UL)
 
#define SYSCFG_EXTICR1_EXTI0_PG   (0x00000006UL)
 
#define SYSCFG_EXTICR1_EXTI0_PH   (0x00000007UL)
 
#define SYSCFG_EXTICR1_EXTI1_PA   (0x00000000UL)
 EXTI1 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI1_PB   (0x00000010UL)
 
#define SYSCFG_EXTICR1_EXTI1_PC   (0x00000020UL)
 
#define SYSCFG_EXTICR1_EXTI1_PD   (0x00000030UL)
 
#define SYSCFG_EXTICR1_EXTI1_PE   (0x00000040UL)
 
#define SYSCFG_EXTICR1_EXTI1_PF   (0x00000050UL)
 
#define SYSCFG_EXTICR1_EXTI1_PG   (0x00000060UL)
 
#define SYSCFG_EXTICR1_EXTI1_PH   (0x00000070UL)
 
#define SYSCFG_EXTICR1_EXTI2_PA   (0x00000000UL)
 EXTI2 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI2_PB   (0x00000100UL)
 
#define SYSCFG_EXTICR1_EXTI2_PC   (0x00000200UL)
 
#define SYSCFG_EXTICR1_EXTI2_PD   (0x00000300UL)
 
#define SYSCFG_EXTICR1_EXTI2_PE   (0x00000400UL)
 
#define SYSCFG_EXTICR1_EXTI2_PF   (0x00000500UL)
 
#define SYSCFG_EXTICR1_EXTI2_PG   (0x00000600UL)
 
#define SYSCFG_EXTICR1_EXTI3_PA   (0x00000000UL)
 EXTI3 configuration. More...
 
#define SYSCFG_EXTICR1_EXTI3_PB   (0x00001000UL)
 
#define SYSCFG_EXTICR1_EXTI3_PC   (0x00002000UL)
 
#define SYSCFG_EXTICR1_EXTI3_PD   (0x00003000UL)
 
#define SYSCFG_EXTICR1_EXTI3_PE   (0x00004000UL)
 
#define SYSCFG_EXTICR1_EXTI3_PF   (0x00005000UL)
 
#define SYSCFG_EXTICR1_EXTI3_PG   (0x00006000UL)
 
#define SYSCFG_EXTICR2_EXTI4_Pos   (0U)
 
#define SYSCFG_EXTICR2_EXTI4_Msk   (0x7UL << SYSCFG_EXTICR2_EXTI4_Pos)
 
#define SYSCFG_EXTICR2_EXTI4   SYSCFG_EXTICR2_EXTI4_Msk
 
#define SYSCFG_EXTICR2_EXTI5_Pos   (4U)
 
#define SYSCFG_EXTICR2_EXTI5_Msk   (0x7UL << SYSCFG_EXTICR2_EXTI5_Pos)
 
#define SYSCFG_EXTICR2_EXTI5   SYSCFG_EXTICR2_EXTI5_Msk
 
#define SYSCFG_EXTICR2_EXTI6_Pos   (8U)
 
#define SYSCFG_EXTICR2_EXTI6_Msk   (0x7UL << SYSCFG_EXTICR2_EXTI6_Pos)
 
#define SYSCFG_EXTICR2_EXTI6   SYSCFG_EXTICR2_EXTI6_Msk
 
#define SYSCFG_EXTICR2_EXTI7_Pos   (12U)
 
#define SYSCFG_EXTICR2_EXTI7_Msk   (0x7UL << SYSCFG_EXTICR2_EXTI7_Pos)
 
#define SYSCFG_EXTICR2_EXTI7   SYSCFG_EXTICR2_EXTI7_Msk
 
#define SYSCFG_EXTICR2_EXTI4_PA   (0x00000000UL)
 EXTI4 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI4_PB   (0x00000001UL)
 
#define SYSCFG_EXTICR2_EXTI4_PC   (0x00000002UL)
 
#define SYSCFG_EXTICR2_EXTI4_PD   (0x00000003UL)
 
#define SYSCFG_EXTICR2_EXTI4_PE   (0x00000004UL)
 
#define SYSCFG_EXTICR2_EXTI4_PF   (0x00000005UL)
 
#define SYSCFG_EXTICR2_EXTI4_PG   (0x00000006UL)
 
#define SYSCFG_EXTICR2_EXTI5_PA   (0x00000000UL)
 EXTI5 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI5_PB   (0x00000010UL)
 
#define SYSCFG_EXTICR2_EXTI5_PC   (0x00000020UL)
 
#define SYSCFG_EXTICR2_EXTI5_PD   (0x00000030UL)
 
#define SYSCFG_EXTICR2_EXTI5_PE   (0x00000040UL)
 
#define SYSCFG_EXTICR2_EXTI5_PF   (0x00000050UL)
 
#define SYSCFG_EXTICR2_EXTI5_PG   (0x00000060UL)
 
#define SYSCFG_EXTICR2_EXTI6_PA   (0x00000000UL)
 EXTI6 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI6_PB   (0x00000100UL)
 
#define SYSCFG_EXTICR2_EXTI6_PC   (0x00000200UL)
 
#define SYSCFG_EXTICR2_EXTI6_PD   (0x00000300UL)
 
#define SYSCFG_EXTICR2_EXTI6_PE   (0x00000400UL)
 
#define SYSCFG_EXTICR2_EXTI6_PF   (0x00000500UL)
 
#define SYSCFG_EXTICR2_EXTI6_PG   (0x00000600UL)
 
#define SYSCFG_EXTICR2_EXTI7_PA   (0x00000000UL)
 EXTI7 configuration. More...
 
#define SYSCFG_EXTICR2_EXTI7_PB   (0x00001000UL)
 
#define SYSCFG_EXTICR2_EXTI7_PC   (0x00002000UL)
 
#define SYSCFG_EXTICR2_EXTI7_PD   (0x00003000UL)
 
#define SYSCFG_EXTICR2_EXTI7_PE   (0x00004000UL)
 
#define SYSCFG_EXTICR2_EXTI7_PF   (0x00005000UL)
 
#define SYSCFG_EXTICR2_EXTI7_PG   (0x00006000UL)
 
#define SYSCFG_EXTICR3_EXTI8_Pos   (0U)
 
#define SYSCFG_EXTICR3_EXTI8_Msk   (0x7UL << SYSCFG_EXTICR3_EXTI8_Pos)
 
#define SYSCFG_EXTICR3_EXTI8   SYSCFG_EXTICR3_EXTI8_Msk
 
#define SYSCFG_EXTICR3_EXTI9_Pos   (4U)
 
#define SYSCFG_EXTICR3_EXTI9_Msk   (0x7UL << SYSCFG_EXTICR3_EXTI9_Pos)
 
#define SYSCFG_EXTICR3_EXTI9   SYSCFG_EXTICR3_EXTI9_Msk
 
#define SYSCFG_EXTICR3_EXTI10_Pos   (8U)
 
#define SYSCFG_EXTICR3_EXTI10_Msk   (0x7UL << SYSCFG_EXTICR3_EXTI10_Pos)
 
#define SYSCFG_EXTICR3_EXTI10   SYSCFG_EXTICR3_EXTI10_Msk
 
#define SYSCFG_EXTICR3_EXTI11_Pos   (12U)
 
#define SYSCFG_EXTICR3_EXTI11_Msk   (0x7UL << SYSCFG_EXTICR3_EXTI11_Pos)
 
#define SYSCFG_EXTICR3_EXTI11   SYSCFG_EXTICR3_EXTI11_Msk
 
#define SYSCFG_EXTICR3_EXTI8_PA   (0x00000000UL)
 EXTI8 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI8_PB   (0x00000001UL)
 
#define SYSCFG_EXTICR3_EXTI8_PC   (0x00000002UL)
 
#define SYSCFG_EXTICR3_EXTI8_PD   (0x00000003UL)
 
#define SYSCFG_EXTICR3_EXTI8_PE   (0x00000004UL)
 
#define SYSCFG_EXTICR3_EXTI8_PF   (0x00000005UL)
 
#define SYSCFG_EXTICR3_EXTI8_PG   (0x00000006UL)
 
#define SYSCFG_EXTICR3_EXTI9_PA   (0x00000000UL)
 EXTI9 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI9_PB   (0x00000010UL)
 
#define SYSCFG_EXTICR3_EXTI9_PC   (0x00000020UL)
 
#define SYSCFG_EXTICR3_EXTI9_PD   (0x00000030UL)
 
#define SYSCFG_EXTICR3_EXTI9_PE   (0x00000040UL)
 
#define SYSCFG_EXTICR3_EXTI9_PF   (0x00000050UL)
 
#define SYSCFG_EXTICR3_EXTI9_PG   (0x00000060UL)
 
#define SYSCFG_EXTICR3_EXTI10_PA   (0x00000000UL)
 EXTI10 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI10_PB   (0x00000100UL)
 
#define SYSCFG_EXTICR3_EXTI10_PC   (0x00000200UL)
 
#define SYSCFG_EXTICR3_EXTI10_PD   (0x00000300UL)
 
#define SYSCFG_EXTICR3_EXTI10_PE   (0x00000400UL)
 
#define SYSCFG_EXTICR3_EXTI10_PF   (0x00000500UL)
 
#define SYSCFG_EXTICR3_EXTI10_PG   (0x00000600UL)
 
#define SYSCFG_EXTICR3_EXTI11_PA   (0x00000000UL)
 EXTI11 configuration. More...
 
#define SYSCFG_EXTICR3_EXTI11_PB   (0x00001000UL)
 
#define SYSCFG_EXTICR3_EXTI11_PC   (0x00002000UL)
 
#define SYSCFG_EXTICR3_EXTI11_PD   (0x00003000UL)
 
#define SYSCFG_EXTICR3_EXTI11_PE   (0x00004000UL)
 
#define SYSCFG_EXTICR3_EXTI11_PF   (0x00005000UL)
 
#define SYSCFG_EXTICR3_EXTI11_PG   (0x00006000UL)
 
#define SYSCFG_EXTICR4_EXTI12_Pos   (0U)
 
#define SYSCFG_EXTICR4_EXTI12_Msk   (0x7UL << SYSCFG_EXTICR4_EXTI12_Pos)
 
#define SYSCFG_EXTICR4_EXTI12   SYSCFG_EXTICR4_EXTI12_Msk
 
#define SYSCFG_EXTICR4_EXTI13_Pos   (4U)
 
#define SYSCFG_EXTICR4_EXTI13_Msk   (0x7UL << SYSCFG_EXTICR4_EXTI13_Pos)
 
#define SYSCFG_EXTICR4_EXTI13   SYSCFG_EXTICR4_EXTI13_Msk
 
#define SYSCFG_EXTICR4_EXTI14_Pos   (8U)
 
#define SYSCFG_EXTICR4_EXTI14_Msk   (0x7UL << SYSCFG_EXTICR4_EXTI14_Pos)
 
#define SYSCFG_EXTICR4_EXTI14   SYSCFG_EXTICR4_EXTI14_Msk
 
#define SYSCFG_EXTICR4_EXTI15_Pos   (12U)
 
#define SYSCFG_EXTICR4_EXTI15_Msk   (0x7UL << SYSCFG_EXTICR4_EXTI15_Pos)
 
#define SYSCFG_EXTICR4_EXTI15   SYSCFG_EXTICR4_EXTI15_Msk
 
#define SYSCFG_EXTICR4_EXTI12_PA   (0x00000000UL)
 EXTI12 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI12_PB   (0x00000001UL)
 
#define SYSCFG_EXTICR4_EXTI12_PC   (0x00000002UL)
 
#define SYSCFG_EXTICR4_EXTI12_PD   (0x00000003UL)
 
#define SYSCFG_EXTICR4_EXTI12_PE   (0x00000004UL)
 
#define SYSCFG_EXTICR4_EXTI12_PF   (0x00000005UL)
 
#define SYSCFG_EXTICR4_EXTI12_PG   (0x00000006UL)
 
#define SYSCFG_EXTICR4_EXTI13_PA   (0x00000000UL)
 EXTI13 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI13_PB   (0x00000010UL)
 
#define SYSCFG_EXTICR4_EXTI13_PC   (0x00000020UL)
 
#define SYSCFG_EXTICR4_EXTI13_PD   (0x00000030UL)
 
#define SYSCFG_EXTICR4_EXTI13_PE   (0x00000040UL)
 
#define SYSCFG_EXTICR4_EXTI13_PF   (0x00000050UL)
 
#define SYSCFG_EXTICR4_EXTI13_PG   (0x00000060UL)
 
#define SYSCFG_EXTICR4_EXTI14_PA   (0x00000000UL)
 EXTI14 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI14_PB   (0x00000100UL)
 
#define SYSCFG_EXTICR4_EXTI14_PC   (0x00000200UL)
 
#define SYSCFG_EXTICR4_EXTI14_PD   (0x00000300UL)
 
#define SYSCFG_EXTICR4_EXTI14_PE   (0x00000400UL)
 
#define SYSCFG_EXTICR4_EXTI14_PF   (0x00000500UL)
 
#define SYSCFG_EXTICR4_EXTI14_PG   (0x00000600UL)
 
#define SYSCFG_EXTICR4_EXTI15_PA   (0x00000000UL)
 EXTI15 configuration. More...
 
#define SYSCFG_EXTICR4_EXTI15_PB   (0x00001000UL)
 
#define SYSCFG_EXTICR4_EXTI15_PC   (0x00002000UL)
 
#define SYSCFG_EXTICR4_EXTI15_PD   (0x00003000UL)
 
#define SYSCFG_EXTICR4_EXTI15_PE   (0x00004000UL)
 
#define SYSCFG_EXTICR4_EXTI15_PF   (0x00005000UL)
 
#define SYSCFG_EXTICR4_EXTI15_PG   (0x00006000UL)
 
#define SYSCFG_SCSR_SRAM2ER_Pos   (0U)
 
#define SYSCFG_SCSR_SRAM2ER_Msk   (0x1UL << SYSCFG_SCSR_SRAM2ER_Pos)
 
#define SYSCFG_SCSR_SRAM2ER   SYSCFG_SCSR_SRAM2ER_Msk
 
#define SYSCFG_SCSR_SRAM2BSY_Pos   (1U)
 
#define SYSCFG_SCSR_SRAM2BSY_Msk   (0x1UL << SYSCFG_SCSR_SRAM2BSY_Pos)
 
#define SYSCFG_SCSR_SRAM2BSY   SYSCFG_SCSR_SRAM2BSY_Msk
 
#define SYSCFG_CFGR2_CLL_Pos   (0U)
 
#define SYSCFG_CFGR2_CLL_Msk   (0x1UL << SYSCFG_CFGR2_CLL_Pos)
 
#define SYSCFG_CFGR2_CLL   SYSCFG_CFGR2_CLL_Msk
 
#define SYSCFG_CFGR2_SPL_Pos   (1U)
 
#define SYSCFG_CFGR2_SPL_Msk   (0x1UL << SYSCFG_CFGR2_SPL_Pos)
 
#define SYSCFG_CFGR2_SPL   SYSCFG_CFGR2_SPL_Msk
 
#define SYSCFG_CFGR2_PVDL_Pos   (2U)
 
#define SYSCFG_CFGR2_PVDL_Msk   (0x1UL << SYSCFG_CFGR2_PVDL_Pos)
 
#define SYSCFG_CFGR2_PVDL   SYSCFG_CFGR2_PVDL_Msk
 
#define SYSCFG_CFGR2_ECCL_Pos   (3U)
 
#define SYSCFG_CFGR2_ECCL_Msk   (0x1UL << SYSCFG_CFGR2_ECCL_Pos)
 
#define SYSCFG_CFGR2_ECCL   SYSCFG_CFGR2_ECCL_Msk
 
#define SYSCFG_CFGR2_SPF_Pos   (8U)
 
#define SYSCFG_CFGR2_SPF_Msk   (0x1UL << SYSCFG_CFGR2_SPF_Pos)
 
#define SYSCFG_CFGR2_SPF   SYSCFG_CFGR2_SPF_Msk
 
#define SYSCFG_SWPR_PAGE0_Pos   (0U)
 
#define SYSCFG_SWPR_PAGE0_Msk   (0x1UL << SYSCFG_SWPR_PAGE0_Pos)
 
#define SYSCFG_SWPR_PAGE0   SYSCFG_SWPR_PAGE0_Msk
 
#define SYSCFG_SWPR_PAGE1_Pos   (1U)
 
#define SYSCFG_SWPR_PAGE1_Msk   (0x1UL << SYSCFG_SWPR_PAGE1_Pos)
 
#define SYSCFG_SWPR_PAGE1   SYSCFG_SWPR_PAGE1_Msk
 
#define SYSCFG_SWPR_PAGE2_Pos   (2U)
 
#define SYSCFG_SWPR_PAGE2_Msk   (0x1UL << SYSCFG_SWPR_PAGE2_Pos)
 
#define SYSCFG_SWPR_PAGE2   SYSCFG_SWPR_PAGE2_Msk
 
#define SYSCFG_SWPR_PAGE3_Pos   (3U)
 
#define SYSCFG_SWPR_PAGE3_Msk   (0x1UL << SYSCFG_SWPR_PAGE3_Pos)
 
#define SYSCFG_SWPR_PAGE3   SYSCFG_SWPR_PAGE3_Msk
 
#define SYSCFG_SWPR_PAGE4_Pos   (4U)
 
#define SYSCFG_SWPR_PAGE4_Msk   (0x1UL << SYSCFG_SWPR_PAGE4_Pos)
 
#define SYSCFG_SWPR_PAGE4   SYSCFG_SWPR_PAGE4_Msk
 
#define SYSCFG_SWPR_PAGE5_Pos   (5U)
 
#define SYSCFG_SWPR_PAGE5_Msk   (0x1UL << SYSCFG_SWPR_PAGE5_Pos)
 
#define SYSCFG_SWPR_PAGE5   SYSCFG_SWPR_PAGE5_Msk
 
#define SYSCFG_SWPR_PAGE6_Pos   (6U)
 
#define SYSCFG_SWPR_PAGE6_Msk   (0x1UL << SYSCFG_SWPR_PAGE6_Pos)
 
#define SYSCFG_SWPR_PAGE6   SYSCFG_SWPR_PAGE6_Msk
 
#define SYSCFG_SWPR_PAGE7_Pos   (7U)
 
#define SYSCFG_SWPR_PAGE7_Msk   (0x1UL << SYSCFG_SWPR_PAGE7_Pos)
 
#define SYSCFG_SWPR_PAGE7   SYSCFG_SWPR_PAGE7_Msk
 
#define SYSCFG_SWPR_PAGE8_Pos   (8U)
 
#define SYSCFG_SWPR_PAGE8_Msk   (0x1UL << SYSCFG_SWPR_PAGE8_Pos)
 
#define SYSCFG_SWPR_PAGE8   SYSCFG_SWPR_PAGE8_Msk
 
#define SYSCFG_SWPR_PAGE9_Pos   (9U)
 
#define SYSCFG_SWPR_PAGE9_Msk   (0x1UL << SYSCFG_SWPR_PAGE9_Pos)
 
#define SYSCFG_SWPR_PAGE9   SYSCFG_SWPR_PAGE9_Msk
 
#define SYSCFG_SWPR_PAGE10_Pos   (10U)
 
#define SYSCFG_SWPR_PAGE10_Msk   (0x1UL << SYSCFG_SWPR_PAGE10_Pos)
 
#define SYSCFG_SWPR_PAGE10   SYSCFG_SWPR_PAGE10_Msk
 
#define SYSCFG_SWPR_PAGE11_Pos   (11U)
 
#define SYSCFG_SWPR_PAGE11_Msk   (0x1UL << SYSCFG_SWPR_PAGE11_Pos)
 
#define SYSCFG_SWPR_PAGE11   SYSCFG_SWPR_PAGE11_Msk
 
#define SYSCFG_SWPR_PAGE12_Pos   (12U)
 
#define SYSCFG_SWPR_PAGE12_Msk   (0x1UL << SYSCFG_SWPR_PAGE12_Pos)
 
#define SYSCFG_SWPR_PAGE12   SYSCFG_SWPR_PAGE12_Msk
 
#define SYSCFG_SWPR_PAGE13_Pos   (13U)
 
#define SYSCFG_SWPR_PAGE13_Msk   (0x1UL << SYSCFG_SWPR_PAGE13_Pos)
 
#define SYSCFG_SWPR_PAGE13   SYSCFG_SWPR_PAGE13_Msk
 
#define SYSCFG_SWPR_PAGE14_Pos   (14U)
 
#define SYSCFG_SWPR_PAGE14_Msk   (0x1UL << SYSCFG_SWPR_PAGE14_Pos)
 
#define SYSCFG_SWPR_PAGE14   SYSCFG_SWPR_PAGE14_Msk
 
#define SYSCFG_SWPR_PAGE15_Pos   (15U)
 
#define SYSCFG_SWPR_PAGE15_Msk   (0x1UL << SYSCFG_SWPR_PAGE15_Pos)
 
#define SYSCFG_SWPR_PAGE15   SYSCFG_SWPR_PAGE15_Msk
 
#define SYSCFG_SWPR_PAGE16_Pos   (16U)
 
#define SYSCFG_SWPR_PAGE16_Msk   (0x1UL << SYSCFG_SWPR_PAGE16_Pos)
 
#define SYSCFG_SWPR_PAGE16   SYSCFG_SWPR_PAGE16_Msk
 
#define SYSCFG_SWPR_PAGE17_Pos   (17U)
 
#define SYSCFG_SWPR_PAGE17_Msk   (0x1UL << SYSCFG_SWPR_PAGE17_Pos)
 
#define SYSCFG_SWPR_PAGE17   SYSCFG_SWPR_PAGE17_Msk
 
#define SYSCFG_SWPR_PAGE18_Pos   (18U)
 
#define SYSCFG_SWPR_PAGE18_Msk   (0x1UL << SYSCFG_SWPR_PAGE18_Pos)
 
#define SYSCFG_SWPR_PAGE18   SYSCFG_SWPR_PAGE18_Msk
 
#define SYSCFG_SWPR_PAGE19_Pos   (19U)
 
#define SYSCFG_SWPR_PAGE19_Msk   (0x1UL << SYSCFG_SWPR_PAGE19_Pos)
 
#define SYSCFG_SWPR_PAGE19   SYSCFG_SWPR_PAGE19_Msk
 
#define SYSCFG_SWPR_PAGE20_Pos   (20U)
 
#define SYSCFG_SWPR_PAGE20_Msk   (0x1UL << SYSCFG_SWPR_PAGE20_Pos)
 
#define SYSCFG_SWPR_PAGE20   SYSCFG_SWPR_PAGE20_Msk
 
#define SYSCFG_SWPR_PAGE21_Pos   (21U)
 
#define SYSCFG_SWPR_PAGE21_Msk   (0x1UL << SYSCFG_SWPR_PAGE21_Pos)
 
#define SYSCFG_SWPR_PAGE21   SYSCFG_SWPR_PAGE21_Msk
 
#define SYSCFG_SWPR_PAGE22_Pos   (22U)
 
#define SYSCFG_SWPR_PAGE22_Msk   (0x1UL << SYSCFG_SWPR_PAGE22_Pos)
 
#define SYSCFG_SWPR_PAGE22   SYSCFG_SWPR_PAGE22_Msk
 
#define SYSCFG_SWPR_PAGE23_Pos   (23U)
 
#define SYSCFG_SWPR_PAGE23_Msk   (0x1UL << SYSCFG_SWPR_PAGE23_Pos)
 
#define SYSCFG_SWPR_PAGE23   SYSCFG_SWPR_PAGE23_Msk
 
#define SYSCFG_SWPR_PAGE24_Pos   (24U)
 
#define SYSCFG_SWPR_PAGE24_Msk   (0x1UL << SYSCFG_SWPR_PAGE24_Pos)
 
#define SYSCFG_SWPR_PAGE24   SYSCFG_SWPR_PAGE24_Msk
 
#define SYSCFG_SWPR_PAGE25_Pos   (25U)
 
#define SYSCFG_SWPR_PAGE25_Msk   (0x1UL << SYSCFG_SWPR_PAGE25_Pos)
 
#define SYSCFG_SWPR_PAGE25   SYSCFG_SWPR_PAGE25_Msk
 
#define SYSCFG_SWPR_PAGE26_Pos   (26U)
 
#define SYSCFG_SWPR_PAGE26_Msk   (0x1UL << SYSCFG_SWPR_PAGE26_Pos)
 
#define SYSCFG_SWPR_PAGE26   SYSCFG_SWPR_PAGE26_Msk
 
#define SYSCFG_SWPR_PAGE27_Pos   (27U)
 
#define SYSCFG_SWPR_PAGE27_Msk   (0x1UL << SYSCFG_SWPR_PAGE27_Pos)
 
#define SYSCFG_SWPR_PAGE27   SYSCFG_SWPR_PAGE27_Msk
 
#define SYSCFG_SWPR_PAGE28_Pos   (28U)
 
#define SYSCFG_SWPR_PAGE28_Msk   (0x1UL << SYSCFG_SWPR_PAGE28_Pos)
 
#define SYSCFG_SWPR_PAGE28   SYSCFG_SWPR_PAGE28_Msk
 
#define SYSCFG_SWPR_PAGE29_Pos   (29U)
 
#define SYSCFG_SWPR_PAGE29_Msk   (0x1UL << SYSCFG_SWPR_PAGE29_Pos)
 
#define SYSCFG_SWPR_PAGE29   SYSCFG_SWPR_PAGE29_Msk
 
#define SYSCFG_SWPR_PAGE30_Pos   (30U)
 
#define SYSCFG_SWPR_PAGE30_Msk   (0x1UL << SYSCFG_SWPR_PAGE30_Pos)
 
#define SYSCFG_SWPR_PAGE30   SYSCFG_SWPR_PAGE30_Msk
 
#define SYSCFG_SWPR_PAGE31_Pos   (31U)
 
#define SYSCFG_SWPR_PAGE31_Msk   (0x1UL << SYSCFG_SWPR_PAGE31_Pos)
 
#define SYSCFG_SWPR_PAGE31   SYSCFG_SWPR_PAGE31_Msk
 
#define SYSCFG_SKR_KEY_Pos   (0U)
 
#define SYSCFG_SKR_KEY_Msk   (0xFFUL << SYSCFG_SKR_KEY_Pos)
 
#define SYSCFG_SKR_KEY   SYSCFG_SKR_KEY_Msk
 
#define TIM_CR1_CEN_Pos   (0U)
 
#define TIM_CR1_CEN_Msk   (0x1UL << TIM_CR1_CEN_Pos)
 
#define TIM_CR1_CEN   TIM_CR1_CEN_Msk
 
#define TIM_CR1_UDIS_Pos   (1U)
 
#define TIM_CR1_UDIS_Msk   (0x1UL << TIM_CR1_UDIS_Pos)
 
#define TIM_CR1_UDIS   TIM_CR1_UDIS_Msk
 
#define TIM_CR1_URS_Pos   (2U)
 
#define TIM_CR1_URS_Msk   (0x1UL << TIM_CR1_URS_Pos)
 
#define TIM_CR1_URS   TIM_CR1_URS_Msk
 
#define TIM_CR1_OPM_Pos   (3U)
 
#define TIM_CR1_OPM_Msk   (0x1UL << TIM_CR1_OPM_Pos)
 
#define TIM_CR1_OPM   TIM_CR1_OPM_Msk
 
#define TIM_CR1_DIR_Pos   (4U)
 
#define TIM_CR1_DIR_Msk   (0x1UL << TIM_CR1_DIR_Pos)
 
#define TIM_CR1_DIR   TIM_CR1_DIR_Msk
 
#define TIM_CR1_CMS_Pos   (5U)
 
#define TIM_CR1_CMS_Msk   (0x3UL << TIM_CR1_CMS_Pos)
 
#define TIM_CR1_CMS   TIM_CR1_CMS_Msk
 
#define TIM_CR1_CMS_0   (0x1UL << TIM_CR1_CMS_Pos)
 
#define TIM_CR1_CMS_1   (0x2UL << TIM_CR1_CMS_Pos)
 
#define TIM_CR1_ARPE_Pos   (7U)
 
#define TIM_CR1_ARPE_Msk   (0x1UL << TIM_CR1_ARPE_Pos)
 
#define TIM_CR1_ARPE   TIM_CR1_ARPE_Msk
 
#define TIM_CR1_CKD_Pos   (8U)
 
#define TIM_CR1_CKD_Msk   (0x3UL << TIM_CR1_CKD_Pos)
 
#define TIM_CR1_CKD   TIM_CR1_CKD_Msk
 
#define TIM_CR1_CKD_0   (0x1UL << TIM_CR1_CKD_Pos)
 
#define TIM_CR1_CKD_1   (0x2UL << TIM_CR1_CKD_Pos)
 
#define TIM_CR1_UIFREMAP_Pos   (11U)
 
#define TIM_CR1_UIFREMAP_Msk   (0x1UL << TIM_CR1_UIFREMAP_Pos)
 
#define TIM_CR1_UIFREMAP   TIM_CR1_UIFREMAP_Msk
 
#define TIM_CR2_CCPC_Pos   (0U)
 
#define TIM_CR2_CCPC_Msk   (0x1UL << TIM_CR2_CCPC_Pos)
 
#define TIM_CR2_CCPC   TIM_CR2_CCPC_Msk
 
#define TIM_CR2_CCUS_Pos   (2U)
 
#define TIM_CR2_CCUS_Msk   (0x1UL << TIM_CR2_CCUS_Pos)
 
#define TIM_CR2_CCUS   TIM_CR2_CCUS_Msk
 
#define TIM_CR2_CCDS_Pos   (3U)
 
#define TIM_CR2_CCDS_Msk   (0x1UL << TIM_CR2_CCDS_Pos)
 
#define TIM_CR2_CCDS   TIM_CR2_CCDS_Msk
 
#define TIM_CR2_MMS_Pos   (4U)
 
#define TIM_CR2_MMS_Msk   (0x7UL << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_MMS   TIM_CR2_MMS_Msk
 
#define TIM_CR2_MMS_0   (0x1UL << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_MMS_1   (0x2UL << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_MMS_2   (0x4UL << TIM_CR2_MMS_Pos)
 
#define TIM_CR2_TI1S_Pos   (7U)
 
#define TIM_CR2_TI1S_Msk   (0x1UL << TIM_CR2_TI1S_Pos)
 
#define TIM_CR2_TI1S   TIM_CR2_TI1S_Msk
 
#define TIM_CR2_OIS1_Pos   (8U)
 
#define TIM_CR2_OIS1_Msk   (0x1UL << TIM_CR2_OIS1_Pos)
 
#define TIM_CR2_OIS1   TIM_CR2_OIS1_Msk
 
#define TIM_CR2_OIS1N_Pos   (9U)
 
#define TIM_CR2_OIS1N_Msk   (0x1UL << TIM_CR2_OIS1N_Pos)
 
#define TIM_CR2_OIS1N   TIM_CR2_OIS1N_Msk
 
#define TIM_CR2_OIS2_Pos   (10U)
 
#define TIM_CR2_OIS2_Msk   (0x1UL << TIM_CR2_OIS2_Pos)
 
#define TIM_CR2_OIS2   TIM_CR2_OIS2_Msk
 
#define TIM_CR2_OIS2N_Pos   (11U)
 
#define TIM_CR2_OIS2N_Msk   (0x1UL << TIM_CR2_OIS2N_Pos)
 
#define TIM_CR2_OIS2N   TIM_CR2_OIS2N_Msk
 
#define TIM_CR2_OIS3_Pos   (12U)
 
#define TIM_CR2_OIS3_Msk   (0x1UL << TIM_CR2_OIS3_Pos)
 
#define TIM_CR2_OIS3   TIM_CR2_OIS3_Msk
 
#define TIM_CR2_OIS3N_Pos   (13U)
 
#define TIM_CR2_OIS3N_Msk   (0x1UL << TIM_CR2_OIS3N_Pos)
 
#define TIM_CR2_OIS3N   TIM_CR2_OIS3N_Msk
 
#define TIM_CR2_OIS4_Pos   (14U)
 
#define TIM_CR2_OIS4_Msk   (0x1UL << TIM_CR2_OIS4_Pos)
 
#define TIM_CR2_OIS4   TIM_CR2_OIS4_Msk
 
#define TIM_CR2_OIS5_Pos   (16U)
 
#define TIM_CR2_OIS5_Msk   (0x1UL << TIM_CR2_OIS5_Pos)
 
#define TIM_CR2_OIS5   TIM_CR2_OIS5_Msk
 
#define TIM_CR2_OIS6_Pos   (18U)
 
#define TIM_CR2_OIS6_Msk   (0x1UL << TIM_CR2_OIS6_Pos)
 
#define TIM_CR2_OIS6   TIM_CR2_OIS6_Msk
 
#define TIM_CR2_MMS2_Pos   (20U)
 
#define TIM_CR2_MMS2_Msk   (0xFUL << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2   TIM_CR2_MMS2_Msk
 
#define TIM_CR2_MMS2_0   (0x1UL << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2_1   (0x2UL << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2_2   (0x4UL << TIM_CR2_MMS2_Pos)
 
#define TIM_CR2_MMS2_3   (0x8UL << TIM_CR2_MMS2_Pos)
 
#define TIM_SMCR_SMS_Pos   (0U)
 
#define TIM_SMCR_SMS_Msk   (0x10007UL << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS   TIM_SMCR_SMS_Msk
 
#define TIM_SMCR_SMS_0   (0x00001UL << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS_1   (0x00002UL << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS_2   (0x00004UL << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_SMS_3   (0x10000UL << TIM_SMCR_SMS_Pos)
 
#define TIM_SMCR_OCCS_Pos   (3U)
 
#define TIM_SMCR_OCCS_Msk   (0x1UL << TIM_SMCR_OCCS_Pos)
 
#define TIM_SMCR_OCCS   TIM_SMCR_OCCS_Msk
 
#define TIM_SMCR_TS_Pos   (4U)
 
#define TIM_SMCR_TS_Msk   (0x7UL << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_TS   TIM_SMCR_TS_Msk
 
#define TIM_SMCR_TS_0   (0x1UL << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_TS_1   (0x2UL << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_TS_2   (0x4UL << TIM_SMCR_TS_Pos)
 
#define TIM_SMCR_MSM_Pos   (7U)
 
#define TIM_SMCR_MSM_Msk   (0x1UL << TIM_SMCR_MSM_Pos)
 
#define TIM_SMCR_MSM   TIM_SMCR_MSM_Msk
 
#define TIM_SMCR_ETF_Pos   (8U)
 
#define TIM_SMCR_ETF_Msk   (0xFUL << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF   TIM_SMCR_ETF_Msk
 
#define TIM_SMCR_ETF_0   (0x1UL << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF_1   (0x2UL << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF_2   (0x4UL << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETF_3   (0x8UL << TIM_SMCR_ETF_Pos)
 
#define TIM_SMCR_ETPS_Pos   (12U)
 
#define TIM_SMCR_ETPS_Msk   (0x3UL << TIM_SMCR_ETPS_Pos)
 
#define TIM_SMCR_ETPS   TIM_SMCR_ETPS_Msk
 
#define TIM_SMCR_ETPS_0   (0x1UL << TIM_SMCR_ETPS_Pos)
 
#define TIM_SMCR_ETPS_1   (0x2UL << TIM_SMCR_ETPS_Pos)
 
#define TIM_SMCR_ECE_Pos   (14U)
 
#define TIM_SMCR_ECE_Msk   (0x1UL << TIM_SMCR_ECE_Pos)
 
#define TIM_SMCR_ECE   TIM_SMCR_ECE_Msk
 
#define TIM_SMCR_ETP_Pos   (15U)
 
#define TIM_SMCR_ETP_Msk   (0x1UL << TIM_SMCR_ETP_Pos)
 
#define TIM_SMCR_ETP   TIM_SMCR_ETP_Msk
 
#define TIM_DIER_UIE_Pos   (0U)
 
#define TIM_DIER_UIE_Msk   (0x1UL << TIM_DIER_UIE_Pos)
 
#define TIM_DIER_UIE   TIM_DIER_UIE_Msk
 
#define TIM_DIER_CC1IE_Pos   (1U)
 
#define TIM_DIER_CC1IE_Msk   (0x1UL << TIM_DIER_CC1IE_Pos)
 
#define TIM_DIER_CC1IE   TIM_DIER_CC1IE_Msk
 
#define TIM_DIER_CC2IE_Pos   (2U)
 
#define TIM_DIER_CC2IE_Msk   (0x1UL << TIM_DIER_CC2IE_Pos)
 
#define TIM_DIER_CC2IE   TIM_DIER_CC2IE_Msk
 
#define TIM_DIER_CC3IE_Pos   (3U)
 
#define TIM_DIER_CC3IE_Msk   (0x1UL << TIM_DIER_CC3IE_Pos)
 
#define TIM_DIER_CC3IE   TIM_DIER_CC3IE_Msk
 
#define TIM_DIER_CC4IE_Pos   (4U)
 
#define TIM_DIER_CC4IE_Msk   (0x1UL << TIM_DIER_CC4IE_Pos)
 
#define TIM_DIER_CC4IE   TIM_DIER_CC4IE_Msk
 
#define TIM_DIER_COMIE_Pos   (5U)
 
#define TIM_DIER_COMIE_Msk   (0x1UL << TIM_DIER_COMIE_Pos)
 
#define TIM_DIER_COMIE   TIM_DIER_COMIE_Msk
 
#define TIM_DIER_TIE_Pos   (6U)
 
#define TIM_DIER_TIE_Msk   (0x1UL << TIM_DIER_TIE_Pos)
 
#define TIM_DIER_TIE   TIM_DIER_TIE_Msk
 
#define TIM_DIER_BIE_Pos   (7U)
 
#define TIM_DIER_BIE_Msk   (0x1UL << TIM_DIER_BIE_Pos)
 
#define TIM_DIER_BIE   TIM_DIER_BIE_Msk
 
#define TIM_DIER_UDE_Pos   (8U)
 
#define TIM_DIER_UDE_Msk   (0x1UL << TIM_DIER_UDE_Pos)
 
#define TIM_DIER_UDE   TIM_DIER_UDE_Msk
 
#define TIM_DIER_CC1DE_Pos   (9U)
 
#define TIM_DIER_CC1DE_Msk   (0x1UL << TIM_DIER_CC1DE_Pos)
 
#define TIM_DIER_CC1DE   TIM_DIER_CC1DE_Msk
 
#define TIM_DIER_CC2DE_Pos   (10U)
 
#define TIM_DIER_CC2DE_Msk   (0x1UL << TIM_DIER_CC2DE_Pos)
 
#define TIM_DIER_CC2DE   TIM_DIER_CC2DE_Msk
 
#define TIM_DIER_CC3DE_Pos   (11U)
 
#define TIM_DIER_CC3DE_Msk   (0x1UL << TIM_DIER_CC3DE_Pos)
 
#define TIM_DIER_CC3DE   TIM_DIER_CC3DE_Msk
 
#define TIM_DIER_CC4DE_Pos   (12U)
 
#define TIM_DIER_CC4DE_Msk   (0x1UL << TIM_DIER_CC4DE_Pos)
 
#define TIM_DIER_CC4DE   TIM_DIER_CC4DE_Msk
 
#define TIM_DIER_COMDE_Pos   (13U)
 
#define TIM_DIER_COMDE_Msk   (0x1UL << TIM_DIER_COMDE_Pos)
 
#define TIM_DIER_COMDE   TIM_DIER_COMDE_Msk
 
#define TIM_DIER_TDE_Pos   (14U)
 
#define TIM_DIER_TDE_Msk   (0x1UL << TIM_DIER_TDE_Pos)
 
#define TIM_DIER_TDE   TIM_DIER_TDE_Msk
 
#define TIM_SR_UIF_Pos   (0U)
 
#define TIM_SR_UIF_Msk   (0x1UL << TIM_SR_UIF_Pos)
 
#define TIM_SR_UIF   TIM_SR_UIF_Msk
 
#define TIM_SR_CC1IF_Pos   (1U)
 
#define TIM_SR_CC1IF_Msk   (0x1UL << TIM_SR_CC1IF_Pos)
 
#define TIM_SR_CC1IF   TIM_SR_CC1IF_Msk
 
#define TIM_SR_CC2IF_Pos   (2U)
 
#define TIM_SR_CC2IF_Msk   (0x1UL << TIM_SR_CC2IF_Pos)
 
#define TIM_SR_CC2IF   TIM_SR_CC2IF_Msk
 
#define TIM_SR_CC3IF_Pos   (3U)
 
#define TIM_SR_CC3IF_Msk   (0x1UL << TIM_SR_CC3IF_Pos)
 
#define TIM_SR_CC3IF   TIM_SR_CC3IF_Msk
 
#define TIM_SR_CC4IF_Pos   (4U)
 
#define TIM_SR_CC4IF_Msk   (0x1UL << TIM_SR_CC4IF_Pos)
 
#define TIM_SR_CC4IF   TIM_SR_CC4IF_Msk
 
#define TIM_SR_COMIF_Pos   (5U)
 
#define TIM_SR_COMIF_Msk   (0x1UL << TIM_SR_COMIF_Pos)
 
#define TIM_SR_COMIF   TIM_SR_COMIF_Msk
 
#define TIM_SR_TIF_Pos   (6U)
 
#define TIM_SR_TIF_Msk   (0x1UL << TIM_SR_TIF_Pos)
 
#define TIM_SR_TIF   TIM_SR_TIF_Msk
 
#define TIM_SR_BIF_Pos   (7U)
 
#define TIM_SR_BIF_Msk   (0x1UL << TIM_SR_BIF_Pos)
 
#define TIM_SR_BIF   TIM_SR_BIF_Msk
 
#define TIM_SR_B2IF_Pos   (8U)
 
#define TIM_SR_B2IF_Msk   (0x1UL << TIM_SR_B2IF_Pos)
 
#define TIM_SR_B2IF   TIM_SR_B2IF_Msk
 
#define TIM_SR_CC1OF_Pos   (9U)
 
#define TIM_SR_CC1OF_Msk   (0x1UL << TIM_SR_CC1OF_Pos)
 
#define TIM_SR_CC1OF   TIM_SR_CC1OF_Msk
 
#define TIM_SR_CC2OF_Pos   (10U)
 
#define TIM_SR_CC2OF_Msk   (0x1UL << TIM_SR_CC2OF_Pos)
 
#define TIM_SR_CC2OF   TIM_SR_CC2OF_Msk
 
#define TIM_SR_CC3OF_Pos   (11U)
 
#define TIM_SR_CC3OF_Msk   (0x1UL << TIM_SR_CC3OF_Pos)
 
#define TIM_SR_CC3OF   TIM_SR_CC3OF_Msk
 
#define TIM_SR_CC4OF_Pos   (12U)
 
#define TIM_SR_CC4OF_Msk   (0x1UL << TIM_SR_CC4OF_Pos)
 
#define TIM_SR_CC4OF   TIM_SR_CC4OF_Msk
 
#define TIM_SR_SBIF_Pos   (13U)
 
#define TIM_SR_SBIF_Msk   (0x1UL << TIM_SR_SBIF_Pos)
 
#define TIM_SR_SBIF   TIM_SR_SBIF_Msk
 
#define TIM_SR_CC5IF_Pos   (16U)
 
#define TIM_SR_CC5IF_Msk   (0x1UL << TIM_SR_CC5IF_Pos)
 
#define TIM_SR_CC5IF   TIM_SR_CC5IF_Msk
 
#define TIM_SR_CC6IF_Pos   (17U)
 
#define TIM_SR_CC6IF_Msk   (0x1UL << TIM_SR_CC6IF_Pos)
 
#define TIM_SR_CC6IF   TIM_SR_CC6IF_Msk
 
#define TIM_EGR_UG_Pos   (0U)
 
#define TIM_EGR_UG_Msk   (0x1UL << TIM_EGR_UG_Pos)
 
#define TIM_EGR_UG   TIM_EGR_UG_Msk
 
#define TIM_EGR_CC1G_Pos   (1U)
 
#define TIM_EGR_CC1G_Msk   (0x1UL << TIM_EGR_CC1G_Pos)
 
#define TIM_EGR_CC1G   TIM_EGR_CC1G_Msk
 
#define TIM_EGR_CC2G_Pos   (2U)
 
#define TIM_EGR_CC2G_Msk   (0x1UL << TIM_EGR_CC2G_Pos)
 
#define TIM_EGR_CC2G   TIM_EGR_CC2G_Msk
 
#define TIM_EGR_CC3G_Pos   (3U)
 
#define TIM_EGR_CC3G_Msk   (0x1UL << TIM_EGR_CC3G_Pos)
 
#define TIM_EGR_CC3G   TIM_EGR_CC3G_Msk
 
#define TIM_EGR_CC4G_Pos   (4U)
 
#define TIM_EGR_CC4G_Msk   (0x1UL << TIM_EGR_CC4G_Pos)
 
#define TIM_EGR_CC4G   TIM_EGR_CC4G_Msk
 
#define TIM_EGR_COMG_Pos   (5U)
 
#define TIM_EGR_COMG_Msk   (0x1UL << TIM_EGR_COMG_Pos)
 
#define TIM_EGR_COMG   TIM_EGR_COMG_Msk
 
#define TIM_EGR_TG_Pos   (6U)
 
#define TIM_EGR_TG_Msk   (0x1UL << TIM_EGR_TG_Pos)
 
#define TIM_EGR_TG   TIM_EGR_TG_Msk
 
#define TIM_EGR_BG_Pos   (7U)
 
#define TIM_EGR_BG_Msk   (0x1UL << TIM_EGR_BG_Pos)
 
#define TIM_EGR_BG   TIM_EGR_BG_Msk
 
#define TIM_EGR_B2G_Pos   (8U)
 
#define TIM_EGR_B2G_Msk   (0x1UL << TIM_EGR_B2G_Pos)
 
#define TIM_EGR_B2G   TIM_EGR_B2G_Msk
 
#define TIM_CCMR1_CC1S_Pos   (0U)
 
#define TIM_CCMR1_CC1S_Msk   (0x3UL << TIM_CCMR1_CC1S_Pos)
 
#define TIM_CCMR1_CC1S   TIM_CCMR1_CC1S_Msk
 
#define TIM_CCMR1_CC1S_0   (0x1UL << TIM_CCMR1_CC1S_Pos)
 
#define TIM_CCMR1_CC1S_1   (0x2UL << TIM_CCMR1_CC1S_Pos)
 
#define TIM_CCMR1_OC1FE_Pos   (2U)
 
#define TIM_CCMR1_OC1FE_Msk   (0x1UL << TIM_CCMR1_OC1FE_Pos)
 
#define TIM_CCMR1_OC1FE   TIM_CCMR1_OC1FE_Msk
 
#define TIM_CCMR1_OC1PE_Pos   (3U)
 
#define TIM_CCMR1_OC1PE_Msk   (0x1UL << TIM_CCMR1_OC1PE_Pos)
 
#define TIM_CCMR1_OC1PE   TIM_CCMR1_OC1PE_Msk
 
#define TIM_CCMR1_OC1M_Pos   (4U)
 
#define TIM_CCMR1_OC1M_Msk   (0x1007UL << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M   TIM_CCMR1_OC1M_Msk
 
#define TIM_CCMR1_OC1M_0   (0x0001UL << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M_1   (0x0002UL << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M_2   (0x0004UL << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1M_3   (0x1000UL << TIM_CCMR1_OC1M_Pos)
 
#define TIM_CCMR1_OC1CE_Pos   (7U)
 
#define TIM_CCMR1_OC1CE_Msk   (0x1UL << TIM_CCMR1_OC1CE_Pos)
 
#define TIM_CCMR1_OC1CE   TIM_CCMR1_OC1CE_Msk
 
#define TIM_CCMR1_CC2S_Pos   (8U)
 
#define TIM_CCMR1_CC2S_Msk   (0x3UL << TIM_CCMR1_CC2S_Pos)
 
#define TIM_CCMR1_CC2S   TIM_CCMR1_CC2S_Msk
 
#define TIM_CCMR1_CC2S_0   (0x1UL << TIM_CCMR1_CC2S_Pos)
 
#define TIM_CCMR1_CC2S_1   (0x2UL << TIM_CCMR1_CC2S_Pos)
 
#define TIM_CCMR1_OC2FE_Pos   (10U)
 
#define TIM_CCMR1_OC2FE_Msk   (0x1UL << TIM_CCMR1_OC2FE_Pos)
 
#define TIM_CCMR1_OC2FE   TIM_CCMR1_OC2FE_Msk
 
#define TIM_CCMR1_OC2PE_Pos   (11U)
 
#define TIM_CCMR1_OC2PE_Msk   (0x1UL << TIM_CCMR1_OC2PE_Pos)
 
#define TIM_CCMR1_OC2PE   TIM_CCMR1_OC2PE_Msk
 
#define TIM_CCMR1_OC2M_Pos   (12U)
 
#define TIM_CCMR1_OC2M_Msk   (0x1007UL << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M   TIM_CCMR1_OC2M_Msk
 
#define TIM_CCMR1_OC2M_0   (0x0001UL << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M_1   (0x0002UL << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M_2   (0x0004UL << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2M_3   (0x1000UL << TIM_CCMR1_OC2M_Pos)
 
#define TIM_CCMR1_OC2CE_Pos   (15U)
 
#define TIM_CCMR1_OC2CE_Msk   (0x1UL << TIM_CCMR1_OC2CE_Pos)
 
#define TIM_CCMR1_OC2CE   TIM_CCMR1_OC2CE_Msk
 
#define TIM_CCMR1_IC1PSC_Pos   (2U)
 
#define TIM_CCMR1_IC1PSC_Msk   (0x3UL << TIM_CCMR1_IC1PSC_Pos)
 
#define TIM_CCMR1_IC1PSC   TIM_CCMR1_IC1PSC_Msk
 
#define TIM_CCMR1_IC1PSC_0   (0x1UL << TIM_CCMR1_IC1PSC_Pos)
 
#define TIM_CCMR1_IC1PSC_1   (0x2UL << TIM_CCMR1_IC1PSC_Pos)
 
#define TIM_CCMR1_IC1F_Pos   (4U)
 
#define TIM_CCMR1_IC1F_Msk   (0xFUL << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F   TIM_CCMR1_IC1F_Msk
 
#define TIM_CCMR1_IC1F_0   (0x1UL << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F_1   (0x2UL << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F_2   (0x4UL << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC1F_3   (0x8UL << TIM_CCMR1_IC1F_Pos)
 
#define TIM_CCMR1_IC2PSC_Pos   (10U)
 
#define TIM_CCMR1_IC2PSC_Msk   (0x3UL << TIM_CCMR1_IC2PSC_Pos)
 
#define TIM_CCMR1_IC2PSC   TIM_CCMR1_IC2PSC_Msk
 
#define TIM_CCMR1_IC2PSC_0   (0x1UL << TIM_CCMR1_IC2PSC_Pos)
 
#define TIM_CCMR1_IC2PSC_1   (0x2UL << TIM_CCMR1_IC2PSC_Pos)
 
#define TIM_CCMR1_IC2F_Pos   (12U)
 
#define TIM_CCMR1_IC2F_Msk   (0xFUL << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F   TIM_CCMR1_IC2F_Msk
 
#define TIM_CCMR1_IC2F_0   (0x1UL << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F_1   (0x2UL << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F_2   (0x4UL << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR1_IC2F_3   (0x8UL << TIM_CCMR1_IC2F_Pos)
 
#define TIM_CCMR2_CC3S_Pos   (0U)
 
#define TIM_CCMR2_CC3S_Msk   (0x3UL << TIM_CCMR2_CC3S_Pos)
 
#define TIM_CCMR2_CC3S   TIM_CCMR2_CC3S_Msk
 
#define TIM_CCMR2_CC3S_0   (0x1UL << TIM_CCMR2_CC3S_Pos)
 
#define TIM_CCMR2_CC3S_1   (0x2UL << TIM_CCMR2_CC3S_Pos)
 
#define TIM_CCMR2_OC3FE_Pos   (2U)
 
#define TIM_CCMR2_OC3FE_Msk   (0x1UL << TIM_CCMR2_OC3FE_Pos)
 
#define TIM_CCMR2_OC3FE   TIM_CCMR2_OC3FE_Msk
 
#define TIM_CCMR2_OC3PE_Pos   (3U)
 
#define TIM_CCMR2_OC3PE_Msk   (0x1UL << TIM_CCMR2_OC3PE_Pos)
 
#define TIM_CCMR2_OC3PE   TIM_CCMR2_OC3PE_Msk
 
#define TIM_CCMR2_OC3M_Pos   (4U)
 
#define TIM_CCMR2_OC3M_Msk   (0x1007UL << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M   TIM_CCMR2_OC3M_Msk
 
#define TIM_CCMR2_OC3M_0   (0x0001UL << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M_1   (0x0002UL << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M_2   (0x0004UL << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3M_3   (0x1000UL << TIM_CCMR2_OC3M_Pos)
 
#define TIM_CCMR2_OC3CE_Pos   (7U)
 
#define TIM_CCMR2_OC3CE_Msk   (0x1UL << TIM_CCMR2_OC3CE_Pos)
 
#define TIM_CCMR2_OC3CE   TIM_CCMR2_OC3CE_Msk
 
#define TIM_CCMR2_CC4S_Pos   (8U)
 
#define TIM_CCMR2_CC4S_Msk   (0x3UL << TIM_CCMR2_CC4S_Pos)
 
#define TIM_CCMR2_CC4S   TIM_CCMR2_CC4S_Msk
 
#define TIM_CCMR2_CC4S_0   (0x1UL << TIM_CCMR2_CC4S_Pos)
 
#define TIM_CCMR2_CC4S_1   (0x2UL << TIM_CCMR2_CC4S_Pos)
 
#define TIM_CCMR2_OC4FE_Pos   (10U)
 
#define TIM_CCMR2_OC4FE_Msk   (0x1UL << TIM_CCMR2_OC4FE_Pos)
 
#define TIM_CCMR2_OC4FE   TIM_CCMR2_OC4FE_Msk
 
#define TIM_CCMR2_OC4PE_Pos   (11U)
 
#define TIM_CCMR2_OC4PE_Msk   (0x1UL << TIM_CCMR2_OC4PE_Pos)
 
#define TIM_CCMR2_OC4PE   TIM_CCMR2_OC4PE_Msk
 
#define TIM_CCMR2_OC4M_Pos   (12U)
 
#define TIM_CCMR2_OC4M_Msk   (0x1007UL << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M   TIM_CCMR2_OC4M_Msk
 
#define TIM_CCMR2_OC4M_0   (0x0001UL << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M_1   (0x0002UL << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M_2   (0x0004UL << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4M_3   (0x1000UL << TIM_CCMR2_OC4M_Pos)
 
#define TIM_CCMR2_OC4CE_Pos   (15U)
 
#define TIM_CCMR2_OC4CE_Msk   (0x1UL << TIM_CCMR2_OC4CE_Pos)
 
#define TIM_CCMR2_OC4CE   TIM_CCMR2_OC4CE_Msk
 
#define TIM_CCMR2_IC3PSC_Pos   (2U)
 
#define TIM_CCMR2_IC3PSC_Msk   (0x3UL << TIM_CCMR2_IC3PSC_Pos)
 
#define TIM_CCMR2_IC3PSC   TIM_CCMR2_IC3PSC_Msk
 
#define TIM_CCMR2_IC3PSC_0   (0x1UL << TIM_CCMR2_IC3PSC_Pos)
 
#define TIM_CCMR2_IC3PSC_1   (0x2UL << TIM_CCMR2_IC3PSC_Pos)
 
#define TIM_CCMR2_IC3F_Pos   (4U)
 
#define TIM_CCMR2_IC3F_Msk   (0xFUL << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F   TIM_CCMR2_IC3F_Msk
 
#define TIM_CCMR2_IC3F_0   (0x1UL << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F_1   (0x2UL << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F_2   (0x4UL << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC3F_3   (0x8UL << TIM_CCMR2_IC3F_Pos)
 
#define TIM_CCMR2_IC4PSC_Pos   (10U)
 
#define TIM_CCMR2_IC4PSC_Msk   (0x3UL << TIM_CCMR2_IC4PSC_Pos)
 
#define TIM_CCMR2_IC4PSC   TIM_CCMR2_IC4PSC_Msk
 
#define TIM_CCMR2_IC4PSC_0   (0x1UL << TIM_CCMR2_IC4PSC_Pos)
 
#define TIM_CCMR2_IC4PSC_1   (0x2UL << TIM_CCMR2_IC4PSC_Pos)
 
#define TIM_CCMR2_IC4F_Pos   (12U)
 
#define TIM_CCMR2_IC4F_Msk   (0xFUL << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F   TIM_CCMR2_IC4F_Msk
 
#define TIM_CCMR2_IC4F_0   (0x1UL << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F_1   (0x2UL << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F_2   (0x4UL << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR2_IC4F_3   (0x8UL << TIM_CCMR2_IC4F_Pos)
 
#define TIM_CCMR3_OC5FE_Pos   (2U)
 
#define TIM_CCMR3_OC5FE_Msk   (0x1UL << TIM_CCMR3_OC5FE_Pos)
 
#define TIM_CCMR3_OC5FE   TIM_CCMR3_OC5FE_Msk
 
#define TIM_CCMR3_OC5PE_Pos   (3U)
 
#define TIM_CCMR3_OC5PE_Msk   (0x1UL << TIM_CCMR3_OC5PE_Pos)
 
#define TIM_CCMR3_OC5PE   TIM_CCMR3_OC5PE_Msk
 
#define TIM_CCMR3_OC5M_Pos   (4U)
 
#define TIM_CCMR3_OC5M_Msk   (0x1007UL << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M   TIM_CCMR3_OC5M_Msk
 
#define TIM_CCMR3_OC5M_0   (0x0001UL << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M_1   (0x0002UL << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M_2   (0x0004UL << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5M_3   (0x1000UL << TIM_CCMR3_OC5M_Pos)
 
#define TIM_CCMR3_OC5CE_Pos   (7U)
 
#define TIM_CCMR3_OC5CE_Msk   (0x1UL << TIM_CCMR3_OC5CE_Pos)
 
#define TIM_CCMR3_OC5CE   TIM_CCMR3_OC5CE_Msk
 
#define TIM_CCMR3_OC6FE_Pos   (10U)
 
#define TIM_CCMR3_OC6FE_Msk   (0x1UL << TIM_CCMR3_OC6FE_Pos)
 
#define TIM_CCMR3_OC6FE   TIM_CCMR3_OC6FE_Msk
 
#define TIM_CCMR3_OC6PE_Pos   (11U)
 
#define TIM_CCMR3_OC6PE_Msk   (0x1UL << TIM_CCMR3_OC6PE_Pos)
 
#define TIM_CCMR3_OC6PE   TIM_CCMR3_OC6PE_Msk
 
#define TIM_CCMR3_OC6M_Pos   (12U)
 
#define TIM_CCMR3_OC6M_Msk   (0x1007UL << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M   TIM_CCMR3_OC6M_Msk
 
#define TIM_CCMR3_OC6M_0   (0x0001UL << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M_1   (0x0002UL << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M_2   (0x0004UL << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6M_3   (0x1000UL << TIM_CCMR3_OC6M_Pos)
 
#define TIM_CCMR3_OC6CE_Pos   (15U)
 
#define TIM_CCMR3_OC6CE_Msk   (0x1UL << TIM_CCMR3_OC6CE_Pos)
 
#define TIM_CCMR3_OC6CE   TIM_CCMR3_OC6CE_Msk
 
#define TIM_CCER_CC1E_Pos   (0U)
 
#define TIM_CCER_CC1E_Msk   (0x1UL << TIM_CCER_CC1E_Pos)
 
#define TIM_CCER_CC1E   TIM_CCER_CC1E_Msk
 
#define TIM_CCER_CC1P_Pos   (1U)
 
#define TIM_CCER_CC1P_Msk   (0x1UL << TIM_CCER_CC1P_Pos)
 
#define TIM_CCER_CC1P   TIM_CCER_CC1P_Msk
 
#define TIM_CCER_CC1NE_Pos   (2U)
 
#define TIM_CCER_CC1NE_Msk   (0x1UL << TIM_CCER_CC1NE_Pos)
 
#define TIM_CCER_CC1NE   TIM_CCER_CC1NE_Msk
 
#define TIM_CCER_CC1NP_Pos   (3U)
 
#define TIM_CCER_CC1NP_Msk   (0x1UL << TIM_CCER_CC1NP_Pos)
 
#define TIM_CCER_CC1NP   TIM_CCER_CC1NP_Msk
 
#define TIM_CCER_CC2E_Pos   (4U)
 
#define TIM_CCER_CC2E_Msk   (0x1UL << TIM_CCER_CC2E_Pos)
 
#define TIM_CCER_CC2E   TIM_CCER_CC2E_Msk
 
#define TIM_CCER_CC2P_Pos   (5U)
 
#define TIM_CCER_CC2P_Msk   (0x1UL << TIM_CCER_CC2P_Pos)
 
#define TIM_CCER_CC2P   TIM_CCER_CC2P_Msk
 
#define TIM_CCER_CC2NE_Pos   (6U)
 
#define TIM_CCER_CC2NE_Msk   (0x1UL << TIM_CCER_CC2NE_Pos)
 
#define TIM_CCER_CC2NE   TIM_CCER_CC2NE_Msk
 
#define TIM_CCER_CC2NP_Pos   (7U)
 
#define TIM_CCER_CC2NP_Msk   (0x1UL << TIM_CCER_CC2NP_Pos)
 
#define TIM_CCER_CC2NP   TIM_CCER_CC2NP_Msk
 
#define TIM_CCER_CC3E_Pos   (8U)
 
#define TIM_CCER_CC3E_Msk   (0x1UL << TIM_CCER_CC3E_Pos)
 
#define TIM_CCER_CC3E   TIM_CCER_CC3E_Msk
 
#define TIM_CCER_CC3P_Pos   (9U)
 
#define TIM_CCER_CC3P_Msk   (0x1UL << TIM_CCER_CC3P_Pos)
 
#define TIM_CCER_CC3P   TIM_CCER_CC3P_Msk
 
#define TIM_CCER_CC3NE_Pos   (10U)
 
#define TIM_CCER_CC3NE_Msk   (0x1UL << TIM_CCER_CC3NE_Pos)
 
#define TIM_CCER_CC3NE   TIM_CCER_CC3NE_Msk
 
#define TIM_CCER_CC3NP_Pos   (11U)
 
#define TIM_CCER_CC3NP_Msk   (0x1UL << TIM_CCER_CC3NP_Pos)
 
#define TIM_CCER_CC3NP   TIM_CCER_CC3NP_Msk
 
#define TIM_CCER_CC4E_Pos   (12U)
 
#define TIM_CCER_CC4E_Msk   (0x1UL << TIM_CCER_CC4E_Pos)
 
#define TIM_CCER_CC4E   TIM_CCER_CC4E_Msk
 
#define TIM_CCER_CC4P_Pos   (13U)
 
#define TIM_CCER_CC4P_Msk   (0x1UL << TIM_CCER_CC4P_Pos)
 
#define TIM_CCER_CC4P   TIM_CCER_CC4P_Msk
 
#define TIM_CCER_CC4NP_Pos   (15U)
 
#define TIM_CCER_CC4NP_Msk   (0x1UL << TIM_CCER_CC4NP_Pos)
 
#define TIM_CCER_CC4NP   TIM_CCER_CC4NP_Msk
 
#define TIM_CCER_CC5E_Pos   (16U)
 
#define TIM_CCER_CC5E_Msk   (0x1UL << TIM_CCER_CC5E_Pos)
 
#define TIM_CCER_CC5E   TIM_CCER_CC5E_Msk
 
#define TIM_CCER_CC5P_Pos   (17U)
 
#define TIM_CCER_CC5P_Msk   (0x1UL << TIM_CCER_CC5P_Pos)
 
#define TIM_CCER_CC5P   TIM_CCER_CC5P_Msk
 
#define TIM_CCER_CC6E_Pos   (20U)
 
#define TIM_CCER_CC6E_Msk   (0x1UL << TIM_CCER_CC6E_Pos)
 
#define TIM_CCER_CC6E   TIM_CCER_CC6E_Msk
 
#define TIM_CCER_CC6P_Pos   (21U)
 
#define TIM_CCER_CC6P_Msk   (0x1UL << TIM_CCER_CC6P_Pos)
 
#define TIM_CCER_CC6P   TIM_CCER_CC6P_Msk
 
#define TIM_CNT_CNT_Pos   (0U)
 
#define TIM_CNT_CNT_Msk   (0xFFFFFFFFUL << TIM_CNT_CNT_Pos)
 
#define TIM_CNT_CNT   TIM_CNT_CNT_Msk
 
#define TIM_CNT_UIFCPY_Pos   (31U)
 
#define TIM_CNT_UIFCPY_Msk   (0x1UL << TIM_CNT_UIFCPY_Pos)
 
#define TIM_CNT_UIFCPY   TIM_CNT_UIFCPY_Msk
 
#define TIM_PSC_PSC_Pos   (0U)
 
#define TIM_PSC_PSC_Msk   (0xFFFFUL << TIM_PSC_PSC_Pos)
 
#define TIM_PSC_PSC   TIM_PSC_PSC_Msk
 
#define TIM_ARR_ARR_Pos   (0U)
 
#define TIM_ARR_ARR_Msk   (0xFFFFFFFFUL << TIM_ARR_ARR_Pos)
 
#define TIM_ARR_ARR   TIM_ARR_ARR_Msk
 
#define TIM_RCR_REP_Pos   (0U)
 
#define TIM_RCR_REP_Msk   (0xFFFFUL << TIM_RCR_REP_Pos)
 
#define TIM_RCR_REP   TIM_RCR_REP_Msk
 
#define TIM_CCR1_CCR1_Pos   (0U)
 
#define TIM_CCR1_CCR1_Msk   (0xFFFFUL << TIM_CCR1_CCR1_Pos)
 
#define TIM_CCR1_CCR1   TIM_CCR1_CCR1_Msk
 
#define TIM_CCR2_CCR2_Pos   (0U)
 
#define TIM_CCR2_CCR2_Msk   (0xFFFFUL << TIM_CCR2_CCR2_Pos)
 
#define TIM_CCR2_CCR2   TIM_CCR2_CCR2_Msk
 
#define TIM_CCR3_CCR3_Pos   (0U)
 
#define TIM_CCR3_CCR3_Msk   (0xFFFFUL << TIM_CCR3_CCR3_Pos)
 
#define TIM_CCR3_CCR3   TIM_CCR3_CCR3_Msk
 
#define TIM_CCR4_CCR4_Pos   (0U)
 
#define TIM_CCR4_CCR4_Msk   (0xFFFFUL << TIM_CCR4_CCR4_Pos)
 
#define TIM_CCR4_CCR4   TIM_CCR4_CCR4_Msk
 
#define TIM_CCR5_CCR5_Pos   (0U)
 
#define TIM_CCR5_CCR5_Msk   (0xFFFFFFFFUL << TIM_CCR5_CCR5_Pos)
 
#define TIM_CCR5_CCR5   TIM_CCR5_CCR5_Msk
 
#define TIM_CCR5_GC5C1_Pos   (29U)
 
#define TIM_CCR5_GC5C1_Msk   (0x1UL << TIM_CCR5_GC5C1_Pos)
 
#define TIM_CCR5_GC5C1   TIM_CCR5_GC5C1_Msk
 
#define TIM_CCR5_GC5C2_Pos   (30U)
 
#define TIM_CCR5_GC5C2_Msk   (0x1UL << TIM_CCR5_GC5C2_Pos)
 
#define TIM_CCR5_GC5C2   TIM_CCR5_GC5C2_Msk
 
#define TIM_CCR5_GC5C3_Pos   (31U)
 
#define TIM_CCR5_GC5C3_Msk   (0x1UL << TIM_CCR5_GC5C3_Pos)
 
#define TIM_CCR5_GC5C3   TIM_CCR5_GC5C3_Msk
 
#define TIM_CCR6_CCR6_Pos   (0U)
 
#define TIM_CCR6_CCR6_Msk   (0xFFFFUL << TIM_CCR6_CCR6_Pos)
 
#define TIM_CCR6_CCR6   TIM_CCR6_CCR6_Msk
 
#define TIM_BDTR_DTG_Pos   (0U)
 
#define TIM_BDTR_DTG_Msk   (0xFFUL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG   TIM_BDTR_DTG_Msk
 
#define TIM_BDTR_DTG_0   (0x01UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_1   (0x02UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_2   (0x04UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_3   (0x08UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_4   (0x10UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_5   (0x20UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_6   (0x40UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_DTG_7   (0x80UL << TIM_BDTR_DTG_Pos)
 
#define TIM_BDTR_LOCK_Pos   (8U)
 
#define TIM_BDTR_LOCK_Msk   (0x3UL << TIM_BDTR_LOCK_Pos)
 
#define TIM_BDTR_LOCK   TIM_BDTR_LOCK_Msk
 
#define TIM_BDTR_LOCK_0   (0x1UL << TIM_BDTR_LOCK_Pos)
 
#define TIM_BDTR_LOCK_1   (0x2UL << TIM_BDTR_LOCK_Pos)
 
#define TIM_BDTR_OSSI_Pos   (10U)
 
#define TIM_BDTR_OSSI_Msk   (0x1UL << TIM_BDTR_OSSI_Pos)
 
#define TIM_BDTR_OSSI   TIM_BDTR_OSSI_Msk
 
#define TIM_BDTR_OSSR_Pos   (11U)
 
#define TIM_BDTR_OSSR_Msk   (0x1UL << TIM_BDTR_OSSR_Pos)
 
#define TIM_BDTR_OSSR   TIM_BDTR_OSSR_Msk
 
#define TIM_BDTR_BKE_Pos   (12U)
 
#define TIM_BDTR_BKE_Msk   (0x1UL << TIM_BDTR_BKE_Pos)
 
#define TIM_BDTR_BKE   TIM_BDTR_BKE_Msk
 
#define TIM_BDTR_BKP_Pos   (13U)
 
#define TIM_BDTR_BKP_Msk   (0x1UL << TIM_BDTR_BKP_Pos)
 
#define TIM_BDTR_BKP   TIM_BDTR_BKP_Msk
 
#define TIM_BDTR_AOE_Pos   (14U)
 
#define TIM_BDTR_AOE_Msk   (0x1UL << TIM_BDTR_AOE_Pos)
 
#define TIM_BDTR_AOE   TIM_BDTR_AOE_Msk
 
#define TIM_BDTR_MOE_Pos   (15U)
 
#define TIM_BDTR_MOE_Msk   (0x1UL << TIM_BDTR_MOE_Pos)
 
#define TIM_BDTR_MOE   TIM_BDTR_MOE_Msk
 
#define TIM_BDTR_BKF_Pos   (16U)
 
#define TIM_BDTR_BKF_Msk   (0xFUL << TIM_BDTR_BKF_Pos)
 
#define TIM_BDTR_BKF   TIM_BDTR_BKF_Msk
 
#define TIM_BDTR_BK2F_Pos   (20U)
 
#define TIM_BDTR_BK2F_Msk   (0xFUL << TIM_BDTR_BK2F_Pos)
 
#define TIM_BDTR_BK2F   TIM_BDTR_BK2F_Msk
 
#define TIM_BDTR_BK2E_Pos   (24U)
 
#define TIM_BDTR_BK2E_Msk   (0x1UL << TIM_BDTR_BK2E_Pos)
 
#define TIM_BDTR_BK2E   TIM_BDTR_BK2E_Msk
 
#define TIM_BDTR_BK2P_Pos   (25U)
 
#define TIM_BDTR_BK2P_Msk   (0x1UL << TIM_BDTR_BK2P_Pos)
 
#define TIM_BDTR_BK2P   TIM_BDTR_BK2P_Msk
 
#define TIM_DCR_DBA_Pos   (0U)
 
#define TIM_DCR_DBA_Msk   (0x1FUL << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA   TIM_DCR_DBA_Msk
 
#define TIM_DCR_DBA_0   (0x01UL << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_1   (0x02UL << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_2   (0x04UL << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_3   (0x08UL << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBA_4   (0x10UL << TIM_DCR_DBA_Pos)
 
#define TIM_DCR_DBL_Pos   (8U)
 
#define TIM_DCR_DBL_Msk   (0x1FUL << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL   TIM_DCR_DBL_Msk
 
#define TIM_DCR_DBL_0   (0x01UL << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_1   (0x02UL << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_2   (0x04UL << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_3   (0x08UL << TIM_DCR_DBL_Pos)
 
#define TIM_DCR_DBL_4   (0x10UL << TIM_DCR_DBL_Pos)
 
#define TIM_DMAR_DMAB_Pos   (0U)
 
#define TIM_DMAR_DMAB_Msk   (0xFFFFUL << TIM_DMAR_DMAB_Pos)
 
#define TIM_DMAR_DMAB   TIM_DMAR_DMAB_Msk
 
#define TIM1_OR1_ETR_ADC1_RMP_Pos   (0U)
 
#define TIM1_OR1_ETR_ADC1_RMP_Msk   (0x3UL << TIM1_OR1_ETR_ADC1_RMP_Pos)
 
#define TIM1_OR1_ETR_ADC1_RMP   TIM1_OR1_ETR_ADC1_RMP_Msk
 
#define TIM1_OR1_ETR_ADC1_RMP_0   (0x1UL << TIM1_OR1_ETR_ADC1_RMP_Pos)
 
#define TIM1_OR1_ETR_ADC1_RMP_1   (0x2UL << TIM1_OR1_ETR_ADC1_RMP_Pos)
 
#define TIM1_OR1_ETR_ADC3_RMP_Pos   (2U)
 
#define TIM1_OR1_ETR_ADC3_RMP_Msk   (0x3UL << TIM1_OR1_ETR_ADC3_RMP_Pos)
 
#define TIM1_OR1_ETR_ADC3_RMP   TIM1_OR1_ETR_ADC3_RMP_Msk
 
#define TIM1_OR1_ETR_ADC3_RMP_0   (0x1UL << TIM1_OR1_ETR_ADC3_RMP_Pos)
 
#define TIM1_OR1_ETR_ADC3_RMP_1   (0x2UL << TIM1_OR1_ETR_ADC3_RMP_Pos)
 
#define TIM1_OR1_TI1_RMP_Pos   (4U)
 
#define TIM1_OR1_TI1_RMP_Msk   (0x1UL << TIM1_OR1_TI1_RMP_Pos)
 
#define TIM1_OR1_TI1_RMP   TIM1_OR1_TI1_RMP_Msk
 
#define TIM1_OR2_BKINE_Pos   (0U)
 
#define TIM1_OR2_BKINE_Msk   (0x1UL << TIM1_OR2_BKINE_Pos)
 
#define TIM1_OR2_BKINE   TIM1_OR2_BKINE_Msk
 
#define TIM1_OR2_BKCMP1E_Pos   (1U)
 
#define TIM1_OR2_BKCMP1E_Msk   (0x1UL << TIM1_OR2_BKCMP1E_Pos)
 
#define TIM1_OR2_BKCMP1E   TIM1_OR2_BKCMP1E_Msk
 
#define TIM1_OR2_BKCMP2E_Pos   (2U)
 
#define TIM1_OR2_BKCMP2E_Msk   (0x1UL << TIM1_OR2_BKCMP2E_Pos)
 
#define TIM1_OR2_BKCMP2E   TIM1_OR2_BKCMP2E_Msk
 
#define TIM1_OR2_BKDF1BK0E_Pos   (8U)
 
#define TIM1_OR2_BKDF1BK0E_Msk   (0x1UL << TIM1_OR2_BKDF1BK0E_Pos)
 
#define TIM1_OR2_BKDF1BK0E   TIM1_OR2_BKDF1BK0E_Msk
 
#define TIM1_OR2_BKINP_Pos   (9U)
 
#define TIM1_OR2_BKINP_Msk   (0x1UL << TIM1_OR2_BKINP_Pos)
 
#define TIM1_OR2_BKINP   TIM1_OR2_BKINP_Msk
 
#define TIM1_OR2_BKCMP1P_Pos   (10U)
 
#define TIM1_OR2_BKCMP1P_Msk   (0x1UL << TIM1_OR2_BKCMP1P_Pos)
 
#define TIM1_OR2_BKCMP1P   TIM1_OR2_BKCMP1P_Msk
 
#define TIM1_OR2_BKCMP2P_Pos   (11U)
 
#define TIM1_OR2_BKCMP2P_Msk   (0x1UL << TIM1_OR2_BKCMP2P_Pos)
 
#define TIM1_OR2_BKCMP2P   TIM1_OR2_BKCMP2P_Msk
 
#define TIM1_OR2_ETRSEL_Pos   (14U)
 
#define TIM1_OR2_ETRSEL_Msk   (0x7UL << TIM1_OR2_ETRSEL_Pos)
 
#define TIM1_OR2_ETRSEL   TIM1_OR2_ETRSEL_Msk
 
#define TIM1_OR2_ETRSEL_0   (0x1UL << TIM1_OR2_ETRSEL_Pos)
 
#define TIM1_OR2_ETRSEL_1   (0x2UL << TIM1_OR2_ETRSEL_Pos)
 
#define TIM1_OR2_ETRSEL_2   (0x4UL << TIM1_OR2_ETRSEL_Pos)
 
#define TIM1_OR3_BK2INE_Pos   (0U)
 
#define TIM1_OR3_BK2INE_Msk   (0x1UL << TIM1_OR3_BK2INE_Pos)
 
#define TIM1_OR3_BK2INE   TIM1_OR3_BK2INE_Msk
 
#define TIM1_OR3_BK2CMP1E_Pos   (1U)
 
#define TIM1_OR3_BK2CMP1E_Msk   (0x1UL << TIM1_OR3_BK2CMP1E_Pos)
 
#define TIM1_OR3_BK2CMP1E   TIM1_OR3_BK2CMP1E_Msk
 
#define TIM1_OR3_BK2CMP2E_Pos   (2U)
 
#define TIM1_OR3_BK2CMP2E_Msk   (0x1UL << TIM1_OR3_BK2CMP2E_Pos)
 
#define TIM1_OR3_BK2CMP2E   TIM1_OR3_BK2CMP2E_Msk
 
#define TIM1_OR3_BK2DF1BK1E_Pos   (8U)
 
#define TIM1_OR3_BK2DF1BK1E_Msk   (0x1UL << TIM1_OR3_BK2DF1BK1E_Pos)
 
#define TIM1_OR3_BK2DF1BK1E   TIM1_OR3_BK2DF1BK1E_Msk
 
#define TIM1_OR3_BK2INP_Pos   (9U)
 
#define TIM1_OR3_BK2INP_Msk   (0x1UL << TIM1_OR3_BK2INP_Pos)
 
#define TIM1_OR3_BK2INP   TIM1_OR3_BK2INP_Msk
 
#define TIM1_OR3_BK2CMP1P_Pos   (10U)
 
#define TIM1_OR3_BK2CMP1P_Msk   (0x1UL << TIM1_OR3_BK2CMP1P_Pos)
 
#define TIM1_OR3_BK2CMP1P   TIM1_OR3_BK2CMP1P_Msk
 
#define TIM1_OR3_BK2CMP2P_Pos   (11U)
 
#define TIM1_OR3_BK2CMP2P_Msk   (0x1UL << TIM1_OR3_BK2CMP2P_Pos)
 
#define TIM1_OR3_BK2CMP2P   TIM1_OR3_BK2CMP2P_Msk
 
#define TIM8_OR1_ETR_ADC2_RMP_Pos   (0U)
 
#define TIM8_OR1_ETR_ADC2_RMP_Msk   (0x3UL << TIM8_OR1_ETR_ADC2_RMP_Pos)
 
#define TIM8_OR1_ETR_ADC2_RMP   TIM8_OR1_ETR_ADC2_RMP_Msk
 
#define TIM8_OR1_ETR_ADC2_RMP_0   (0x1UL << TIM8_OR1_ETR_ADC2_RMP_Pos)
 
#define TIM8_OR1_ETR_ADC2_RMP_1   (0x2UL << TIM8_OR1_ETR_ADC2_RMP_Pos)
 
#define TIM8_OR1_ETR_ADC3_RMP_Pos   (2U)
 
#define TIM8_OR1_ETR_ADC3_RMP_Msk   (0x3UL << TIM8_OR1_ETR_ADC3_RMP_Pos)
 
#define TIM8_OR1_ETR_ADC3_RMP   TIM8_OR1_ETR_ADC3_RMP_Msk
 
#define TIM8_OR1_ETR_ADC3_RMP_0   (0x1UL << TIM8_OR1_ETR_ADC3_RMP_Pos)
 
#define TIM8_OR1_ETR_ADC3_RMP_1   (0x2UL << TIM8_OR1_ETR_ADC3_RMP_Pos)
 
#define TIM8_OR1_TI1_RMP_Pos   (4U)
 
#define TIM8_OR1_TI1_RMP_Msk   (0x1UL << TIM8_OR1_TI1_RMP_Pos)
 
#define TIM8_OR1_TI1_RMP   TIM8_OR1_TI1_RMP_Msk
 
#define TIM8_OR2_BKINE_Pos   (0U)
 
#define TIM8_OR2_BKINE_Msk   (0x1UL << TIM8_OR2_BKINE_Pos)
 
#define TIM8_OR2_BKINE   TIM8_OR2_BKINE_Msk
 
#define TIM8_OR2_BKCMP1E_Pos   (1U)
 
#define TIM8_OR2_BKCMP1E_Msk   (0x1UL << TIM8_OR2_BKCMP1E_Pos)
 
#define TIM8_OR2_BKCMP1E   TIM8_OR2_BKCMP1E_Msk
 
#define TIM8_OR2_BKCMP2E_Pos   (2U)
 
#define TIM8_OR2_BKCMP2E_Msk   (0x1UL << TIM8_OR2_BKCMP2E_Pos)
 
#define TIM8_OR2_BKCMP2E   TIM8_OR2_BKCMP2E_Msk
 
#define TIM8_OR2_BKDF1BK2E_Pos   (8U)
 
#define TIM8_OR2_BKDF1BK2E_Msk   (0x1UL << TIM8_OR2_BKDF1BK2E_Pos)
 
#define TIM8_OR2_BKDF1BK2E   TIM8_OR2_BKDF1BK2E_Msk
 
#define TIM8_OR2_BKINP_Pos   (9U)
 
#define TIM8_OR2_BKINP_Msk   (0x1UL << TIM8_OR2_BKINP_Pos)
 
#define TIM8_OR2_BKINP   TIM8_OR2_BKINP_Msk
 
#define TIM8_OR2_BKCMP1P_Pos   (10U)
 
#define TIM8_OR2_BKCMP1P_Msk   (0x1UL << TIM8_OR2_BKCMP1P_Pos)
 
#define TIM8_OR2_BKCMP1P   TIM8_OR2_BKCMP1P_Msk
 
#define TIM8_OR2_BKCMP2P_Pos   (11U)
 
#define TIM8_OR2_BKCMP2P_Msk   (0x1UL << TIM8_OR2_BKCMP2P_Pos)
 
#define TIM8_OR2_BKCMP2P   TIM8_OR2_BKCMP2P_Msk
 
#define TIM8_OR2_ETRSEL_Pos   (14U)
 
#define TIM8_OR2_ETRSEL_Msk   (0x7UL << TIM8_OR2_ETRSEL_Pos)
 
#define TIM8_OR2_ETRSEL   TIM8_OR2_ETRSEL_Msk
 
#define TIM8_OR2_ETRSEL_0   (0x1UL << TIM8_OR2_ETRSEL_Pos)
 
#define TIM8_OR2_ETRSEL_1   (0x2UL << TIM8_OR2_ETRSEL_Pos)
 
#define TIM8_OR2_ETRSEL_2   (0x4UL << TIM8_OR2_ETRSEL_Pos)
 
#define TIM8_OR3_BK2INE_Pos   (0U)
 
#define TIM8_OR3_BK2INE_Msk   (0x1UL << TIM8_OR3_BK2INE_Pos)
 
#define TIM8_OR3_BK2INE   TIM8_OR3_BK2INE_Msk
 
#define TIM8_OR3_BK2CMP1E_Pos   (1U)
 
#define TIM8_OR3_BK2CMP1E_Msk   (0x1UL << TIM8_OR3_BK2CMP1E_Pos)
 
#define TIM8_OR3_BK2CMP1E   TIM8_OR3_BK2CMP1E_Msk
 
#define TIM8_OR3_BK2CMP2E_Pos   (2U)
 
#define TIM8_OR3_BK2CMP2E_Msk   (0x1UL << TIM8_OR3_BK2CMP2E_Pos)
 
#define TIM8_OR3_BK2CMP2E   TIM8_OR3_BK2CMP2E_Msk
 
#define TIM8_OR3_BK2DF1BK3E_Pos   (8U)
 
#define TIM8_OR3_BK2DF1BK3E_Msk   (0x1UL << TIM8_OR3_BK2DF1BK3E_Pos)
 
#define TIM8_OR3_BK2DF1BK3E   TIM8_OR3_BK2DF1BK3E_Msk
 
#define TIM8_OR3_BK2INP_Pos   (9U)
 
#define TIM8_OR3_BK2INP_Msk   (0x1UL << TIM8_OR3_BK2INP_Pos)
 
#define TIM8_OR3_BK2INP   TIM8_OR3_BK2INP_Msk
 
#define TIM8_OR3_BK2CMP1P_Pos   (10U)
 
#define TIM8_OR3_BK2CMP1P_Msk   (0x1UL << TIM8_OR3_BK2CMP1P_Pos)
 
#define TIM8_OR3_BK2CMP1P   TIM8_OR3_BK2CMP1P_Msk
 
#define TIM8_OR3_BK2CMP2P_Pos   (11U)
 
#define TIM8_OR3_BK2CMP2P_Msk   (0x1UL << TIM8_OR3_BK2CMP2P_Pos)
 
#define TIM8_OR3_BK2CMP2P   TIM8_OR3_BK2CMP2P_Msk
 
#define TIM2_OR1_ITR1_RMP_Pos   (0U)
 
#define TIM2_OR1_ITR1_RMP_Msk   (0x1UL << TIM2_OR1_ITR1_RMP_Pos)
 
#define TIM2_OR1_ITR1_RMP   TIM2_OR1_ITR1_RMP_Msk
 
#define TIM2_OR1_ETR1_RMP_Pos   (1U)
 
#define TIM2_OR1_ETR1_RMP_Msk   (0x1UL << TIM2_OR1_ETR1_RMP_Pos)
 
#define TIM2_OR1_ETR1_RMP   TIM2_OR1_ETR1_RMP_Msk
 
#define TIM2_OR1_TI4_RMP_Pos   (2U)
 
#define TIM2_OR1_TI4_RMP_Msk   (0x3UL << TIM2_OR1_TI4_RMP_Pos)
 
#define TIM2_OR1_TI4_RMP   TIM2_OR1_TI4_RMP_Msk
 
#define TIM2_OR1_TI4_RMP_0   (0x1UL << TIM2_OR1_TI4_RMP_Pos)
 
#define TIM2_OR1_TI4_RMP_1   (0x2UL << TIM2_OR1_TI4_RMP_Pos)
 
#define TIM2_OR2_ETRSEL_Pos   (14U)
 
#define TIM2_OR2_ETRSEL_Msk   (0x7UL << TIM2_OR2_ETRSEL_Pos)
 
#define TIM2_OR2_ETRSEL   TIM2_OR2_ETRSEL_Msk
 
#define TIM2_OR2_ETRSEL_0   (0x1UL << TIM2_OR2_ETRSEL_Pos)
 
#define TIM2_OR2_ETRSEL_1   (0x2UL << TIM2_OR2_ETRSEL_Pos)
 
#define TIM2_OR2_ETRSEL_2   (0x4UL << TIM2_OR2_ETRSEL_Pos)
 
#define TIM3_OR1_TI1_RMP_Pos   (0U)
 
#define TIM3_OR1_TI1_RMP_Msk   (0x3UL << TIM3_OR1_TI1_RMP_Pos)
 
#define TIM3_OR1_TI1_RMP   TIM3_OR1_TI1_RMP_Msk
 
#define TIM3_OR1_TI1_RMP_0   (0x1UL << TIM3_OR1_TI1_RMP_Pos)
 
#define TIM3_OR1_TI1_RMP_1   (0x2UL << TIM3_OR1_TI1_RMP_Pos)
 
#define TIM3_OR2_ETRSEL_Pos   (14U)
 
#define TIM3_OR2_ETRSEL_Msk   (0x7UL << TIM3_OR2_ETRSEL_Pos)
 
#define TIM3_OR2_ETRSEL   TIM3_OR2_ETRSEL_Msk
 
#define TIM3_OR2_ETRSEL_0   (0x1UL << TIM3_OR2_ETRSEL_Pos)
 
#define TIM3_OR2_ETRSEL_1   (0x2UL << TIM3_OR2_ETRSEL_Pos)
 
#define TIM3_OR2_ETRSEL_2   (0x4UL << TIM3_OR2_ETRSEL_Pos)
 
#define TIM15_OR1_TI1_RMP_Pos   (0U)
 
#define TIM15_OR1_TI1_RMP_Msk   (0x1UL << TIM15_OR1_TI1_RMP_Pos)
 
#define TIM15_OR1_TI1_RMP   TIM15_OR1_TI1_RMP_Msk
 
#define TIM15_OR1_ENCODER_MODE_Pos   (1U)
 
#define TIM15_OR1_ENCODER_MODE_Msk   (0x3UL << TIM15_OR1_ENCODER_MODE_Pos)
 
#define TIM15_OR1_ENCODER_MODE   TIM15_OR1_ENCODER_MODE_Msk
 
#define TIM15_OR1_ENCODER_MODE_0   (0x1UL << TIM15_OR1_ENCODER_MODE_Pos)
 
#define TIM15_OR1_ENCODER_MODE_1   (0x2UL << TIM15_OR1_ENCODER_MODE_Pos)
 
#define TIM15_OR2_BKINE_Pos   (0U)
 
#define TIM15_OR2_BKINE_Msk   (0x1UL << TIM15_OR2_BKINE_Pos)
 
#define TIM15_OR2_BKINE   TIM15_OR2_BKINE_Msk
 
#define TIM15_OR2_BKCMP1E_Pos   (1U)
 
#define TIM15_OR2_BKCMP1E_Msk   (0x1UL << TIM15_OR2_BKCMP1E_Pos)
 
#define TIM15_OR2_BKCMP1E   TIM15_OR2_BKCMP1E_Msk
 
#define TIM15_OR2_BKCMP2E_Pos   (2U)
 
#define TIM15_OR2_BKCMP2E_Msk   (0x1UL << TIM15_OR2_BKCMP2E_Pos)
 
#define TIM15_OR2_BKCMP2E   TIM15_OR2_BKCMP2E_Msk
 
#define TIM15_OR2_BKDF1BK0E_Pos   (8U)
 
#define TIM15_OR2_BKDF1BK0E_Msk   (0x1UL << TIM15_OR2_BKDF1BK0E_Pos)
 
#define TIM15_OR2_BKDF1BK0E   TIM15_OR2_BKDF1BK0E_Msk
 
#define TIM15_OR2_BKINP_Pos   (9U)
 
#define TIM15_OR2_BKINP_Msk   (0x1UL << TIM15_OR2_BKINP_Pos)
 
#define TIM15_OR2_BKINP   TIM15_OR2_BKINP_Msk
 
#define TIM15_OR2_BKCMP1P_Pos   (10U)
 
#define TIM15_OR2_BKCMP1P_Msk   (0x1UL << TIM15_OR2_BKCMP1P_Pos)
 
#define TIM15_OR2_BKCMP1P   TIM15_OR2_BKCMP1P_Msk
 
#define TIM15_OR2_BKCMP2P_Pos   (11U)
 
#define TIM15_OR2_BKCMP2P_Msk   (0x1UL << TIM15_OR2_BKCMP2P_Pos)
 
#define TIM15_OR2_BKCMP2P   TIM15_OR2_BKCMP2P_Msk
 
#define TIM16_OR1_TI1_RMP_Pos   (0U)
 
#define TIM16_OR1_TI1_RMP_Msk   (0x3UL << TIM16_OR1_TI1_RMP_Pos)
 
#define TIM16_OR1_TI1_RMP   TIM16_OR1_TI1_RMP_Msk
 
#define TIM16_OR1_TI1_RMP_0   (0x1UL << TIM16_OR1_TI1_RMP_Pos)
 
#define TIM16_OR1_TI1_RMP_1   (0x2UL << TIM16_OR1_TI1_RMP_Pos)
 
#define TIM16_OR2_BKINE_Pos   (0U)
 
#define TIM16_OR2_BKINE_Msk   (0x1UL << TIM16_OR2_BKINE_Pos)
 
#define TIM16_OR2_BKINE   TIM16_OR2_BKINE_Msk
 
#define TIM16_OR2_BKCMP1E_Pos   (1U)
 
#define TIM16_OR2_BKCMP1E_Msk   (0x1UL << TIM16_OR2_BKCMP1E_Pos)
 
#define TIM16_OR2_BKCMP1E   TIM16_OR2_BKCMP1E_Msk
 
#define TIM16_OR2_BKCMP2E_Pos   (2U)
 
#define TIM16_OR2_BKCMP2E_Msk   (0x1UL << TIM16_OR2_BKCMP2E_Pos)
 
#define TIM16_OR2_BKCMP2E   TIM16_OR2_BKCMP2E_Msk
 
#define TIM16_OR2_BKDF1BK1E_Pos   (8U)
 
#define TIM16_OR2_BKDF1BK1E_Msk   (0x1UL << TIM16_OR2_BKDF1BK1E_Pos)
 
#define TIM16_OR2_BKDF1BK1E   TIM16_OR2_BKDF1BK1E_Msk
 
#define TIM16_OR2_BKINP_Pos   (9U)
 
#define TIM16_OR2_BKINP_Msk   (0x1UL << TIM16_OR2_BKINP_Pos)
 
#define TIM16_OR2_BKINP   TIM16_OR2_BKINP_Msk
 
#define TIM16_OR2_BKCMP1P_Pos   (10U)
 
#define TIM16_OR2_BKCMP1P_Msk   (0x1UL << TIM16_OR2_BKCMP1P_Pos)
 
#define TIM16_OR2_BKCMP1P   TIM16_OR2_BKCMP1P_Msk
 
#define TIM16_OR2_BKCMP2P_Pos   (11U)
 
#define TIM16_OR2_BKCMP2P_Msk   (0x1UL << TIM16_OR2_BKCMP2P_Pos)
 
#define TIM16_OR2_BKCMP2P   TIM16_OR2_BKCMP2P_Msk
 
#define TIM17_OR1_TI1_RMP_Pos   (0U)
 
#define TIM17_OR1_TI1_RMP_Msk   (0x3UL << TIM17_OR1_TI1_RMP_Pos)
 
#define TIM17_OR1_TI1_RMP   TIM17_OR1_TI1_RMP_Msk
 
#define TIM17_OR1_TI1_RMP_0   (0x1UL << TIM17_OR1_TI1_RMP_Pos)
 
#define TIM17_OR1_TI1_RMP_1   (0x2UL << TIM17_OR1_TI1_RMP_Pos)
 
#define TIM17_OR2_BKINE_Pos   (0U)
 
#define TIM17_OR2_BKINE_Msk   (0x1UL << TIM17_OR2_BKINE_Pos)
 
#define TIM17_OR2_BKINE   TIM17_OR2_BKINE_Msk
 
#define TIM17_OR2_BKCMP1E_Pos   (1U)
 
#define TIM17_OR2_BKCMP1E_Msk   (0x1UL << TIM17_OR2_BKCMP1E_Pos)
 
#define TIM17_OR2_BKCMP1E   TIM17_OR2_BKCMP1E_Msk
 
#define TIM17_OR2_BKCMP2E_Pos   (2U)
 
#define TIM17_OR2_BKCMP2E_Msk   (0x1UL << TIM17_OR2_BKCMP2E_Pos)
 
#define TIM17_OR2_BKCMP2E   TIM17_OR2_BKCMP2E_Msk
 
#define TIM17_OR2_BKDF1BK2E_Pos   (8U)
 
#define TIM17_OR2_BKDF1BK2E_Msk   (0x1UL << TIM17_OR2_BKDF1BK2E_Pos)
 
#define TIM17_OR2_BKDF1BK2E   TIM17_OR2_BKDF1BK2E_Msk
 
#define TIM17_OR2_BKINP_Pos   (9U)
 
#define TIM17_OR2_BKINP_Msk   (0x1UL << TIM17_OR2_BKINP_Pos)
 
#define TIM17_OR2_BKINP   TIM17_OR2_BKINP_Msk
 
#define TIM17_OR2_BKCMP1P_Pos   (10U)
 
#define TIM17_OR2_BKCMP1P_Msk   (0x1UL << TIM17_OR2_BKCMP1P_Pos)
 
#define TIM17_OR2_BKCMP1P   TIM17_OR2_BKCMP1P_Msk
 
#define TIM17_OR2_BKCMP2P_Pos   (11U)
 
#define TIM17_OR2_BKCMP2P_Msk   (0x1UL << TIM17_OR2_BKCMP2P_Pos)
 
#define TIM17_OR2_BKCMP2P   TIM17_OR2_BKCMP2P_Msk
 
#define LPTIM_ISR_CMPM_Pos   (0U)
 
#define LPTIM_ISR_CMPM_Msk   (0x1UL << LPTIM_ISR_CMPM_Pos)
 
#define LPTIM_ISR_CMPM   LPTIM_ISR_CMPM_Msk
 
#define LPTIM_ISR_ARRM_Pos   (1U)
 
#define LPTIM_ISR_ARRM_Msk   (0x1UL << LPTIM_ISR_ARRM_Pos)
 
#define LPTIM_ISR_ARRM   LPTIM_ISR_ARRM_Msk
 
#define LPTIM_ISR_EXTTRIG_Pos   (2U)
 
#define LPTIM_ISR_EXTTRIG_Msk   (0x1UL << LPTIM_ISR_EXTTRIG_Pos)
 
#define LPTIM_ISR_EXTTRIG   LPTIM_ISR_EXTTRIG_Msk
 
#define LPTIM_ISR_CMPOK_Pos   (3U)
 
#define LPTIM_ISR_CMPOK_Msk   (0x1UL << LPTIM_ISR_CMPOK_Pos)
 
#define LPTIM_ISR_CMPOK   LPTIM_ISR_CMPOK_Msk
 
#define LPTIM_ISR_ARROK_Pos   (4U)
 
#define LPTIM_ISR_ARROK_Msk   (0x1UL << LPTIM_ISR_ARROK_Pos)
 
#define LPTIM_ISR_ARROK   LPTIM_ISR_ARROK_Msk
 
#define LPTIM_ISR_UP_Pos   (5U)
 
#define LPTIM_ISR_UP_Msk   (0x1UL << LPTIM_ISR_UP_Pos)
 
#define LPTIM_ISR_UP   LPTIM_ISR_UP_Msk
 
#define LPTIM_ISR_DOWN_Pos   (6U)
 
#define LPTIM_ISR_DOWN_Msk   (0x1UL << LPTIM_ISR_DOWN_Pos)
 
#define LPTIM_ISR_DOWN   LPTIM_ISR_DOWN_Msk
 
#define LPTIM_ICR_CMPMCF_Pos   (0U)
 
#define LPTIM_ICR_CMPMCF_Msk   (0x1UL << LPTIM_ICR_CMPMCF_Pos)
 
#define LPTIM_ICR_CMPMCF   LPTIM_ICR_CMPMCF_Msk
 
#define LPTIM_ICR_ARRMCF_Pos   (1U)
 
#define LPTIM_ICR_ARRMCF_Msk   (0x1UL << LPTIM_ICR_ARRMCF_Pos)
 
#define LPTIM_ICR_ARRMCF   LPTIM_ICR_ARRMCF_Msk
 
#define LPTIM_ICR_EXTTRIGCF_Pos   (2U)
 
#define LPTIM_ICR_EXTTRIGCF_Msk   (0x1UL << LPTIM_ICR_EXTTRIGCF_Pos)
 
#define LPTIM_ICR_EXTTRIGCF   LPTIM_ICR_EXTTRIGCF_Msk
 
#define LPTIM_ICR_CMPOKCF_Pos   (3U)
 
#define LPTIM_ICR_CMPOKCF_Msk   (0x1UL << LPTIM_ICR_CMPOKCF_Pos)
 
#define LPTIM_ICR_CMPOKCF   LPTIM_ICR_CMPOKCF_Msk
 
#define LPTIM_ICR_ARROKCF_Pos   (4U)
 
#define LPTIM_ICR_ARROKCF_Msk   (0x1UL << LPTIM_ICR_ARROKCF_Pos)
 
#define LPTIM_ICR_ARROKCF   LPTIM_ICR_ARROKCF_Msk
 
#define LPTIM_ICR_UPCF_Pos   (5U)
 
#define LPTIM_ICR_UPCF_Msk   (0x1UL << LPTIM_ICR_UPCF_Pos)
 
#define LPTIM_ICR_UPCF   LPTIM_ICR_UPCF_Msk
 
#define LPTIM_ICR_DOWNCF_Pos   (6U)
 
#define LPTIM_ICR_DOWNCF_Msk   (0x1UL << LPTIM_ICR_DOWNCF_Pos)
 
#define LPTIM_ICR_DOWNCF   LPTIM_ICR_DOWNCF_Msk
 
#define LPTIM_IER_CMPMIE_Pos   (0U)
 
#define LPTIM_IER_CMPMIE_Msk   (0x1UL << LPTIM_IER_CMPMIE_Pos)
 
#define LPTIM_IER_CMPMIE   LPTIM_IER_CMPMIE_Msk
 
#define LPTIM_IER_ARRMIE_Pos   (1U)
 
#define LPTIM_IER_ARRMIE_Msk   (0x1UL << LPTIM_IER_ARRMIE_Pos)
 
#define LPTIM_IER_ARRMIE   LPTIM_IER_ARRMIE_Msk
 
#define LPTIM_IER_EXTTRIGIE_Pos   (2U)
 
#define LPTIM_IER_EXTTRIGIE_Msk   (0x1UL << LPTIM_IER_EXTTRIGIE_Pos)
 
#define LPTIM_IER_EXTTRIGIE   LPTIM_IER_EXTTRIGIE_Msk
 
#define LPTIM_IER_CMPOKIE_Pos   (3U)
 
#define LPTIM_IER_CMPOKIE_Msk   (0x1UL << LPTIM_IER_CMPOKIE_Pos)
 
#define LPTIM_IER_CMPOKIE   LPTIM_IER_CMPOKIE_Msk
 
#define LPTIM_IER_ARROKIE_Pos   (4U)
 
#define LPTIM_IER_ARROKIE_Msk   (0x1UL << LPTIM_IER_ARROKIE_Pos)
 
#define LPTIM_IER_ARROKIE   LPTIM_IER_ARROKIE_Msk
 
#define LPTIM_IER_UPIE_Pos   (5U)
 
#define LPTIM_IER_UPIE_Msk   (0x1UL << LPTIM_IER_UPIE_Pos)
 
#define LPTIM_IER_UPIE   LPTIM_IER_UPIE_Msk
 
#define LPTIM_IER_DOWNIE_Pos   (6U)
 
#define LPTIM_IER_DOWNIE_Msk   (0x1UL << LPTIM_IER_DOWNIE_Pos)
 
#define LPTIM_IER_DOWNIE   LPTIM_IER_DOWNIE_Msk
 
#define LPTIM_CFGR_CKSEL_Pos   (0U)
 
#define LPTIM_CFGR_CKSEL_Msk   (0x1UL << LPTIM_CFGR_CKSEL_Pos)
 
#define LPTIM_CFGR_CKSEL   LPTIM_CFGR_CKSEL_Msk
 
#define LPTIM_CFGR_CKPOL_Pos   (1U)
 
#define LPTIM_CFGR_CKPOL_Msk   (0x3UL << LPTIM_CFGR_CKPOL_Pos)
 
#define LPTIM_CFGR_CKPOL   LPTIM_CFGR_CKPOL_Msk
 
#define LPTIM_CFGR_CKPOL_0   (0x1UL << LPTIM_CFGR_CKPOL_Pos)
 
#define LPTIM_CFGR_CKPOL_1   (0x2UL << LPTIM_CFGR_CKPOL_Pos)
 
#define LPTIM_CFGR_CKFLT_Pos   (3U)
 
#define LPTIM_CFGR_CKFLT_Msk   (0x3UL << LPTIM_CFGR_CKFLT_Pos)
 
#define LPTIM_CFGR_CKFLT   LPTIM_CFGR_CKFLT_Msk
 
#define LPTIM_CFGR_CKFLT_0   (0x1UL << LPTIM_CFGR_CKFLT_Pos)
 
#define LPTIM_CFGR_CKFLT_1   (0x2UL << LPTIM_CFGR_CKFLT_Pos)
 
#define LPTIM_CFGR_TRGFLT_Pos   (6U)
 
#define LPTIM_CFGR_TRGFLT_Msk   (0x3UL << LPTIM_CFGR_TRGFLT_Pos)
 
#define LPTIM_CFGR_TRGFLT   LPTIM_CFGR_TRGFLT_Msk
 
#define LPTIM_CFGR_TRGFLT_0   (0x1UL << LPTIM_CFGR_TRGFLT_Pos)
 
#define LPTIM_CFGR_TRGFLT_1   (0x2UL << LPTIM_CFGR_TRGFLT_Pos)
 
#define LPTIM_CFGR_PRESC_Pos   (9U)
 
#define LPTIM_CFGR_PRESC_Msk   (0x7UL << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_PRESC   LPTIM_CFGR_PRESC_Msk
 
#define LPTIM_CFGR_PRESC_0   (0x1UL << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_PRESC_1   (0x2UL << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_PRESC_2   (0x4UL << LPTIM_CFGR_PRESC_Pos)
 
#define LPTIM_CFGR_TRIGSEL_Pos   (13U)
 
#define LPTIM_CFGR_TRIGSEL_Msk   (0x7UL << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGSEL   LPTIM_CFGR_TRIGSEL_Msk
 
#define LPTIM_CFGR_TRIGSEL_0   (0x1UL << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGSEL_1   (0x2UL << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGSEL_2   (0x4UL << LPTIM_CFGR_TRIGSEL_Pos)
 
#define LPTIM_CFGR_TRIGEN_Pos   (17U)
 
#define LPTIM_CFGR_TRIGEN_Msk   (0x3UL << LPTIM_CFGR_TRIGEN_Pos)
 
#define LPTIM_CFGR_TRIGEN   LPTIM_CFGR_TRIGEN_Msk
 
#define LPTIM_CFGR_TRIGEN_0   (0x1UL << LPTIM_CFGR_TRIGEN_Pos)
 
#define LPTIM_CFGR_TRIGEN_1   (0x2UL << LPTIM_CFGR_TRIGEN_Pos)
 
#define LPTIM_CFGR_TIMOUT_Pos   (19U)
 
#define LPTIM_CFGR_TIMOUT_Msk   (0x1UL << LPTIM_CFGR_TIMOUT_Pos)
 
#define LPTIM_CFGR_TIMOUT   LPTIM_CFGR_TIMOUT_Msk
 
#define LPTIM_CFGR_WAVE_Pos   (20U)
 
#define LPTIM_CFGR_WAVE_Msk   (0x1UL << LPTIM_CFGR_WAVE_Pos)
 
#define LPTIM_CFGR_WAVE   LPTIM_CFGR_WAVE_Msk
 
#define LPTIM_CFGR_WAVPOL_Pos   (21U)
 
#define LPTIM_CFGR_WAVPOL_Msk   (0x1UL << LPTIM_CFGR_WAVPOL_Pos)
 
#define LPTIM_CFGR_WAVPOL   LPTIM_CFGR_WAVPOL_Msk
 
#define LPTIM_CFGR_PRELOAD_Pos   (22U)
 
#define LPTIM_CFGR_PRELOAD_Msk   (0x1UL << LPTIM_CFGR_PRELOAD_Pos)
 
#define LPTIM_CFGR_PRELOAD   LPTIM_CFGR_PRELOAD_Msk
 
#define LPTIM_CFGR_COUNTMODE_Pos   (23U)
 
#define LPTIM_CFGR_COUNTMODE_Msk   (0x1UL << LPTIM_CFGR_COUNTMODE_Pos)
 
#define LPTIM_CFGR_COUNTMODE   LPTIM_CFGR_COUNTMODE_Msk
 
#define LPTIM_CFGR_ENC_Pos   (24U)
 
#define LPTIM_CFGR_ENC_Msk   (0x1UL << LPTIM_CFGR_ENC_Pos)
 
#define LPTIM_CFGR_ENC   LPTIM_CFGR_ENC_Msk
 
#define LPTIM_CR_ENABLE_Pos   (0U)
 
#define LPTIM_CR_ENABLE_Msk   (0x1UL << LPTIM_CR_ENABLE_Pos)
 
#define LPTIM_CR_ENABLE   LPTIM_CR_ENABLE_Msk
 
#define LPTIM_CR_SNGSTRT_Pos   (1U)
 
#define LPTIM_CR_SNGSTRT_Msk   (0x1UL << LPTIM_CR_SNGSTRT_Pos)
 
#define LPTIM_CR_SNGSTRT   LPTIM_CR_SNGSTRT_Msk
 
#define LPTIM_CR_CNTSTRT_Pos   (2U)
 
#define LPTIM_CR_CNTSTRT_Msk   (0x1UL << LPTIM_CR_CNTSTRT_Pos)
 
#define LPTIM_CR_CNTSTRT   LPTIM_CR_CNTSTRT_Msk
 
#define LPTIM_CMP_CMP_Pos   (0U)
 
#define LPTIM_CMP_CMP_Msk   (0xFFFFUL << LPTIM_CMP_CMP_Pos)
 
#define LPTIM_CMP_CMP   LPTIM_CMP_CMP_Msk
 
#define LPTIM_ARR_ARR_Pos   (0U)
 
#define LPTIM_ARR_ARR_Msk   (0xFFFFUL << LPTIM_ARR_ARR_Pos)
 
#define LPTIM_ARR_ARR   LPTIM_ARR_ARR_Msk
 
#define LPTIM_CNT_CNT_Pos   (0U)
 
#define LPTIM_CNT_CNT_Msk   (0xFFFFUL << LPTIM_CNT_CNT_Pos)
 
#define LPTIM_CNT_CNT   LPTIM_CNT_CNT_Msk
 
#define LPTIM_OR_OR_Pos   (0U)
 
#define LPTIM_OR_OR_Msk   (0x3UL << LPTIM_OR_OR_Pos)
 
#define LPTIM_OR_OR   LPTIM_OR_OR_Msk
 
#define LPTIM_OR_OR_0   (0x1UL << LPTIM_OR_OR_Pos)
 
#define LPTIM_OR_OR_1   (0x2UL << LPTIM_OR_OR_Pos)
 
#define COMP_CSR_EN_Pos   (0U)
 
#define COMP_CSR_EN_Msk   (0x1UL << COMP_CSR_EN_Pos)
 
#define COMP_CSR_EN   COMP_CSR_EN_Msk
 
#define COMP_CSR_PWRMODE_Pos   (2U)
 
#define COMP_CSR_PWRMODE_Msk   (0x3UL << COMP_CSR_PWRMODE_Pos)
 
#define COMP_CSR_PWRMODE   COMP_CSR_PWRMODE_Msk
 
#define COMP_CSR_PWRMODE_0   (0x1UL << COMP_CSR_PWRMODE_Pos)
 
#define COMP_CSR_PWRMODE_1   (0x2UL << COMP_CSR_PWRMODE_Pos)
 
#define COMP_CSR_INMSEL_Pos   (4U)
 
#define COMP_CSR_INMSEL_Msk   (0x7UL << COMP_CSR_INMSEL_Pos)
 
#define COMP_CSR_INMSEL   COMP_CSR_INMSEL_Msk
 
#define COMP_CSR_INMSEL_0   (0x1UL << COMP_CSR_INMSEL_Pos)
 
#define COMP_CSR_INMSEL_1   (0x2UL << COMP_CSR_INMSEL_Pos)
 
#define COMP_CSR_INMSEL_2   (0x4UL << COMP_CSR_INMSEL_Pos)
 
#define COMP_CSR_INPSEL_Pos   (7U)
 
#define COMP_CSR_INPSEL_Msk   (0x1UL << COMP_CSR_INPSEL_Pos)
 
#define COMP_CSR_INPSEL   COMP_CSR_INPSEL_Msk
 
#define COMP_CSR_INPSEL_0   (0x1UL << COMP_CSR_INPSEL_Pos)
 
#define COMP_CSR_WINMODE_Pos   (9U)
 
#define COMP_CSR_WINMODE_Msk   (0x1UL << COMP_CSR_WINMODE_Pos)
 
#define COMP_CSR_WINMODE   COMP_CSR_WINMODE_Msk
 
#define COMP_CSR_POLARITY_Pos   (15U)
 
#define COMP_CSR_POLARITY_Msk   (0x1UL << COMP_CSR_POLARITY_Pos)
 
#define COMP_CSR_POLARITY   COMP_CSR_POLARITY_Msk
 
#define COMP_CSR_HYST_Pos   (16U)
 
#define COMP_CSR_HYST_Msk   (0x3UL << COMP_CSR_HYST_Pos)
 
#define COMP_CSR_HYST   COMP_CSR_HYST_Msk
 
#define COMP_CSR_HYST_0   (0x1UL << COMP_CSR_HYST_Pos)
 
#define COMP_CSR_HYST_1   (0x2UL << COMP_CSR_HYST_Pos)
 
#define COMP_CSR_BLANKING_Pos   (18U)
 
#define COMP_CSR_BLANKING_Msk   (0x7UL << COMP_CSR_BLANKING_Pos)
 
#define COMP_CSR_BLANKING   COMP_CSR_BLANKING_Msk
 
#define COMP_CSR_BLANKING_0   (0x1UL << COMP_CSR_BLANKING_Pos)
 
#define COMP_CSR_BLANKING_1   (0x2UL << COMP_CSR_BLANKING_Pos)
 
#define COMP_CSR_BLANKING_2   (0x4UL << COMP_CSR_BLANKING_Pos)
 
#define COMP_CSR_BRGEN_Pos   (22U)
 
#define COMP_CSR_BRGEN_Msk   (0x1UL << COMP_CSR_BRGEN_Pos)
 
#define COMP_CSR_BRGEN   COMP_CSR_BRGEN_Msk
 
#define COMP_CSR_SCALEN_Pos   (23U)
 
#define COMP_CSR_SCALEN_Msk   (0x1UL << COMP_CSR_SCALEN_Pos)
 
#define COMP_CSR_SCALEN   COMP_CSR_SCALEN_Msk
 
#define COMP_CSR_VALUE_Pos   (30U)
 
#define COMP_CSR_VALUE_Msk   (0x1UL << COMP_CSR_VALUE_Pos)
 
#define COMP_CSR_VALUE   COMP_CSR_VALUE_Msk
 
#define COMP_CSR_LOCK_Pos   (31U)
 
#define COMP_CSR_LOCK_Msk   (0x1UL << COMP_CSR_LOCK_Pos)
 
#define COMP_CSR_LOCK   COMP_CSR_LOCK_Msk
 
#define OPAMP_CSR_OPAMPxEN_Pos   (0U)
 
#define OPAMP_CSR_OPAMPxEN_Msk   (0x1UL << OPAMP_CSR_OPAMPxEN_Pos)
 
#define OPAMP_CSR_OPAMPxEN   OPAMP_CSR_OPAMPxEN_Msk
 
#define OPAMP_CSR_OPALPM_Pos   (1U)
 
#define OPAMP_CSR_OPALPM_Msk   (0x1UL << OPAMP_CSR_OPALPM_Pos)
 
#define OPAMP_CSR_OPALPM   OPAMP_CSR_OPALPM_Msk
 
#define OPAMP_CSR_OPAMODE_Pos   (2U)
 
#define OPAMP_CSR_OPAMODE_Msk   (0x3UL << OPAMP_CSR_OPAMODE_Pos)
 
#define OPAMP_CSR_OPAMODE   OPAMP_CSR_OPAMODE_Msk
 
#define OPAMP_CSR_OPAMODE_0   (0x1UL << OPAMP_CSR_OPAMODE_Pos)
 
#define OPAMP_CSR_OPAMODE_1   (0x2UL << OPAMP_CSR_OPAMODE_Pos)
 
#define OPAMP_CSR_PGGAIN_Pos   (4U)
 
#define OPAMP_CSR_PGGAIN_Msk   (0x3UL << OPAMP_CSR_PGGAIN_Pos)
 
#define OPAMP_CSR_PGGAIN   OPAMP_CSR_PGGAIN_Msk
 
#define OPAMP_CSR_PGGAIN_0   (0x1UL << OPAMP_CSR_PGGAIN_Pos)
 
#define OPAMP_CSR_PGGAIN_1   (0x2UL << OPAMP_CSR_PGGAIN_Pos)
 
#define OPAMP_CSR_VMSEL_Pos   (8U)
 
#define OPAMP_CSR_VMSEL_Msk   (0x3UL << OPAMP_CSR_VMSEL_Pos)
 
#define OPAMP_CSR_VMSEL   OPAMP_CSR_VMSEL_Msk
 
#define OPAMP_CSR_VMSEL_0   (0x1UL << OPAMP_CSR_VMSEL_Pos)
 
#define OPAMP_CSR_VMSEL_1   (0x2UL << OPAMP_CSR_VMSEL_Pos)
 
#define OPAMP_CSR_VPSEL_Pos   (10U)
 
#define OPAMP_CSR_VPSEL_Msk   (0x1UL << OPAMP_CSR_VPSEL_Pos)
 
#define OPAMP_CSR_VPSEL   OPAMP_CSR_VPSEL_Msk
 
#define OPAMP_CSR_CALON_Pos   (12U)
 
#define OPAMP_CSR_CALON_Msk   (0x1UL << OPAMP_CSR_CALON_Pos)
 
#define OPAMP_CSR_CALON   OPAMP_CSR_CALON_Msk
 
#define OPAMP_CSR_CALSEL_Pos   (13U)
 
#define OPAMP_CSR_CALSEL_Msk   (0x1UL << OPAMP_CSR_CALSEL_Pos)
 
#define OPAMP_CSR_CALSEL   OPAMP_CSR_CALSEL_Msk
 
#define OPAMP_CSR_USERTRIM_Pos   (14U)
 
#define OPAMP_CSR_USERTRIM_Msk   (0x1UL << OPAMP_CSR_USERTRIM_Pos)
 
#define OPAMP_CSR_USERTRIM   OPAMP_CSR_USERTRIM_Msk
 
#define OPAMP_CSR_CALOUT_Pos   (15U)
 
#define OPAMP_CSR_CALOUT_Msk   (0x1UL << OPAMP_CSR_CALOUT_Pos)
 
#define OPAMP_CSR_CALOUT   OPAMP_CSR_CALOUT_Msk
 
#define OPAMP1_CSR_OPAEN_Pos   (0U)
 
#define OPAMP1_CSR_OPAEN_Msk   (0x1UL << OPAMP1_CSR_OPAEN_Pos)
 
#define OPAMP1_CSR_OPAEN   OPAMP1_CSR_OPAEN_Msk
 
#define OPAMP1_CSR_OPALPM_Pos   (1U)
 
#define OPAMP1_CSR_OPALPM_Msk   (0x1UL << OPAMP1_CSR_OPALPM_Pos)
 
#define OPAMP1_CSR_OPALPM   OPAMP1_CSR_OPALPM_Msk
 
#define OPAMP1_CSR_OPAMODE_Pos   (2U)
 
#define OPAMP1_CSR_OPAMODE_Msk   (0x3UL << OPAMP1_CSR_OPAMODE_Pos)
 
#define OPAMP1_CSR_OPAMODE   OPAMP1_CSR_OPAMODE_Msk
 
#define OPAMP1_CSR_OPAMODE_0   (0x1UL << OPAMP1_CSR_OPAMODE_Pos)
 
#define OPAMP1_CSR_OPAMODE_1   (0x2UL << OPAMP1_CSR_OPAMODE_Pos)
 
#define OPAMP1_CSR_PGAGAIN_Pos   (4U)
 
#define OPAMP1_CSR_PGAGAIN_Msk   (0x3UL << OPAMP1_CSR_PGAGAIN_Pos)
 
#define OPAMP1_CSR_PGAGAIN   OPAMP1_CSR_PGAGAIN_Msk
 
#define OPAMP1_CSR_PGAGAIN_0   (0x1UL << OPAMP1_CSR_PGAGAIN_Pos)
 
#define OPAMP1_CSR_PGAGAIN_1   (0x2UL << OPAMP1_CSR_PGAGAIN_Pos)
 
#define OPAMP1_CSR_VMSEL_Pos   (8U)
 
#define OPAMP1_CSR_VMSEL_Msk   (0x3UL << OPAMP1_CSR_VMSEL_Pos)
 
#define OPAMP1_CSR_VMSEL   OPAMP1_CSR_VMSEL_Msk
 
#define OPAMP1_CSR_VMSEL_0   (0x1UL << OPAMP1_CSR_VMSEL_Pos)
 
#define OPAMP1_CSR_VMSEL_1   (0x2UL << OPAMP1_CSR_VMSEL_Pos)
 
#define OPAMP1_CSR_VPSEL_Pos   (10U)
 
#define OPAMP1_CSR_VPSEL_Msk   (0x1UL << OPAMP1_CSR_VPSEL_Pos)
 
#define OPAMP1_CSR_VPSEL   OPAMP1_CSR_VPSEL_Msk
 
#define OPAMP1_CSR_CALON_Pos   (12U)
 
#define OPAMP1_CSR_CALON_Msk   (0x1UL << OPAMP1_CSR_CALON_Pos)
 
#define OPAMP1_CSR_CALON   OPAMP1_CSR_CALON_Msk
 
#define OPAMP1_CSR_CALSEL_Pos   (13U)
 
#define OPAMP1_CSR_CALSEL_Msk   (0x1UL << OPAMP1_CSR_CALSEL_Pos)
 
#define OPAMP1_CSR_CALSEL   OPAMP1_CSR_CALSEL_Msk
 
#define OPAMP1_CSR_USERTRIM_Pos   (14U)
 
#define OPAMP1_CSR_USERTRIM_Msk   (0x1UL << OPAMP1_CSR_USERTRIM_Pos)
 
#define OPAMP1_CSR_USERTRIM   OPAMP1_CSR_USERTRIM_Msk
 
#define OPAMP1_CSR_CALOUT_Pos   (15U)
 
#define OPAMP1_CSR_CALOUT_Msk   (0x1UL << OPAMP1_CSR_CALOUT_Pos)
 
#define OPAMP1_CSR_CALOUT   OPAMP1_CSR_CALOUT_Msk
 
#define OPAMP1_CSR_OPARANGE_Pos   (31U)
 
#define OPAMP1_CSR_OPARANGE_Msk   (0x1UL << OPAMP1_CSR_OPARANGE_Pos)
 
#define OPAMP1_CSR_OPARANGE   OPAMP1_CSR_OPARANGE_Msk
 
#define OPAMP2_CSR_OPAEN_Pos   (0U)
 
#define OPAMP2_CSR_OPAEN_Msk   (0x1UL << OPAMP2_CSR_OPAEN_Pos)
 
#define OPAMP2_CSR_OPAEN   OPAMP2_CSR_OPAEN_Msk
 
#define OPAMP2_CSR_OPALPM_Pos   (1U)
 
#define OPAMP2_CSR_OPALPM_Msk   (0x1UL << OPAMP2_CSR_OPALPM_Pos)
 
#define OPAMP2_CSR_OPALPM   OPAMP2_CSR_OPALPM_Msk
 
#define OPAMP2_CSR_OPAMODE_Pos   (2U)
 
#define OPAMP2_CSR_OPAMODE_Msk   (0x3UL << OPAMP2_CSR_OPAMODE_Pos)
 
#define OPAMP2_CSR_OPAMODE   OPAMP2_CSR_OPAMODE_Msk
 
#define OPAMP2_CSR_OPAMODE_0   (0x1UL << OPAMP2_CSR_OPAMODE_Pos)
 
#define OPAMP2_CSR_OPAMODE_1   (0x2UL << OPAMP2_CSR_OPAMODE_Pos)
 
#define OPAMP2_CSR_PGAGAIN_Pos   (4U)
 
#define OPAMP2_CSR_PGAGAIN_Msk   (0x3UL << OPAMP2_CSR_PGAGAIN_Pos)
 
#define OPAMP2_CSR_PGAGAIN   OPAMP2_CSR_PGAGAIN_Msk
 
#define OPAMP2_CSR_PGAGAIN_0   (0x1UL << OPAMP2_CSR_PGAGAIN_Pos)
 
#define OPAMP2_CSR_PGAGAIN_1   (0x2UL << OPAMP2_CSR_PGAGAIN_Pos)
 
#define OPAMP2_CSR_VMSEL_Pos   (8U)
 
#define OPAMP2_CSR_VMSEL_Msk   (0x3UL << OPAMP2_CSR_VMSEL_Pos)
 
#define OPAMP2_CSR_VMSEL   OPAMP2_CSR_VMSEL_Msk
 
#define OPAMP2_CSR_VMSEL_0   (0x1UL << OPAMP2_CSR_VMSEL_Pos)
 
#define OPAMP2_CSR_VMSEL_1   (0x2UL << OPAMP2_CSR_VMSEL_Pos)
 
#define OPAMP2_CSR_VPSEL_Pos   (10U)
 
#define OPAMP2_CSR_VPSEL_Msk   (0x1UL << OPAMP2_CSR_VPSEL_Pos)
 
#define OPAMP2_CSR_VPSEL   OPAMP2_CSR_VPSEL_Msk
 
#define OPAMP2_CSR_CALON_Pos   (12U)
 
#define OPAMP2_CSR_CALON_Msk   (0x1UL << OPAMP2_CSR_CALON_Pos)
 
#define OPAMP2_CSR_CALON   OPAMP2_CSR_CALON_Msk
 
#define OPAMP2_CSR_CALSEL_Pos   (13U)
 
#define OPAMP2_CSR_CALSEL_Msk   (0x1UL << OPAMP2_CSR_CALSEL_Pos)
 
#define OPAMP2_CSR_CALSEL   OPAMP2_CSR_CALSEL_Msk
 
#define OPAMP2_CSR_USERTRIM_Pos   (14U)
 
#define OPAMP2_CSR_USERTRIM_Msk   (0x1UL << OPAMP2_CSR_USERTRIM_Pos)
 
#define OPAMP2_CSR_USERTRIM   OPAMP2_CSR_USERTRIM_Msk
 
#define OPAMP2_CSR_CALOUT_Pos   (15U)
 
#define OPAMP2_CSR_CALOUT_Msk   (0x1UL << OPAMP2_CSR_CALOUT_Pos)
 
#define OPAMP2_CSR_CALOUT   OPAMP2_CSR_CALOUT_Msk
 
#define OPAMP_OTR_TRIMOFFSETN_Pos   (0U)
 
#define OPAMP_OTR_TRIMOFFSETN_Msk   (0x1FUL << OPAMP_OTR_TRIMOFFSETN_Pos)
 
#define OPAMP_OTR_TRIMOFFSETN   OPAMP_OTR_TRIMOFFSETN_Msk
 
#define OPAMP_OTR_TRIMOFFSETP_Pos   (8U)
 
#define OPAMP_OTR_TRIMOFFSETP_Msk   (0x1FUL << OPAMP_OTR_TRIMOFFSETP_Pos)
 
#define OPAMP_OTR_TRIMOFFSETP   OPAMP_OTR_TRIMOFFSETP_Msk
 
#define OPAMP1_OTR_TRIMOFFSETN_Pos   (0U)
 
#define OPAMP1_OTR_TRIMOFFSETN_Msk   (0x1FUL << OPAMP1_OTR_TRIMOFFSETN_Pos)
 
#define OPAMP1_OTR_TRIMOFFSETN   OPAMP1_OTR_TRIMOFFSETN_Msk
 
#define OPAMP1_OTR_TRIMOFFSETP_Pos   (8U)
 
#define OPAMP1_OTR_TRIMOFFSETP_Msk   (0x1FUL << OPAMP1_OTR_TRIMOFFSETP_Pos)
 
#define OPAMP1_OTR_TRIMOFFSETP   OPAMP1_OTR_TRIMOFFSETP_Msk
 
#define OPAMP2_OTR_TRIMOFFSETN_Pos   (0U)
 
#define OPAMP2_OTR_TRIMOFFSETN_Msk   (0x1FUL << OPAMP2_OTR_TRIMOFFSETN_Pos)
 
#define OPAMP2_OTR_TRIMOFFSETN   OPAMP2_OTR_TRIMOFFSETN_Msk
 
#define OPAMP2_OTR_TRIMOFFSETP_Pos   (8U)
 
#define OPAMP2_OTR_TRIMOFFSETP_Msk   (0x1FUL << OPAMP2_OTR_TRIMOFFSETP_Pos)
 
#define OPAMP2_OTR_TRIMOFFSETP   OPAMP2_OTR_TRIMOFFSETP_Msk
 
#define OPAMP_LPOTR_TRIMLPOFFSETN_Pos   (0U)
 
#define OPAMP_LPOTR_TRIMLPOFFSETN_Msk   (0x1FUL << OPAMP_LPOTR_TRIMLPOFFSETN_Pos)
 
#define OPAMP_LPOTR_TRIMLPOFFSETN   OPAMP_LPOTR_TRIMLPOFFSETN_Msk
 
#define OPAMP_LPOTR_TRIMLPOFFSETP_Pos   (8U)
 
#define OPAMP_LPOTR_TRIMLPOFFSETP_Msk   (0x1FUL << OPAMP_LPOTR_TRIMLPOFFSETP_Pos)
 
#define OPAMP_LPOTR_TRIMLPOFFSETP   OPAMP_LPOTR_TRIMLPOFFSETP_Msk
 
#define OPAMP1_LPOTR_TRIMLPOFFSETN_Pos   (0U)
 
#define OPAMP1_LPOTR_TRIMLPOFFSETN_Msk   (0x1FUL << OPAMP1_LPOTR_TRIMLPOFFSETN_Pos)
 
#define OPAMP1_LPOTR_TRIMLPOFFSETN   OPAMP1_LPOTR_TRIMLPOFFSETN_Msk
 
#define OPAMP1_LPOTR_TRIMLPOFFSETP_Pos   (8U)
 
#define OPAMP1_LPOTR_TRIMLPOFFSETP_Msk   (0x1FUL << OPAMP1_LPOTR_TRIMLPOFFSETP_Pos)
 
#define OPAMP1_LPOTR_TRIMLPOFFSETP   OPAMP1_LPOTR_TRIMLPOFFSETP_Msk
 
#define OPAMP2_LPOTR_TRIMLPOFFSETN_Pos   (0U)
 
#define OPAMP2_LPOTR_TRIMLPOFFSETN_Msk   (0x1FUL << OPAMP2_LPOTR_TRIMLPOFFSETN_Pos)
 
#define OPAMP2_LPOTR_TRIMLPOFFSETN   OPAMP2_LPOTR_TRIMLPOFFSETN_Msk
 
#define OPAMP2_LPOTR_TRIMLPOFFSETP_Pos   (8U)
 
#define OPAMP2_LPOTR_TRIMLPOFFSETP_Msk   (0x1FUL << OPAMP2_LPOTR_TRIMLPOFFSETP_Pos)
 
#define OPAMP2_LPOTR_TRIMLPOFFSETP   OPAMP2_LPOTR_TRIMLPOFFSETP_Msk
 
#define TSC_CR_TSCE_Pos   (0U)
 
#define TSC_CR_TSCE_Msk   (0x1UL << TSC_CR_TSCE_Pos)
 
#define TSC_CR_TSCE   TSC_CR_TSCE_Msk
 
#define TSC_CR_START_Pos   (1U)
 
#define TSC_CR_START_Msk   (0x1UL << TSC_CR_START_Pos)
 
#define TSC_CR_START   TSC_CR_START_Msk
 
#define TSC_CR_AM_Pos   (2U)
 
#define TSC_CR_AM_Msk   (0x1UL << TSC_CR_AM_Pos)
 
#define TSC_CR_AM   TSC_CR_AM_Msk
 
#define TSC_CR_SYNCPOL_Pos   (3U)
 
#define TSC_CR_SYNCPOL_Msk   (0x1UL << TSC_CR_SYNCPOL_Pos)
 
#define TSC_CR_SYNCPOL   TSC_CR_SYNCPOL_Msk
 
#define TSC_CR_IODEF_Pos   (4U)
 
#define TSC_CR_IODEF_Msk   (0x1UL << TSC_CR_IODEF_Pos)
 
#define TSC_CR_IODEF   TSC_CR_IODEF_Msk
 
#define TSC_CR_MCV_Pos   (5U)
 
#define TSC_CR_MCV_Msk   (0x7UL << TSC_CR_MCV_Pos)
 
#define TSC_CR_MCV   TSC_CR_MCV_Msk
 
#define TSC_CR_MCV_0   (0x1UL << TSC_CR_MCV_Pos)
 
#define TSC_CR_MCV_1   (0x2UL << TSC_CR_MCV_Pos)
 
#define TSC_CR_MCV_2   (0x4UL << TSC_CR_MCV_Pos)
 
#define TSC_CR_PGPSC_Pos   (12U)
 
#define TSC_CR_PGPSC_Msk   (0x7UL << TSC_CR_PGPSC_Pos)
 
#define TSC_CR_PGPSC   TSC_CR_PGPSC_Msk
 
#define TSC_CR_PGPSC_0   (0x1UL << TSC_CR_PGPSC_Pos)
 
#define TSC_CR_PGPSC_1   (0x2UL << TSC_CR_PGPSC_Pos)
 
#define TSC_CR_PGPSC_2   (0x4UL << TSC_CR_PGPSC_Pos)
 
#define TSC_CR_SSPSC_Pos   (15U)
 
#define TSC_CR_SSPSC_Msk   (0x1UL << TSC_CR_SSPSC_Pos)
 
#define TSC_CR_SSPSC   TSC_CR_SSPSC_Msk
 
#define TSC_CR_SSE_Pos   (16U)
 
#define TSC_CR_SSE_Msk   (0x1UL << TSC_CR_SSE_Pos)
 
#define TSC_CR_SSE   TSC_CR_SSE_Msk
 
#define TSC_CR_SSD_Pos   (17U)
 
#define TSC_CR_SSD_Msk   (0x7FUL << TSC_CR_SSD_Pos)
 
#define TSC_CR_SSD   TSC_CR_SSD_Msk
 
#define TSC_CR_SSD_0   (0x01UL << TSC_CR_SSD_Pos)
 
#define TSC_CR_SSD_1   (0x02UL << TSC_CR_SSD_Pos)
 
#define TSC_CR_SSD_2   (0x04UL << TSC_CR_SSD_Pos)
 
#define TSC_CR_SSD_3   (0x08UL << TSC_CR_SSD_Pos)
 
#define TSC_CR_SSD_4   (0x10UL << TSC_CR_SSD_Pos)
 
#define TSC_CR_SSD_5   (0x20UL << TSC_CR_SSD_Pos)
 
#define TSC_CR_SSD_6   (0x40UL << TSC_CR_SSD_Pos)
 
#define TSC_CR_CTPL_Pos   (24U)
 
#define TSC_CR_CTPL_Msk   (0xFUL << TSC_CR_CTPL_Pos)
 
#define TSC_CR_CTPL   TSC_CR_CTPL_Msk
 
#define TSC_CR_CTPL_0   (0x1UL << TSC_CR_CTPL_Pos)
 
#define TSC_CR_CTPL_1   (0x2UL << TSC_CR_CTPL_Pos)
 
#define TSC_CR_CTPL_2   (0x4UL << TSC_CR_CTPL_Pos)
 
#define TSC_CR_CTPL_3   (0x8UL << TSC_CR_CTPL_Pos)
 
#define TSC_CR_CTPH_Pos   (28U)
 
#define TSC_CR_CTPH_Msk   (0xFUL << TSC_CR_CTPH_Pos)
 
#define TSC_CR_CTPH   TSC_CR_CTPH_Msk
 
#define TSC_CR_CTPH_0   (0x1UL << TSC_CR_CTPH_Pos)
 
#define TSC_CR_CTPH_1   (0x2UL << TSC_CR_CTPH_Pos)
 
#define TSC_CR_CTPH_2   (0x4UL << TSC_CR_CTPH_Pos)
 
#define TSC_CR_CTPH_3   (0x8UL << TSC_CR_CTPH_Pos)
 
#define TSC_IER_EOAIE_Pos   (0U)
 
#define TSC_IER_EOAIE_Msk   (0x1UL << TSC_IER_EOAIE_Pos)
 
#define TSC_IER_EOAIE   TSC_IER_EOAIE_Msk
 
#define TSC_IER_MCEIE_Pos   (1U)
 
#define TSC_IER_MCEIE_Msk   (0x1UL << TSC_IER_MCEIE_Pos)
 
#define TSC_IER_MCEIE   TSC_IER_MCEIE_Msk
 
#define TSC_ICR_EOAIC_Pos   (0U)
 
#define TSC_ICR_EOAIC_Msk   (0x1UL << TSC_ICR_EOAIC_Pos)
 
#define TSC_ICR_EOAIC   TSC_ICR_EOAIC_Msk
 
#define TSC_ICR_MCEIC_Pos   (1U)
 
#define TSC_ICR_MCEIC_Msk   (0x1UL << TSC_ICR_MCEIC_Pos)
 
#define TSC_ICR_MCEIC   TSC_ICR_MCEIC_Msk
 
#define TSC_ISR_EOAF_Pos   (0U)
 
#define TSC_ISR_EOAF_Msk   (0x1UL << TSC_ISR_EOAF_Pos)
 
#define TSC_ISR_EOAF   TSC_ISR_EOAF_Msk
 
#define TSC_ISR_MCEF_Pos   (1U)
 
#define TSC_ISR_MCEF_Msk   (0x1UL << TSC_ISR_MCEF_Pos)
 
#define TSC_ISR_MCEF   TSC_ISR_MCEF_Msk
 
#define TSC_IOHCR_G1_IO1_Pos   (0U)
 
#define TSC_IOHCR_G1_IO1_Msk   (0x1UL << TSC_IOHCR_G1_IO1_Pos)
 
#define TSC_IOHCR_G1_IO1   TSC_IOHCR_G1_IO1_Msk
 
#define TSC_IOHCR_G1_IO2_Pos   (1U)
 
#define TSC_IOHCR_G1_IO2_Msk   (0x1UL << TSC_IOHCR_G1_IO2_Pos)
 
#define TSC_IOHCR_G1_IO2   TSC_IOHCR_G1_IO2_Msk
 
#define TSC_IOHCR_G1_IO3_Pos   (2U)
 
#define TSC_IOHCR_G1_IO3_Msk   (0x1UL << TSC_IOHCR_G1_IO3_Pos)
 
#define TSC_IOHCR_G1_IO3   TSC_IOHCR_G1_IO3_Msk
 
#define TSC_IOHCR_G1_IO4_Pos   (3U)
 
#define TSC_IOHCR_G1_IO4_Msk   (0x1UL << TSC_IOHCR_G1_IO4_Pos)
 
#define TSC_IOHCR_G1_IO4   TSC_IOHCR_G1_IO4_Msk
 
#define TSC_IOHCR_G2_IO1_Pos   (4U)
 
#define TSC_IOHCR_G2_IO1_Msk   (0x1UL << TSC_IOHCR_G2_IO1_Pos)
 
#define TSC_IOHCR_G2_IO1   TSC_IOHCR_G2_IO1_Msk
 
#define TSC_IOHCR_G2_IO2_Pos   (5U)
 
#define TSC_IOHCR_G2_IO2_Msk   (0x1UL << TSC_IOHCR_G2_IO2_Pos)
 
#define TSC_IOHCR_G2_IO2   TSC_IOHCR_G2_IO2_Msk
 
#define TSC_IOHCR_G2_IO3_Pos   (6U)
 
#define TSC_IOHCR_G2_IO3_Msk   (0x1UL << TSC_IOHCR_G2_IO3_Pos)
 
#define TSC_IOHCR_G2_IO3   TSC_IOHCR_G2_IO3_Msk
 
#define TSC_IOHCR_G2_IO4_Pos   (7U)
 
#define TSC_IOHCR_G2_IO4_Msk   (0x1UL << TSC_IOHCR_G2_IO4_Pos)
 
#define TSC_IOHCR_G2_IO4   TSC_IOHCR_G2_IO4_Msk
 
#define TSC_IOHCR_G3_IO1_Pos   (8U)
 
#define TSC_IOHCR_G3_IO1_Msk   (0x1UL << TSC_IOHCR_G3_IO1_Pos)
 
#define TSC_IOHCR_G3_IO1   TSC_IOHCR_G3_IO1_Msk
 
#define TSC_IOHCR_G3_IO2_Pos   (9U)
 
#define TSC_IOHCR_G3_IO2_Msk   (0x1UL << TSC_IOHCR_G3_IO2_Pos)
 
#define TSC_IOHCR_G3_IO2   TSC_IOHCR_G3_IO2_Msk
 
#define TSC_IOHCR_G3_IO3_Pos   (10U)
 
#define TSC_IOHCR_G3_IO3_Msk   (0x1UL << TSC_IOHCR_G3_IO3_Pos)
 
#define TSC_IOHCR_G3_IO3   TSC_IOHCR_G3_IO3_Msk
 
#define TSC_IOHCR_G3_IO4_Pos   (11U)
 
#define TSC_IOHCR_G3_IO4_Msk   (0x1UL << TSC_IOHCR_G3_IO4_Pos)
 
#define TSC_IOHCR_G3_IO4   TSC_IOHCR_G3_IO4_Msk
 
#define TSC_IOHCR_G4_IO1_Pos   (12U)
 
#define TSC_IOHCR_G4_IO1_Msk   (0x1UL << TSC_IOHCR_G4_IO1_Pos)
 
#define TSC_IOHCR_G4_IO1   TSC_IOHCR_G4_IO1_Msk
 
#define TSC_IOHCR_G4_IO2_Pos   (13U)
 
#define TSC_IOHCR_G4_IO2_Msk   (0x1UL << TSC_IOHCR_G4_IO2_Pos)
 
#define TSC_IOHCR_G4_IO2   TSC_IOHCR_G4_IO2_Msk
 
#define TSC_IOHCR_G4_IO3_Pos   (14U)
 
#define TSC_IOHCR_G4_IO3_Msk   (0x1UL << TSC_IOHCR_G4_IO3_Pos)
 
#define TSC_IOHCR_G4_IO3   TSC_IOHCR_G4_IO3_Msk
 
#define TSC_IOHCR_G4_IO4_Pos   (15U)
 
#define TSC_IOHCR_G4_IO4_Msk   (0x1UL << TSC_IOHCR_G4_IO4_Pos)
 
#define TSC_IOHCR_G4_IO4   TSC_IOHCR_G4_IO4_Msk
 
#define TSC_IOHCR_G5_IO1_Pos   (16U)
 
#define TSC_IOHCR_G5_IO1_Msk   (0x1UL << TSC_IOHCR_G5_IO1_Pos)
 
#define TSC_IOHCR_G5_IO1   TSC_IOHCR_G5_IO1_Msk
 
#define TSC_IOHCR_G5_IO2_Pos   (17U)
 
#define TSC_IOHCR_G5_IO2_Msk   (0x1UL << TSC_IOHCR_G5_IO2_Pos)
 
#define TSC_IOHCR_G5_IO2   TSC_IOHCR_G5_IO2_Msk
 
#define TSC_IOHCR_G5_IO3_Pos   (18U)
 
#define TSC_IOHCR_G5_IO3_Msk   (0x1UL << TSC_IOHCR_G5_IO3_Pos)
 
#define TSC_IOHCR_G5_IO3   TSC_IOHCR_G5_IO3_Msk
 
#define TSC_IOHCR_G5_IO4_Pos   (19U)
 
#define TSC_IOHCR_G5_IO4_Msk   (0x1UL << TSC_IOHCR_G5_IO4_Pos)
 
#define TSC_IOHCR_G5_IO4   TSC_IOHCR_G5_IO4_Msk
 
#define TSC_IOHCR_G6_IO1_Pos   (20U)
 
#define TSC_IOHCR_G6_IO1_Msk   (0x1UL << TSC_IOHCR_G6_IO1_Pos)
 
#define TSC_IOHCR_G6_IO1   TSC_IOHCR_G6_IO1_Msk
 
#define TSC_IOHCR_G6_IO2_Pos   (21U)
 
#define TSC_IOHCR_G6_IO2_Msk   (0x1UL << TSC_IOHCR_G6_IO2_Pos)
 
#define TSC_IOHCR_G6_IO2   TSC_IOHCR_G6_IO2_Msk
 
#define TSC_IOHCR_G6_IO3_Pos   (22U)
 
#define TSC_IOHCR_G6_IO3_Msk   (0x1UL << TSC_IOHCR_G6_IO3_Pos)
 
#define TSC_IOHCR_G6_IO3   TSC_IOHCR_G6_IO3_Msk
 
#define TSC_IOHCR_G6_IO4_Pos   (23U)
 
#define TSC_IOHCR_G6_IO4_Msk   (0x1UL << TSC_IOHCR_G6_IO4_Pos)
 
#define TSC_IOHCR_G6_IO4   TSC_IOHCR_G6_IO4_Msk
 
#define TSC_IOHCR_G7_IO1_Pos   (24U)
 
#define TSC_IOHCR_G7_IO1_Msk   (0x1UL << TSC_IOHCR_G7_IO1_Pos)
 
#define TSC_IOHCR_G7_IO1   TSC_IOHCR_G7_IO1_Msk
 
#define TSC_IOHCR_G7_IO2_Pos   (25U)
 
#define TSC_IOHCR_G7_IO2_Msk   (0x1UL << TSC_IOHCR_G7_IO2_Pos)
 
#define TSC_IOHCR_G7_IO2   TSC_IOHCR_G7_IO2_Msk
 
#define TSC_IOHCR_G7_IO3_Pos   (26U)
 
#define TSC_IOHCR_G7_IO3_Msk   (0x1UL << TSC_IOHCR_G7_IO3_Pos)
 
#define TSC_IOHCR_G7_IO3   TSC_IOHCR_G7_IO3_Msk
 
#define TSC_IOHCR_G7_IO4_Pos   (27U)
 
#define TSC_IOHCR_G7_IO4_Msk   (0x1UL << TSC_IOHCR_G7_IO4_Pos)
 
#define TSC_IOHCR_G7_IO4   TSC_IOHCR_G7_IO4_Msk
 
#define TSC_IOHCR_G8_IO1_Pos   (28U)
 
#define TSC_IOHCR_G8_IO1_Msk   (0x1UL << TSC_IOHCR_G8_IO1_Pos)
 
#define TSC_IOHCR_G8_IO1   TSC_IOHCR_G8_IO1_Msk
 
#define TSC_IOHCR_G8_IO2_Pos   (29U)
 
#define TSC_IOHCR_G8_IO2_Msk   (0x1UL << TSC_IOHCR_G8_IO2_Pos)
 
#define TSC_IOHCR_G8_IO2   TSC_IOHCR_G8_IO2_Msk
 
#define TSC_IOHCR_G8_IO3_Pos   (30U)
 
#define TSC_IOHCR_G8_IO3_Msk   (0x1UL << TSC_IOHCR_G8_IO3_Pos)
 
#define TSC_IOHCR_G8_IO3   TSC_IOHCR_G8_IO3_Msk
 
#define TSC_IOHCR_G8_IO4_Pos   (31U)
 
#define TSC_IOHCR_G8_IO4_Msk   (0x1UL << TSC_IOHCR_G8_IO4_Pos)
 
#define TSC_IOHCR_G8_IO4   TSC_IOHCR_G8_IO4_Msk
 
#define TSC_IOASCR_G1_IO1_Pos   (0U)
 
#define TSC_IOASCR_G1_IO1_Msk   (0x1UL << TSC_IOASCR_G1_IO1_Pos)
 
#define TSC_IOASCR_G1_IO1   TSC_IOASCR_G1_IO1_Msk
 
#define TSC_IOASCR_G1_IO2_Pos   (1U)
 
#define TSC_IOASCR_G1_IO2_Msk   (0x1UL << TSC_IOASCR_G1_IO2_Pos)
 
#define TSC_IOASCR_G1_IO2   TSC_IOASCR_G1_IO2_Msk
 
#define TSC_IOASCR_G1_IO3_Pos   (2U)
 
#define TSC_IOASCR_G1_IO3_Msk   (0x1UL << TSC_IOASCR_G1_IO3_Pos)
 
#define TSC_IOASCR_G1_IO3   TSC_IOASCR_G1_IO3_Msk
 
#define TSC_IOASCR_G1_IO4_Pos   (3U)
 
#define TSC_IOASCR_G1_IO4_Msk   (0x1UL << TSC_IOASCR_G1_IO4_Pos)
 
#define TSC_IOASCR_G1_IO4   TSC_IOASCR_G1_IO4_Msk
 
#define TSC_IOASCR_G2_IO1_Pos   (4U)
 
#define TSC_IOASCR_G2_IO1_Msk   (0x1UL << TSC_IOASCR_G2_IO1_Pos)
 
#define TSC_IOASCR_G2_IO1   TSC_IOASCR_G2_IO1_Msk
 
#define TSC_IOASCR_G2_IO2_Pos   (5U)
 
#define TSC_IOASCR_G2_IO2_Msk   (0x1UL << TSC_IOASCR_G2_IO2_Pos)
 
#define TSC_IOASCR_G2_IO2   TSC_IOASCR_G2_IO2_Msk
 
#define TSC_IOASCR_G2_IO3_Pos   (6U)
 
#define TSC_IOASCR_G2_IO3_Msk   (0x1UL << TSC_IOASCR_G2_IO3_Pos)
 
#define TSC_IOASCR_G2_IO3   TSC_IOASCR_G2_IO3_Msk
 
#define TSC_IOASCR_G2_IO4_Pos   (7U)
 
#define TSC_IOASCR_G2_IO4_Msk   (0x1UL << TSC_IOASCR_G2_IO4_Pos)
 
#define TSC_IOASCR_G2_IO4   TSC_IOASCR_G2_IO4_Msk
 
#define TSC_IOASCR_G3_IO1_Pos   (8U)
 
#define TSC_IOASCR_G3_IO1_Msk   (0x1UL << TSC_IOASCR_G3_IO1_Pos)
 
#define TSC_IOASCR_G3_IO1   TSC_IOASCR_G3_IO1_Msk
 
#define TSC_IOASCR_G3_IO2_Pos   (9U)
 
#define TSC_IOASCR_G3_IO2_Msk   (0x1UL << TSC_IOASCR_G3_IO2_Pos)
 
#define TSC_IOASCR_G3_IO2   TSC_IOASCR_G3_IO2_Msk
 
#define TSC_IOASCR_G3_IO3_Pos   (10U)
 
#define TSC_IOASCR_G3_IO3_Msk   (0x1UL << TSC_IOASCR_G3_IO3_Pos)
 
#define TSC_IOASCR_G3_IO3   TSC_IOASCR_G3_IO3_Msk
 
#define TSC_IOASCR_G3_IO4_Pos   (11U)
 
#define TSC_IOASCR_G3_IO4_Msk   (0x1UL << TSC_IOASCR_G3_IO4_Pos)
 
#define TSC_IOASCR_G3_IO4   TSC_IOASCR_G3_IO4_Msk
 
#define TSC_IOASCR_G4_IO1_Pos   (12U)
 
#define TSC_IOASCR_G4_IO1_Msk   (0x1UL << TSC_IOASCR_G4_IO1_Pos)
 
#define TSC_IOASCR_G4_IO1   TSC_IOASCR_G4_IO1_Msk
 
#define TSC_IOASCR_G4_IO2_Pos   (13U)
 
#define TSC_IOASCR_G4_IO2_Msk   (0x1UL << TSC_IOASCR_G4_IO2_Pos)
 
#define TSC_IOASCR_G4_IO2   TSC_IOASCR_G4_IO2_Msk
 
#define TSC_IOASCR_G4_IO3_Pos   (14U)
 
#define TSC_IOASCR_G4_IO3_Msk   (0x1UL << TSC_IOASCR_G4_IO3_Pos)
 
#define TSC_IOASCR_G4_IO3   TSC_IOASCR_G4_IO3_Msk
 
#define TSC_IOASCR_G4_IO4_Pos   (15U)
 
#define TSC_IOASCR_G4_IO4_Msk   (0x1UL << TSC_IOASCR_G4_IO4_Pos)
 
#define TSC_IOASCR_G4_IO4   TSC_IOASCR_G4_IO4_Msk
 
#define TSC_IOASCR_G5_IO1_Pos   (16U)
 
#define TSC_IOASCR_G5_IO1_Msk   (0x1UL << TSC_IOASCR_G5_IO1_Pos)
 
#define TSC_IOASCR_G5_IO1   TSC_IOASCR_G5_IO1_Msk
 
#define TSC_IOASCR_G5_IO2_Pos   (17U)
 
#define TSC_IOASCR_G5_IO2_Msk   (0x1UL << TSC_IOASCR_G5_IO2_Pos)
 
#define TSC_IOASCR_G5_IO2   TSC_IOASCR_G5_IO2_Msk
 
#define TSC_IOASCR_G5_IO3_Pos   (18U)
 
#define TSC_IOASCR_G5_IO3_Msk   (0x1UL << TSC_IOASCR_G5_IO3_Pos)
 
#define TSC_IOASCR_G5_IO3   TSC_IOASCR_G5_IO3_Msk
 
#define TSC_IOASCR_G5_IO4_Pos   (19U)
 
#define TSC_IOASCR_G5_IO4_Msk   (0x1UL << TSC_IOASCR_G5_IO4_Pos)
 
#define TSC_IOASCR_G5_IO4   TSC_IOASCR_G5_IO4_Msk
 
#define TSC_IOASCR_G6_IO1_Pos   (20U)
 
#define TSC_IOASCR_G6_IO1_Msk   (0x1UL << TSC_IOASCR_G6_IO1_Pos)
 
#define TSC_IOASCR_G6_IO1   TSC_IOASCR_G6_IO1_Msk
 
#define TSC_IOASCR_G6_IO2_Pos   (21U)
 
#define TSC_IOASCR_G6_IO2_Msk   (0x1UL << TSC_IOASCR_G6_IO2_Pos)
 
#define TSC_IOASCR_G6_IO2   TSC_IOASCR_G6_IO2_Msk
 
#define TSC_IOASCR_G6_IO3_Pos   (22U)
 
#define TSC_IOASCR_G6_IO3_Msk   (0x1UL << TSC_IOASCR_G6_IO3_Pos)
 
#define TSC_IOASCR_G6_IO3   TSC_IOASCR_G6_IO3_Msk
 
#define TSC_IOASCR_G6_IO4_Pos   (23U)
 
#define TSC_IOASCR_G6_IO4_Msk   (0x1UL << TSC_IOASCR_G6_IO4_Pos)
 
#define TSC_IOASCR_G6_IO4   TSC_IOASCR_G6_IO4_Msk
 
#define TSC_IOASCR_G7_IO1_Pos   (24U)
 
#define TSC_IOASCR_G7_IO1_Msk   (0x1UL << TSC_IOASCR_G7_IO1_Pos)
 
#define TSC_IOASCR_G7_IO1   TSC_IOASCR_G7_IO1_Msk
 
#define TSC_IOASCR_G7_IO2_Pos   (25U)
 
#define TSC_IOASCR_G7_IO2_Msk   (0x1UL << TSC_IOASCR_G7_IO2_Pos)
 
#define TSC_IOASCR_G7_IO2   TSC_IOASCR_G7_IO2_Msk
 
#define TSC_IOASCR_G7_IO3_Pos   (26U)
 
#define TSC_IOASCR_G7_IO3_Msk   (0x1UL << TSC_IOASCR_G7_IO3_Pos)
 
#define TSC_IOASCR_G7_IO3   TSC_IOASCR_G7_IO3_Msk
 
#define TSC_IOASCR_G7_IO4_Pos   (27U)
 
#define TSC_IOASCR_G7_IO4_Msk   (0x1UL << TSC_IOASCR_G7_IO4_Pos)
 
#define TSC_IOASCR_G7_IO4   TSC_IOASCR_G7_IO4_Msk
 
#define TSC_IOASCR_G8_IO1_Pos   (28U)
 
#define TSC_IOASCR_G8_IO1_Msk   (0x1UL << TSC_IOASCR_G8_IO1_Pos)
 
#define TSC_IOASCR_G8_IO1   TSC_IOASCR_G8_IO1_Msk
 
#define TSC_IOASCR_G8_IO2_Pos   (29U)
 
#define TSC_IOASCR_G8_IO2_Msk   (0x1UL << TSC_IOASCR_G8_IO2_Pos)
 
#define TSC_IOASCR_G8_IO2   TSC_IOASCR_G8_IO2_Msk
 
#define TSC_IOASCR_G8_IO3_Pos   (30U)
 
#define TSC_IOASCR_G8_IO3_Msk   (0x1UL << TSC_IOASCR_G8_IO3_Pos)
 
#define TSC_IOASCR_G8_IO3   TSC_IOASCR_G8_IO3_Msk
 
#define TSC_IOASCR_G8_IO4_Pos   (31U)
 
#define TSC_IOASCR_G8_IO4_Msk   (0x1UL << TSC_IOASCR_G8_IO4_Pos)
 
#define TSC_IOASCR_G8_IO4   TSC_IOASCR_G8_IO4_Msk
 
#define TSC_IOSCR_G1_IO1_Pos   (0U)
 
#define TSC_IOSCR_G1_IO1_Msk   (0x1UL << TSC_IOSCR_G1_IO1_Pos)
 
#define TSC_IOSCR_G1_IO1   TSC_IOSCR_G1_IO1_Msk
 
#define TSC_IOSCR_G1_IO2_Pos   (1U)
 
#define TSC_IOSCR_G1_IO2_Msk   (0x1UL << TSC_IOSCR_G1_IO2_Pos)
 
#define TSC_IOSCR_G1_IO2   TSC_IOSCR_G1_IO2_Msk
 
#define TSC_IOSCR_G1_IO3_Pos   (2U)
 
#define TSC_IOSCR_G1_IO3_Msk   (0x1UL << TSC_IOSCR_G1_IO3_Pos)
 
#define TSC_IOSCR_G1_IO3   TSC_IOSCR_G1_IO3_Msk
 
#define TSC_IOSCR_G1_IO4_Pos   (3U)
 
#define TSC_IOSCR_G1_IO4_Msk   (0x1UL << TSC_IOSCR_G1_IO4_Pos)
 
#define TSC_IOSCR_G1_IO4   TSC_IOSCR_G1_IO4_Msk
 
#define TSC_IOSCR_G2_IO1_Pos   (4U)
 
#define TSC_IOSCR_G2_IO1_Msk   (0x1UL << TSC_IOSCR_G2_IO1_Pos)
 
#define TSC_IOSCR_G2_IO1   TSC_IOSCR_G2_IO1_Msk
 
#define TSC_IOSCR_G2_IO2_Pos   (5U)
 
#define TSC_IOSCR_G2_IO2_Msk   (0x1UL << TSC_IOSCR_G2_IO2_Pos)
 
#define TSC_IOSCR_G2_IO2   TSC_IOSCR_G2_IO2_Msk
 
#define TSC_IOSCR_G2_IO3_Pos   (6U)
 
#define TSC_IOSCR_G2_IO3_Msk   (0x1UL << TSC_IOSCR_G2_IO3_Pos)
 
#define TSC_IOSCR_G2_IO3   TSC_IOSCR_G2_IO3_Msk
 
#define TSC_IOSCR_G2_IO4_Pos   (7U)
 
#define TSC_IOSCR_G2_IO4_Msk   (0x1UL << TSC_IOSCR_G2_IO4_Pos)
 
#define TSC_IOSCR_G2_IO4   TSC_IOSCR_G2_IO4_Msk
 
#define TSC_IOSCR_G3_IO1_Pos   (8U)
 
#define TSC_IOSCR_G3_IO1_Msk   (0x1UL << TSC_IOSCR_G3_IO1_Pos)
 
#define TSC_IOSCR_G3_IO1   TSC_IOSCR_G3_IO1_Msk
 
#define TSC_IOSCR_G3_IO2_Pos   (9U)
 
#define TSC_IOSCR_G3_IO2_Msk   (0x1UL << TSC_IOSCR_G3_IO2_Pos)
 
#define TSC_IOSCR_G3_IO2   TSC_IOSCR_G3_IO2_Msk
 
#define TSC_IOSCR_G3_IO3_Pos   (10U)
 
#define TSC_IOSCR_G3_IO3_Msk   (0x1UL << TSC_IOSCR_G3_IO3_Pos)
 
#define TSC_IOSCR_G3_IO3   TSC_IOSCR_G3_IO3_Msk
 
#define TSC_IOSCR_G3_IO4_Pos   (11U)
 
#define TSC_IOSCR_G3_IO4_Msk   (0x1UL << TSC_IOSCR_G3_IO4_Pos)
 
#define TSC_IOSCR_G3_IO4   TSC_IOSCR_G3_IO4_Msk
 
#define TSC_IOSCR_G4_IO1_Pos   (12U)
 
#define TSC_IOSCR_G4_IO1_Msk   (0x1UL << TSC_IOSCR_G4_IO1_Pos)
 
#define TSC_IOSCR_G4_IO1   TSC_IOSCR_G4_IO1_Msk
 
#define TSC_IOSCR_G4_IO2_Pos   (13U)
 
#define TSC_IOSCR_G4_IO2_Msk   (0x1UL << TSC_IOSCR_G4_IO2_Pos)
 
#define TSC_IOSCR_G4_IO2   TSC_IOSCR_G4_IO2_Msk
 
#define TSC_IOSCR_G4_IO3_Pos   (14U)
 
#define TSC_IOSCR_G4_IO3_Msk   (0x1UL << TSC_IOSCR_G4_IO3_Pos)
 
#define TSC_IOSCR_G4_IO3   TSC_IOSCR_G4_IO3_Msk
 
#define TSC_IOSCR_G4_IO4_Pos   (15U)
 
#define TSC_IOSCR_G4_IO4_Msk   (0x1UL << TSC_IOSCR_G4_IO4_Pos)
 
#define TSC_IOSCR_G4_IO4   TSC_IOSCR_G4_IO4_Msk
 
#define TSC_IOSCR_G5_IO1_Pos   (16U)
 
#define TSC_IOSCR_G5_IO1_Msk   (0x1UL << TSC_IOSCR_G5_IO1_Pos)
 
#define TSC_IOSCR_G5_IO1   TSC_IOSCR_G5_IO1_Msk
 
#define TSC_IOSCR_G5_IO2_Pos   (17U)
 
#define TSC_IOSCR_G5_IO2_Msk   (0x1UL << TSC_IOSCR_G5_IO2_Pos)
 
#define TSC_IOSCR_G5_IO2   TSC_IOSCR_G5_IO2_Msk
 
#define TSC_IOSCR_G5_IO3_Pos   (18U)
 
#define TSC_IOSCR_G5_IO3_Msk   (0x1UL << TSC_IOSCR_G5_IO3_Pos)
 
#define TSC_IOSCR_G5_IO3   TSC_IOSCR_G5_IO3_Msk
 
#define TSC_IOSCR_G5_IO4_Pos   (19U)
 
#define TSC_IOSCR_G5_IO4_Msk   (0x1UL << TSC_IOSCR_G5_IO4_Pos)
 
#define TSC_IOSCR_G5_IO4   TSC_IOSCR_G5_IO4_Msk
 
#define TSC_IOSCR_G6_IO1_Pos   (20U)
 
#define TSC_IOSCR_G6_IO1_Msk   (0x1UL << TSC_IOSCR_G6_IO1_Pos)
 
#define TSC_IOSCR_G6_IO1   TSC_IOSCR_G6_IO1_Msk
 
#define TSC_IOSCR_G6_IO2_Pos   (21U)
 
#define TSC_IOSCR_G6_IO2_Msk   (0x1UL << TSC_IOSCR_G6_IO2_Pos)
 
#define TSC_IOSCR_G6_IO2   TSC_IOSCR_G6_IO2_Msk
 
#define TSC_IOSCR_G6_IO3_Pos   (22U)
 
#define TSC_IOSCR_G6_IO3_Msk   (0x1UL << TSC_IOSCR_G6_IO3_Pos)
 
#define TSC_IOSCR_G6_IO3   TSC_IOSCR_G6_IO3_Msk
 
#define TSC_IOSCR_G6_IO4_Pos   (23U)
 
#define TSC_IOSCR_G6_IO4_Msk   (0x1UL << TSC_IOSCR_G6_IO4_Pos)
 
#define TSC_IOSCR_G6_IO4   TSC_IOSCR_G6_IO4_Msk
 
#define TSC_IOSCR_G7_IO1_Pos   (24U)
 
#define TSC_IOSCR_G7_IO1_Msk   (0x1UL << TSC_IOSCR_G7_IO1_Pos)
 
#define TSC_IOSCR_G7_IO1   TSC_IOSCR_G7_IO1_Msk
 
#define TSC_IOSCR_G7_IO2_Pos   (25U)
 
#define TSC_IOSCR_G7_IO2_Msk   (0x1UL << TSC_IOSCR_G7_IO2_Pos)
 
#define TSC_IOSCR_G7_IO2   TSC_IOSCR_G7_IO2_Msk
 
#define TSC_IOSCR_G7_IO3_Pos   (26U)
 
#define TSC_IOSCR_G7_IO3_Msk   (0x1UL << TSC_IOSCR_G7_IO3_Pos)
 
#define TSC_IOSCR_G7_IO3   TSC_IOSCR_G7_IO3_Msk
 
#define TSC_IOSCR_G7_IO4_Pos   (27U)
 
#define TSC_IOSCR_G7_IO4_Msk   (0x1UL << TSC_IOSCR_G7_IO4_Pos)
 
#define TSC_IOSCR_G7_IO4   TSC_IOSCR_G7_IO4_Msk
 
#define TSC_IOSCR_G8_IO1_Pos   (28U)
 
#define TSC_IOSCR_G8_IO1_Msk   (0x1UL << TSC_IOSCR_G8_IO1_Pos)
 
#define TSC_IOSCR_G8_IO1   TSC_IOSCR_G8_IO1_Msk
 
#define TSC_IOSCR_G8_IO2_Pos   (29U)
 
#define TSC_IOSCR_G8_IO2_Msk   (0x1UL << TSC_IOSCR_G8_IO2_Pos)
 
#define TSC_IOSCR_G8_IO2   TSC_IOSCR_G8_IO2_Msk
 
#define TSC_IOSCR_G8_IO3_Pos   (30U)
 
#define TSC_IOSCR_G8_IO3_Msk   (0x1UL << TSC_IOSCR_G8_IO3_Pos)
 
#define TSC_IOSCR_G8_IO3   TSC_IOSCR_G8_IO3_Msk
 
#define TSC_IOSCR_G8_IO4_Pos   (31U)
 
#define TSC_IOSCR_G8_IO4_Msk   (0x1UL << TSC_IOSCR_G8_IO4_Pos)
 
#define TSC_IOSCR_G8_IO4   TSC_IOSCR_G8_IO4_Msk
 
#define TSC_IOCCR_G1_IO1_Pos   (0U)
 
#define TSC_IOCCR_G1_IO1_Msk   (0x1UL << TSC_IOCCR_G1_IO1_Pos)
 
#define TSC_IOCCR_G1_IO1   TSC_IOCCR_G1_IO1_Msk
 
#define TSC_IOCCR_G1_IO2_Pos   (1U)
 
#define TSC_IOCCR_G1_IO2_Msk   (0x1UL << TSC_IOCCR_G1_IO2_Pos)
 
#define TSC_IOCCR_G1_IO2   TSC_IOCCR_G1_IO2_Msk
 
#define TSC_IOCCR_G1_IO3_Pos   (2U)
 
#define TSC_IOCCR_G1_IO3_Msk   (0x1UL << TSC_IOCCR_G1_IO3_Pos)
 
#define TSC_IOCCR_G1_IO3   TSC_IOCCR_G1_IO3_Msk
 
#define TSC_IOCCR_G1_IO4_Pos   (3U)
 
#define TSC_IOCCR_G1_IO4_Msk   (0x1UL << TSC_IOCCR_G1_IO4_Pos)
 
#define TSC_IOCCR_G1_IO4   TSC_IOCCR_G1_IO4_Msk
 
#define TSC_IOCCR_G2_IO1_Pos   (4U)
 
#define TSC_IOCCR_G2_IO1_Msk   (0x1UL << TSC_IOCCR_G2_IO1_Pos)
 
#define TSC_IOCCR_G2_IO1   TSC_IOCCR_G2_IO1_Msk
 
#define TSC_IOCCR_G2_IO2_Pos   (5U)
 
#define TSC_IOCCR_G2_IO2_Msk   (0x1UL << TSC_IOCCR_G2_IO2_Pos)
 
#define TSC_IOCCR_G2_IO2   TSC_IOCCR_G2_IO2_Msk
 
#define TSC_IOCCR_G2_IO3_Pos   (6U)
 
#define TSC_IOCCR_G2_IO3_Msk   (0x1UL << TSC_IOCCR_G2_IO3_Pos)
 
#define TSC_IOCCR_G2_IO3   TSC_IOCCR_G2_IO3_Msk
 
#define TSC_IOCCR_G2_IO4_Pos   (7U)
 
#define TSC_IOCCR_G2_IO4_Msk   (0x1UL << TSC_IOCCR_G2_IO4_Pos)
 
#define TSC_IOCCR_G2_IO4   TSC_IOCCR_G2_IO4_Msk
 
#define TSC_IOCCR_G3_IO1_Pos   (8U)
 
#define TSC_IOCCR_G3_IO1_Msk   (0x1UL << TSC_IOCCR_G3_IO1_Pos)
 
#define TSC_IOCCR_G3_IO1   TSC_IOCCR_G3_IO1_Msk
 
#define TSC_IOCCR_G3_IO2_Pos   (9U)
 
#define TSC_IOCCR_G3_IO2_Msk   (0x1UL << TSC_IOCCR_G3_IO2_Pos)
 
#define TSC_IOCCR_G3_IO2   TSC_IOCCR_G3_IO2_Msk
 
#define TSC_IOCCR_G3_IO3_Pos   (10U)
 
#define TSC_IOCCR_G3_IO3_Msk   (0x1UL << TSC_IOCCR_G3_IO3_Pos)
 
#define TSC_IOCCR_G3_IO3   TSC_IOCCR_G3_IO3_Msk
 
#define TSC_IOCCR_G3_IO4_Pos   (11U)
 
#define TSC_IOCCR_G3_IO4_Msk   (0x1UL << TSC_IOCCR_G3_IO4_Pos)
 
#define TSC_IOCCR_G3_IO4   TSC_IOCCR_G3_IO4_Msk
 
#define TSC_IOCCR_G4_IO1_Pos   (12U)
 
#define TSC_IOCCR_G4_IO1_Msk   (0x1UL << TSC_IOCCR_G4_IO1_Pos)
 
#define TSC_IOCCR_G4_IO1   TSC_IOCCR_G4_IO1_Msk
 
#define TSC_IOCCR_G4_IO2_Pos   (13U)
 
#define TSC_IOCCR_G4_IO2_Msk   (0x1UL << TSC_IOCCR_G4_IO2_Pos)
 
#define TSC_IOCCR_G4_IO2   TSC_IOCCR_G4_IO2_Msk
 
#define TSC_IOCCR_G4_IO3_Pos   (14U)
 
#define TSC_IOCCR_G4_IO3_Msk   (0x1UL << TSC_IOCCR_G4_IO3_Pos)
 
#define TSC_IOCCR_G4_IO3   TSC_IOCCR_G4_IO3_Msk
 
#define TSC_IOCCR_G4_IO4_Pos   (15U)
 
#define TSC_IOCCR_G4_IO4_Msk   (0x1UL << TSC_IOCCR_G4_IO4_Pos)
 
#define TSC_IOCCR_G4_IO4   TSC_IOCCR_G4_IO4_Msk
 
#define TSC_IOCCR_G5_IO1_Pos   (16U)
 
#define TSC_IOCCR_G5_IO1_Msk   (0x1UL << TSC_IOCCR_G5_IO1_Pos)
 
#define TSC_IOCCR_G5_IO1   TSC_IOCCR_G5_IO1_Msk
 
#define TSC_IOCCR_G5_IO2_Pos   (17U)
 
#define TSC_IOCCR_G5_IO2_Msk   (0x1UL << TSC_IOCCR_G5_IO2_Pos)
 
#define TSC_IOCCR_G5_IO2   TSC_IOCCR_G5_IO2_Msk
 
#define TSC_IOCCR_G5_IO3_Pos   (18U)
 
#define TSC_IOCCR_G5_IO3_Msk   (0x1UL << TSC_IOCCR_G5_IO3_Pos)
 
#define TSC_IOCCR_G5_IO3   TSC_IOCCR_G5_IO3_Msk
 
#define TSC_IOCCR_G5_IO4_Pos   (19U)
 
#define TSC_IOCCR_G5_IO4_Msk   (0x1UL << TSC_IOCCR_G5_IO4_Pos)
 
#define TSC_IOCCR_G5_IO4   TSC_IOCCR_G5_IO4_Msk
 
#define TSC_IOCCR_G6_IO1_Pos   (20U)
 
#define TSC_IOCCR_G6_IO1_Msk   (0x1UL << TSC_IOCCR_G6_IO1_Pos)
 
#define TSC_IOCCR_G6_IO1   TSC_IOCCR_G6_IO1_Msk
 
#define TSC_IOCCR_G6_IO2_Pos   (21U)
 
#define TSC_IOCCR_G6_IO2_Msk   (0x1UL << TSC_IOCCR_G6_IO2_Pos)
 
#define TSC_IOCCR_G6_IO2   TSC_IOCCR_G6_IO2_Msk
 
#define TSC_IOCCR_G6_IO3_Pos   (22U)
 
#define TSC_IOCCR_G6_IO3_Msk   (0x1UL << TSC_IOCCR_G6_IO3_Pos)
 
#define TSC_IOCCR_G6_IO3   TSC_IOCCR_G6_IO3_Msk
 
#define TSC_IOCCR_G6_IO4_Pos   (23U)
 
#define TSC_IOCCR_G6_IO4_Msk   (0x1UL << TSC_IOCCR_G6_IO4_Pos)
 
#define TSC_IOCCR_G6_IO4   TSC_IOCCR_G6_IO4_Msk
 
#define TSC_IOCCR_G7_IO1_Pos   (24U)
 
#define TSC_IOCCR_G7_IO1_Msk   (0x1UL << TSC_IOCCR_G7_IO1_Pos)
 
#define TSC_IOCCR_G7_IO1   TSC_IOCCR_G7_IO1_Msk
 
#define TSC_IOCCR_G7_IO2_Pos   (25U)
 
#define TSC_IOCCR_G7_IO2_Msk   (0x1UL << TSC_IOCCR_G7_IO2_Pos)
 
#define TSC_IOCCR_G7_IO2   TSC_IOCCR_G7_IO2_Msk
 
#define TSC_IOCCR_G7_IO3_Pos   (26U)
 
#define TSC_IOCCR_G7_IO3_Msk   (0x1UL << TSC_IOCCR_G7_IO3_Pos)
 
#define TSC_IOCCR_G7_IO3   TSC_IOCCR_G7_IO3_Msk
 
#define TSC_IOCCR_G7_IO4_Pos   (27U)
 
#define TSC_IOCCR_G7_IO4_Msk   (0x1UL << TSC_IOCCR_G7_IO4_Pos)
 
#define TSC_IOCCR_G7_IO4   TSC_IOCCR_G7_IO4_Msk
 
#define TSC_IOCCR_G8_IO1_Pos   (28U)
 
#define TSC_IOCCR_G8_IO1_Msk   (0x1UL << TSC_IOCCR_G8_IO1_Pos)
 
#define TSC_IOCCR_G8_IO1   TSC_IOCCR_G8_IO1_Msk
 
#define TSC_IOCCR_G8_IO2_Pos   (29U)
 
#define TSC_IOCCR_G8_IO2_Msk   (0x1UL << TSC_IOCCR_G8_IO2_Pos)
 
#define TSC_IOCCR_G8_IO2   TSC_IOCCR_G8_IO2_Msk
 
#define TSC_IOCCR_G8_IO3_Pos   (30U)
 
#define TSC_IOCCR_G8_IO3_Msk   (0x1UL << TSC_IOCCR_G8_IO3_Pos)
 
#define TSC_IOCCR_G8_IO3   TSC_IOCCR_G8_IO3_Msk
 
#define TSC_IOCCR_G8_IO4_Pos   (31U)
 
#define TSC_IOCCR_G8_IO4_Msk   (0x1UL << TSC_IOCCR_G8_IO4_Pos)
 
#define TSC_IOCCR_G8_IO4   TSC_IOCCR_G8_IO4_Msk
 
#define TSC_IOGCSR_G1E_Pos   (0U)
 
#define TSC_IOGCSR_G1E_Msk   (0x1UL << TSC_IOGCSR_G1E_Pos)
 
#define TSC_IOGCSR_G1E   TSC_IOGCSR_G1E_Msk
 
#define TSC_IOGCSR_G2E_Pos   (1U)
 
#define TSC_IOGCSR_G2E_Msk   (0x1UL << TSC_IOGCSR_G2E_Pos)
 
#define TSC_IOGCSR_G2E   TSC_IOGCSR_G2E_Msk
 
#define TSC_IOGCSR_G3E_Pos   (2U)
 
#define TSC_IOGCSR_G3E_Msk   (0x1UL << TSC_IOGCSR_G3E_Pos)
 
#define TSC_IOGCSR_G3E   TSC_IOGCSR_G3E_Msk
 
#define TSC_IOGCSR_G4E_Pos   (3U)
 
#define TSC_IOGCSR_G4E_Msk   (0x1UL << TSC_IOGCSR_G4E_Pos)
 
#define TSC_IOGCSR_G4E   TSC_IOGCSR_G4E_Msk
 
#define TSC_IOGCSR_G5E_Pos   (4U)
 
#define TSC_IOGCSR_G5E_Msk   (0x1UL << TSC_IOGCSR_G5E_Pos)
 
#define TSC_IOGCSR_G5E   TSC_IOGCSR_G5E_Msk
 
#define TSC_IOGCSR_G6E_Pos   (5U)
 
#define TSC_IOGCSR_G6E_Msk   (0x1UL << TSC_IOGCSR_G6E_Pos)
 
#define TSC_IOGCSR_G6E   TSC_IOGCSR_G6E_Msk
 
#define TSC_IOGCSR_G7E_Pos   (6U)
 
#define TSC_IOGCSR_G7E_Msk   (0x1UL << TSC_IOGCSR_G7E_Pos)
 
#define TSC_IOGCSR_G7E   TSC_IOGCSR_G7E_Msk
 
#define TSC_IOGCSR_G8E_Pos   (7U)
 
#define TSC_IOGCSR_G8E_Msk   (0x1UL << TSC_IOGCSR_G8E_Pos)
 
#define TSC_IOGCSR_G8E   TSC_IOGCSR_G8E_Msk
 
#define TSC_IOGCSR_G1S_Pos   (16U)
 
#define TSC_IOGCSR_G1S_Msk   (0x1UL << TSC_IOGCSR_G1S_Pos)
 
#define TSC_IOGCSR_G1S   TSC_IOGCSR_G1S_Msk
 
#define TSC_IOGCSR_G2S_Pos   (17U)
 
#define TSC_IOGCSR_G2S_Msk   (0x1UL << TSC_IOGCSR_G2S_Pos)
 
#define TSC_IOGCSR_G2S   TSC_IOGCSR_G2S_Msk
 
#define TSC_IOGCSR_G3S_Pos   (18U)
 
#define TSC_IOGCSR_G3S_Msk   (0x1UL << TSC_IOGCSR_G3S_Pos)
 
#define TSC_IOGCSR_G3S   TSC_IOGCSR_G3S_Msk
 
#define TSC_IOGCSR_G4S_Pos   (19U)
 
#define TSC_IOGCSR_G4S_Msk   (0x1UL << TSC_IOGCSR_G4S_Pos)
 
#define TSC_IOGCSR_G4S   TSC_IOGCSR_G4S_Msk
 
#define TSC_IOGCSR_G5S_Pos   (20U)
 
#define TSC_IOGCSR_G5S_Msk   (0x1UL << TSC_IOGCSR_G5S_Pos)
 
#define TSC_IOGCSR_G5S   TSC_IOGCSR_G5S_Msk
 
#define TSC_IOGCSR_G6S_Pos   (21U)
 
#define TSC_IOGCSR_G6S_Msk   (0x1UL << TSC_IOGCSR_G6S_Pos)
 
#define TSC_IOGCSR_G6S   TSC_IOGCSR_G6S_Msk
 
#define TSC_IOGCSR_G7S_Pos   (22U)
 
#define TSC_IOGCSR_G7S_Msk   (0x1UL << TSC_IOGCSR_G7S_Pos)
 
#define TSC_IOGCSR_G7S   TSC_IOGCSR_G7S_Msk
 
#define TSC_IOGCSR_G8S_Pos   (23U)
 
#define TSC_IOGCSR_G8S_Msk   (0x1UL << TSC_IOGCSR_G8S_Pos)
 
#define TSC_IOGCSR_G8S   TSC_IOGCSR_G8S_Msk
 
#define TSC_IOGXCR_CNT_Pos   (0U)
 
#define TSC_IOGXCR_CNT_Msk   (0x3FFFUL << TSC_IOGXCR_CNT_Pos)
 
#define TSC_IOGXCR_CNT   TSC_IOGXCR_CNT_Msk
 
#define USART_CR1_UE_Pos   (0U)
 
#define USART_CR1_UE_Msk   (0x1UL << USART_CR1_UE_Pos)
 
#define USART_CR1_UE   USART_CR1_UE_Msk
 
#define USART_CR1_UESM_Pos   (1U)
 
#define USART_CR1_UESM_Msk   (0x1UL << USART_CR1_UESM_Pos)
 
#define USART_CR1_UESM   USART_CR1_UESM_Msk
 
#define USART_CR1_RE_Pos   (2U)
 
#define USART_CR1_RE_Msk   (0x1UL << USART_CR1_RE_Pos)
 
#define USART_CR1_RE   USART_CR1_RE_Msk
 
#define USART_CR1_TE_Pos   (3U)
 
#define USART_CR1_TE_Msk   (0x1UL << USART_CR1_TE_Pos)
 
#define USART_CR1_TE   USART_CR1_TE_Msk
 
#define USART_CR1_IDLEIE_Pos   (4U)
 
#define USART_CR1_IDLEIE_Msk   (0x1UL << USART_CR1_IDLEIE_Pos)
 
#define USART_CR1_IDLEIE   USART_CR1_IDLEIE_Msk
 
#define USART_CR1_RXNEIE_Pos   (5U)
 
#define USART_CR1_RXNEIE_Msk   (0x1UL << USART_CR1_RXNEIE_Pos)
 
#define USART_CR1_RXNEIE   USART_CR1_RXNEIE_Msk
 
#define USART_CR1_TCIE_Pos   (6U)
 
#define USART_CR1_TCIE_Msk   (0x1UL << USART_CR1_TCIE_Pos)
 
#define USART_CR1_TCIE   USART_CR1_TCIE_Msk
 
#define USART_CR1_TXEIE_Pos   (7U)
 
#define USART_CR1_TXEIE_Msk   (0x1UL << USART_CR1_TXEIE_Pos)
 
#define USART_CR1_TXEIE   USART_CR1_TXEIE_Msk
 
#define USART_CR1_PEIE_Pos   (8U)
 
#define USART_CR1_PEIE_Msk   (0x1UL << USART_CR1_PEIE_Pos)
 
#define USART_CR1_PEIE   USART_CR1_PEIE_Msk
 
#define USART_CR1_PS_Pos   (9U)
 
#define USART_CR1_PS_Msk   (0x1UL << USART_CR1_PS_Pos)
 
#define USART_CR1_PS   USART_CR1_PS_Msk
 
#define USART_CR1_PCE_Pos   (10U)
 
#define USART_CR1_PCE_Msk   (0x1UL << USART_CR1_PCE_Pos)
 
#define USART_CR1_PCE   USART_CR1_PCE_Msk
 
#define USART_CR1_WAKE_Pos   (11U)
 
#define USART_CR1_WAKE_Msk   (0x1UL << USART_CR1_WAKE_Pos)
 
#define USART_CR1_WAKE   USART_CR1_WAKE_Msk
 
#define USART_CR1_M_Pos   (12U)
 
#define USART_CR1_M_Msk   (0x10001UL << USART_CR1_M_Pos)
 
#define USART_CR1_M   USART_CR1_M_Msk
 
#define USART_CR1_M0_Pos   (12U)
 
#define USART_CR1_M0_Msk   (0x1UL << USART_CR1_M0_Pos)
 
#define USART_CR1_M0   USART_CR1_M0_Msk
 
#define USART_CR1_MME_Pos   (13U)
 
#define USART_CR1_MME_Msk   (0x1UL << USART_CR1_MME_Pos)
 
#define USART_CR1_MME   USART_CR1_MME_Msk
 
#define USART_CR1_CMIE_Pos   (14U)
 
#define USART_CR1_CMIE_Msk   (0x1UL << USART_CR1_CMIE_Pos)
 
#define USART_CR1_CMIE   USART_CR1_CMIE_Msk
 
#define USART_CR1_OVER8_Pos   (15U)
 
#define USART_CR1_OVER8_Msk   (0x1UL << USART_CR1_OVER8_Pos)
 
#define USART_CR1_OVER8   USART_CR1_OVER8_Msk
 
#define USART_CR1_DEDT_Pos   (16U)
 
#define USART_CR1_DEDT_Msk   (0x1FUL << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT   USART_CR1_DEDT_Msk
 
#define USART_CR1_DEDT_0   (0x01UL << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_1   (0x02UL << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_2   (0x04UL << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_3   (0x08UL << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEDT_4   (0x10UL << USART_CR1_DEDT_Pos)
 
#define USART_CR1_DEAT_Pos   (21U)
 
#define USART_CR1_DEAT_Msk   (0x1FUL << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT   USART_CR1_DEAT_Msk
 
#define USART_CR1_DEAT_0   (0x01UL << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_1   (0x02UL << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_2   (0x04UL << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_3   (0x08UL << USART_CR1_DEAT_Pos)
 
#define USART_CR1_DEAT_4   (0x10UL << USART_CR1_DEAT_Pos)
 
#define USART_CR1_RTOIE_Pos   (26U)
 
#define USART_CR1_RTOIE_Msk   (0x1UL << USART_CR1_RTOIE_Pos)
 
#define USART_CR1_RTOIE   USART_CR1_RTOIE_Msk
 
#define USART_CR1_EOBIE_Pos   (27U)
 
#define USART_CR1_EOBIE_Msk   (0x1UL << USART_CR1_EOBIE_Pos)
 
#define USART_CR1_EOBIE   USART_CR1_EOBIE_Msk
 
#define USART_CR1_M1_Pos   (28U)
 
#define USART_CR1_M1_Msk   (0x1UL << USART_CR1_M1_Pos)
 
#define USART_CR1_M1   USART_CR1_M1_Msk
 
#define USART_CR2_ADDM7_Pos   (4U)
 
#define USART_CR2_ADDM7_Msk   (0x1UL << USART_CR2_ADDM7_Pos)
 
#define USART_CR2_ADDM7   USART_CR2_ADDM7_Msk
 
#define USART_CR2_LBDL_Pos   (5U)
 
#define USART_CR2_LBDL_Msk   (0x1UL << USART_CR2_LBDL_Pos)
 
#define USART_CR2_LBDL   USART_CR2_LBDL_Msk
 
#define USART_CR2_LBDIE_Pos   (6U)
 
#define USART_CR2_LBDIE_Msk   (0x1UL << USART_CR2_LBDIE_Pos)
 
#define USART_CR2_LBDIE   USART_CR2_LBDIE_Msk
 
#define USART_CR2_LBCL_Pos   (8U)
 
#define USART_CR2_LBCL_Msk   (0x1UL << USART_CR2_LBCL_Pos)
 
#define USART_CR2_LBCL   USART_CR2_LBCL_Msk
 
#define USART_CR2_CPHA_Pos   (9U)
 
#define USART_CR2_CPHA_Msk   (0x1UL << USART_CR2_CPHA_Pos)
 
#define USART_CR2_CPHA   USART_CR2_CPHA_Msk
 
#define USART_CR2_CPOL_Pos   (10U)
 
#define USART_CR2_CPOL_Msk   (0x1UL << USART_CR2_CPOL_Pos)
 
#define USART_CR2_CPOL   USART_CR2_CPOL_Msk
 
#define USART_CR2_CLKEN_Pos   (11U)
 
#define USART_CR2_CLKEN_Msk   (0x1UL << USART_CR2_CLKEN_Pos)
 
#define USART_CR2_CLKEN   USART_CR2_CLKEN_Msk
 
#define USART_CR2_STOP_Pos   (12U)
 
#define USART_CR2_STOP_Msk   (0x3UL << USART_CR2_STOP_Pos)
 
#define USART_CR2_STOP   USART_CR2_STOP_Msk
 
#define USART_CR2_STOP_0   (0x1UL << USART_CR2_STOP_Pos)
 
#define USART_CR2_STOP_1   (0x2UL << USART_CR2_STOP_Pos)
 
#define USART_CR2_LINEN_Pos   (14U)
 
#define USART_CR2_LINEN_Msk   (0x1UL << USART_CR2_LINEN_Pos)
 
#define USART_CR2_LINEN   USART_CR2_LINEN_Msk
 
#define USART_CR2_SWAP_Pos   (15U)
 
#define USART_CR2_SWAP_Msk   (0x1UL << USART_CR2_SWAP_Pos)
 
#define USART_CR2_SWAP   USART_CR2_SWAP_Msk
 
#define USART_CR2_RXINV_Pos   (16U)
 
#define USART_CR2_RXINV_Msk   (0x1UL << USART_CR2_RXINV_Pos)
 
#define USART_CR2_RXINV   USART_CR2_RXINV_Msk
 
#define USART_CR2_TXINV_Pos   (17U)
 
#define USART_CR2_TXINV_Msk   (0x1UL << USART_CR2_TXINV_Pos)
 
#define USART_CR2_TXINV   USART_CR2_TXINV_Msk
 
#define USART_CR2_DATAINV_Pos   (18U)
 
#define USART_CR2_DATAINV_Msk   (0x1UL << USART_CR2_DATAINV_Pos)
 
#define USART_CR2_DATAINV   USART_CR2_DATAINV_Msk
 
#define USART_CR2_MSBFIRST_Pos   (19U)
 
#define USART_CR2_MSBFIRST_Msk   (0x1UL << USART_CR2_MSBFIRST_Pos)
 
#define USART_CR2_MSBFIRST   USART_CR2_MSBFIRST_Msk
 
#define USART_CR2_ABREN_Pos   (20U)
 
#define USART_CR2_ABREN_Msk   (0x1UL << USART_CR2_ABREN_Pos)
 
#define USART_CR2_ABREN   USART_CR2_ABREN_Msk
 
#define USART_CR2_ABRMODE_Pos   (21U)
 
#define USART_CR2_ABRMODE_Msk   (0x3UL << USART_CR2_ABRMODE_Pos)
 
#define USART_CR2_ABRMODE   USART_CR2_ABRMODE_Msk
 
#define USART_CR2_ABRMODE_0   (0x1UL << USART_CR2_ABRMODE_Pos)
 
#define USART_CR2_ABRMODE_1   (0x2UL << USART_CR2_ABRMODE_Pos)
 
#define USART_CR2_RTOEN_Pos   (23U)
 
#define USART_CR2_RTOEN_Msk   (0x1UL << USART_CR2_RTOEN_Pos)
 
#define USART_CR2_RTOEN   USART_CR2_RTOEN_Msk
 
#define USART_CR2_ADD_Pos   (24U)
 
#define USART_CR2_ADD_Msk   (0xFFUL << USART_CR2_ADD_Pos)
 
#define USART_CR2_ADD   USART_CR2_ADD_Msk
 
#define USART_CR3_EIE_Pos   (0U)
 
#define USART_CR3_EIE_Msk   (0x1UL << USART_CR3_EIE_Pos)
 
#define USART_CR3_EIE   USART_CR3_EIE_Msk
 
#define USART_CR3_IREN_Pos   (1U)
 
#define USART_CR3_IREN_Msk   (0x1UL << USART_CR3_IREN_Pos)
 
#define USART_CR3_IREN   USART_CR3_IREN_Msk
 
#define USART_CR3_IRLP_Pos   (2U)
 
#define USART_CR3_IRLP_Msk   (0x1UL << USART_CR3_IRLP_Pos)
 
#define USART_CR3_IRLP   USART_CR3_IRLP_Msk
 
#define USART_CR3_HDSEL_Pos   (3U)
 
#define USART_CR3_HDSEL_Msk   (0x1UL << USART_CR3_HDSEL_Pos)
 
#define USART_CR3_HDSEL   USART_CR3_HDSEL_Msk
 
#define USART_CR3_NACK_Pos   (4U)
 
#define USART_CR3_NACK_Msk   (0x1UL << USART_CR3_NACK_Pos)
 
#define USART_CR3_NACK   USART_CR3_NACK_Msk
 
#define USART_CR3_SCEN_Pos   (5U)
 
#define USART_CR3_SCEN_Msk   (0x1UL << USART_CR3_SCEN_Pos)
 
#define USART_CR3_SCEN   USART_CR3_SCEN_Msk
 
#define USART_CR3_DMAR_Pos   (6U)
 
#define USART_CR3_DMAR_Msk   (0x1UL << USART_CR3_DMAR_Pos)
 
#define USART_CR3_DMAR   USART_CR3_DMAR_Msk
 
#define USART_CR3_DMAT_Pos   (7U)
 
#define USART_CR3_DMAT_Msk   (0x1UL << USART_CR3_DMAT_Pos)
 
#define USART_CR3_DMAT   USART_CR3_DMAT_Msk
 
#define USART_CR3_RTSE_Pos   (8U)
 
#define USART_CR3_RTSE_Msk   (0x1UL << USART_CR3_RTSE_Pos)
 
#define USART_CR3_RTSE   USART_CR3_RTSE_Msk
 
#define USART_CR3_CTSE_Pos   (9U)
 
#define USART_CR3_CTSE_Msk   (0x1UL << USART_CR3_CTSE_Pos)
 
#define USART_CR3_CTSE   USART_CR3_CTSE_Msk
 
#define USART_CR3_CTSIE_Pos   (10U)
 
#define USART_CR3_CTSIE_Msk   (0x1UL << USART_CR3_CTSIE_Pos)
 
#define USART_CR3_CTSIE   USART_CR3_CTSIE_Msk
 
#define USART_CR3_ONEBIT_Pos   (11U)
 
#define USART_CR3_ONEBIT_Msk   (0x1UL << USART_CR3_ONEBIT_Pos)
 
#define USART_CR3_ONEBIT   USART_CR3_ONEBIT_Msk
 
#define USART_CR3_OVRDIS_Pos   (12U)
 
#define USART_CR3_OVRDIS_Msk   (0x1UL << USART_CR3_OVRDIS_Pos)
 
#define USART_CR3_OVRDIS   USART_CR3_OVRDIS_Msk
 
#define USART_CR3_DDRE_Pos   (13U)
 
#define USART_CR3_DDRE_Msk   (0x1UL << USART_CR3_DDRE_Pos)
 
#define USART_CR3_DDRE   USART_CR3_DDRE_Msk
 
#define USART_CR3_DEM_Pos   (14U)
 
#define USART_CR3_DEM_Msk   (0x1UL << USART_CR3_DEM_Pos)
 
#define USART_CR3_DEM   USART_CR3_DEM_Msk
 
#define USART_CR3_DEP_Pos   (15U)
 
#define USART_CR3_DEP_Msk   (0x1UL << USART_CR3_DEP_Pos)
 
#define USART_CR3_DEP   USART_CR3_DEP_Msk
 
#define USART_CR3_SCARCNT_Pos   (17U)
 
#define USART_CR3_SCARCNT_Msk   (0x7UL << USART_CR3_SCARCNT_Pos)
 
#define USART_CR3_SCARCNT   USART_CR3_SCARCNT_Msk
 
#define USART_CR3_SCARCNT_0   (0x1UL << USART_CR3_SCARCNT_Pos)
 
#define USART_CR3_SCARCNT_1   (0x2UL << USART_CR3_SCARCNT_Pos)
 
#define USART_CR3_SCARCNT_2   (0x4UL << USART_CR3_SCARCNT_Pos)
 
#define USART_CR3_WUS_Pos   (20U)
 
#define USART_CR3_WUS_Msk   (0x3UL << USART_CR3_WUS_Pos)
 
#define USART_CR3_WUS   USART_CR3_WUS_Msk
 
#define USART_CR3_WUS_0   (0x1UL << USART_CR3_WUS_Pos)
 
#define USART_CR3_WUS_1   (0x2UL << USART_CR3_WUS_Pos)
 
#define USART_CR3_WUFIE_Pos   (22U)
 
#define USART_CR3_WUFIE_Msk   (0x1UL << USART_CR3_WUFIE_Pos)
 
#define USART_CR3_WUFIE   USART_CR3_WUFIE_Msk
 
#define USART_CR3_UCESM_Pos   (23U)
 
#define USART_CR3_UCESM_Msk   (0x1UL << USART_CR3_UCESM_Pos)
 
#define USART_CR3_UCESM   USART_CR3_UCESM_Msk
 
#define USART_BRR_DIV_FRACTION_Pos   (0U)
 
#define USART_BRR_DIV_FRACTION_Msk   (0xFUL << USART_BRR_DIV_FRACTION_Pos)
 
#define USART_BRR_DIV_FRACTION   USART_BRR_DIV_FRACTION_Msk
 
#define USART_BRR_DIV_MANTISSA_Pos   (4U)
 
#define USART_BRR_DIV_MANTISSA_Msk   (0xFFFUL << USART_BRR_DIV_MANTISSA_Pos)
 
#define USART_BRR_DIV_MANTISSA   USART_BRR_DIV_MANTISSA_Msk
 
#define USART_GTPR_PSC_Pos   (0U)
 
#define USART_GTPR_PSC_Msk   (0xFFUL << USART_GTPR_PSC_Pos)
 
#define USART_GTPR_PSC   USART_GTPR_PSC_Msk
 
#define USART_GTPR_GT_Pos   (8U)
 
#define USART_GTPR_GT_Msk   (0xFFUL << USART_GTPR_GT_Pos)
 
#define USART_GTPR_GT   USART_GTPR_GT_Msk
 
#define USART_RTOR_RTO_Pos   (0U)
 
#define USART_RTOR_RTO_Msk   (0xFFFFFFUL << USART_RTOR_RTO_Pos)
 
#define USART_RTOR_RTO   USART_RTOR_RTO_Msk
 
#define USART_RTOR_BLEN_Pos   (24U)
 
#define USART_RTOR_BLEN_Msk   (0xFFUL << USART_RTOR_BLEN_Pos)
 
#define USART_RTOR_BLEN   USART_RTOR_BLEN_Msk
 
#define USART_RQR_ABRRQ_Pos   (0U)
 
#define USART_RQR_ABRRQ_Msk   (0x1UL << USART_RQR_ABRRQ_Pos)
 
#define USART_RQR_ABRRQ   USART_RQR_ABRRQ_Msk
 
#define USART_RQR_SBKRQ_Pos   (1U)
 
#define USART_RQR_SBKRQ_Msk   (0x1UL << USART_RQR_SBKRQ_Pos)
 
#define USART_RQR_SBKRQ   USART_RQR_SBKRQ_Msk
 
#define USART_RQR_MMRQ_Pos   (2U)
 
#define USART_RQR_MMRQ_Msk   (0x1UL << USART_RQR_MMRQ_Pos)
 
#define USART_RQR_MMRQ   USART_RQR_MMRQ_Msk
 
#define USART_RQR_RXFRQ_Pos   (3U)
 
#define USART_RQR_RXFRQ_Msk   (0x1UL << USART_RQR_RXFRQ_Pos)
 
#define USART_RQR_RXFRQ   USART_RQR_RXFRQ_Msk
 
#define USART_RQR_TXFRQ_Pos   (4U)
 
#define USART_RQR_TXFRQ_Msk   (0x1UL << USART_RQR_TXFRQ_Pos)
 
#define USART_RQR_TXFRQ   USART_RQR_TXFRQ_Msk
 
#define USART_ISR_PE_Pos   (0U)
 
#define USART_ISR_PE_Msk   (0x1UL << USART_ISR_PE_Pos)
 
#define USART_ISR_PE   USART_ISR_PE_Msk
 
#define USART_ISR_FE_Pos   (1U)
 
#define USART_ISR_FE_Msk   (0x1UL << USART_ISR_FE_Pos)
 
#define USART_ISR_FE   USART_ISR_FE_Msk
 
#define USART_ISR_NE_Pos   (2U)
 
#define USART_ISR_NE_Msk   (0x1UL << USART_ISR_NE_Pos)
 
#define USART_ISR_NE   USART_ISR_NE_Msk
 
#define USART_ISR_ORE_Pos   (3U)
 
#define USART_ISR_ORE_Msk   (0x1UL << USART_ISR_ORE_Pos)
 
#define USART_ISR_ORE   USART_ISR_ORE_Msk
 
#define USART_ISR_IDLE_Pos   (4U)
 
#define USART_ISR_IDLE_Msk   (0x1UL << USART_ISR_IDLE_Pos)
 
#define USART_ISR_IDLE   USART_ISR_IDLE_Msk
 
#define USART_ISR_RXNE_Pos   (5U)
 
#define USART_ISR_RXNE_Msk   (0x1UL << USART_ISR_RXNE_Pos)
 
#define USART_ISR_RXNE   USART_ISR_RXNE_Msk
 
#define USART_ISR_TC_Pos   (6U)
 
#define USART_ISR_TC_Msk   (0x1UL << USART_ISR_TC_Pos)
 
#define USART_ISR_TC   USART_ISR_TC_Msk
 
#define USART_ISR_TXE_Pos   (7U)
 
#define USART_ISR_TXE_Msk   (0x1UL << USART_ISR_TXE_Pos)
 
#define USART_ISR_TXE   USART_ISR_TXE_Msk
 
#define USART_ISR_LBDF_Pos   (8U)
 
#define USART_ISR_LBDF_Msk   (0x1UL << USART_ISR_LBDF_Pos)
 
#define USART_ISR_LBDF   USART_ISR_LBDF_Msk
 
#define USART_ISR_CTSIF_Pos   (9U)
 
#define USART_ISR_CTSIF_Msk   (0x1UL << USART_ISR_CTSIF_Pos)
 
#define USART_ISR_CTSIF   USART_ISR_CTSIF_Msk
 
#define USART_ISR_CTS_Pos   (10U)
 
#define USART_ISR_CTS_Msk   (0x1UL << USART_ISR_CTS_Pos)
 
#define USART_ISR_CTS   USART_ISR_CTS_Msk
 
#define USART_ISR_RTOF_Pos   (11U)
 
#define USART_ISR_RTOF_Msk   (0x1UL << USART_ISR_RTOF_Pos)
 
#define USART_ISR_RTOF   USART_ISR_RTOF_Msk
 
#define USART_ISR_EOBF_Pos   (12U)
 
#define USART_ISR_EOBF_Msk   (0x1UL << USART_ISR_EOBF_Pos)
 
#define USART_ISR_EOBF   USART_ISR_EOBF_Msk
 
#define USART_ISR_ABRE_Pos   (14U)
 
#define USART_ISR_ABRE_Msk   (0x1UL << USART_ISR_ABRE_Pos)
 
#define USART_ISR_ABRE   USART_ISR_ABRE_Msk
 
#define USART_ISR_ABRF_Pos   (15U)
 
#define USART_ISR_ABRF_Msk   (0x1UL << USART_ISR_ABRF_Pos)
 
#define USART_ISR_ABRF   USART_ISR_ABRF_Msk
 
#define USART_ISR_BUSY_Pos   (16U)
 
#define USART_ISR_BUSY_Msk   (0x1UL << USART_ISR_BUSY_Pos)
 
#define USART_ISR_BUSY   USART_ISR_BUSY_Msk
 
#define USART_ISR_CMF_Pos   (17U)
 
#define USART_ISR_CMF_Msk   (0x1UL << USART_ISR_CMF_Pos)
 
#define USART_ISR_CMF   USART_ISR_CMF_Msk
 
#define USART_ISR_SBKF_Pos   (18U)
 
#define USART_ISR_SBKF_Msk   (0x1UL << USART_ISR_SBKF_Pos)
 
#define USART_ISR_SBKF   USART_ISR_SBKF_Msk
 
#define USART_ISR_RWU_Pos   (19U)
 
#define USART_ISR_RWU_Msk   (0x1UL << USART_ISR_RWU_Pos)
 
#define USART_ISR_RWU   USART_ISR_RWU_Msk
 
#define USART_ISR_WUF_Pos   (20U)
 
#define USART_ISR_WUF_Msk   (0x1UL << USART_ISR_WUF_Pos)
 
#define USART_ISR_WUF   USART_ISR_WUF_Msk
 
#define USART_ISR_TEACK_Pos   (21U)
 
#define USART_ISR_TEACK_Msk   (0x1UL << USART_ISR_TEACK_Pos)
 
#define USART_ISR_TEACK   USART_ISR_TEACK_Msk
 
#define USART_ISR_REACK_Pos   (22U)
 
#define USART_ISR_REACK_Msk   (0x1UL << USART_ISR_REACK_Pos)
 
#define USART_ISR_REACK   USART_ISR_REACK_Msk
 
#define USART_ICR_PECF_Pos   (0U)
 
#define USART_ICR_PECF_Msk   (0x1UL << USART_ICR_PECF_Pos)
 
#define USART_ICR_PECF   USART_ICR_PECF_Msk
 
#define USART_ICR_FECF_Pos   (1U)
 
#define USART_ICR_FECF_Msk   (0x1UL << USART_ICR_FECF_Pos)
 
#define USART_ICR_FECF   USART_ICR_FECF_Msk
 
#define USART_ICR_NECF_Pos   (2U)
 
#define USART_ICR_NECF_Msk   (0x1UL << USART_ICR_NECF_Pos)
 
#define USART_ICR_NECF   USART_ICR_NECF_Msk
 
#define USART_ICR_ORECF_Pos   (3U)
 
#define USART_ICR_ORECF_Msk   (0x1UL << USART_ICR_ORECF_Pos)
 
#define USART_ICR_ORECF   USART_ICR_ORECF_Msk
 
#define USART_ICR_IDLECF_Pos   (4U)
 
#define USART_ICR_IDLECF_Msk   (0x1UL << USART_ICR_IDLECF_Pos)
 
#define USART_ICR_IDLECF   USART_ICR_IDLECF_Msk
 
#define USART_ICR_TCCF_Pos   (6U)
 
#define USART_ICR_TCCF_Msk   (0x1UL << USART_ICR_TCCF_Pos)
 
#define USART_ICR_TCCF   USART_ICR_TCCF_Msk
 
#define USART_ICR_LBDCF_Pos   (8U)
 
#define USART_ICR_LBDCF_Msk   (0x1UL << USART_ICR_LBDCF_Pos)
 
#define USART_ICR_LBDCF   USART_ICR_LBDCF_Msk
 
#define USART_ICR_CTSCF_Pos   (9U)
 
#define USART_ICR_CTSCF_Msk   (0x1UL << USART_ICR_CTSCF_Pos)
 
#define USART_ICR_CTSCF   USART_ICR_CTSCF_Msk
 
#define USART_ICR_RTOCF_Pos   (11U)
 
#define USART_ICR_RTOCF_Msk   (0x1UL << USART_ICR_RTOCF_Pos)
 
#define USART_ICR_RTOCF   USART_ICR_RTOCF_Msk
 
#define USART_ICR_EOBCF_Pos   (12U)
 
#define USART_ICR_EOBCF_Msk   (0x1UL << USART_ICR_EOBCF_Pos)
 
#define USART_ICR_EOBCF   USART_ICR_EOBCF_Msk
 
#define USART_ICR_CMCF_Pos   (17U)
 
#define USART_ICR_CMCF_Msk   (0x1UL << USART_ICR_CMCF_Pos)
 
#define USART_ICR_CMCF   USART_ICR_CMCF_Msk
 
#define USART_ICR_WUCF_Pos   (20U)
 
#define USART_ICR_WUCF_Msk   (0x1UL << USART_ICR_WUCF_Pos)
 
#define USART_ICR_WUCF   USART_ICR_WUCF_Msk
 
#define USART_ICR_NCF_Pos   USART_ICR_NECF_Pos
 
#define USART_ICR_NCF_Msk   USART_ICR_NECF_Msk
 
#define USART_ICR_NCF   USART_ICR_NECF
 
#define USART_RDR_RDR_Pos   (0U)
 
#define USART_RDR_RDR_Msk   (0x1FFUL << USART_RDR_RDR_Pos)
 
#define USART_RDR_RDR   USART_RDR_RDR_Msk
 
#define USART_TDR_TDR_Pos   (0U)
 
#define USART_TDR_TDR_Msk   (0x1FFUL << USART_TDR_TDR_Pos)
 
#define USART_TDR_TDR   USART_TDR_TDR_Msk
 
#define SWPMI_CR_RXDMA_Pos   (0U)
 
#define SWPMI_CR_RXDMA_Msk   (0x1UL << SWPMI_CR_RXDMA_Pos)
 
#define SWPMI_CR_RXDMA   SWPMI_CR_RXDMA_Msk
 
#define SWPMI_CR_TXDMA_Pos   (1U)
 
#define SWPMI_CR_TXDMA_Msk   (0x1UL << SWPMI_CR_TXDMA_Pos)
 
#define SWPMI_CR_TXDMA   SWPMI_CR_TXDMA_Msk
 
#define SWPMI_CR_RXMODE_Pos   (2U)
 
#define SWPMI_CR_RXMODE_Msk   (0x1UL << SWPMI_CR_RXMODE_Pos)
 
#define SWPMI_CR_RXMODE   SWPMI_CR_RXMODE_Msk
 
#define SWPMI_CR_TXMODE_Pos   (3U)
 
#define SWPMI_CR_TXMODE_Msk   (0x1UL << SWPMI_CR_TXMODE_Pos)
 
#define SWPMI_CR_TXMODE   SWPMI_CR_TXMODE_Msk
 
#define SWPMI_CR_LPBK_Pos   (4U)
 
#define SWPMI_CR_LPBK_Msk   (0x1UL << SWPMI_CR_LPBK_Pos)
 
#define SWPMI_CR_LPBK   SWPMI_CR_LPBK_Msk
 
#define SWPMI_CR_SWPACT_Pos   (5U)
 
#define SWPMI_CR_SWPACT_Msk   (0x1UL << SWPMI_CR_SWPACT_Pos)
 
#define SWPMI_CR_SWPACT   SWPMI_CR_SWPACT_Msk
 
#define SWPMI_CR_DEACT_Pos   (10U)
 
#define SWPMI_CR_DEACT_Msk   (0x1UL << SWPMI_CR_DEACT_Pos)
 
#define SWPMI_CR_DEACT   SWPMI_CR_DEACT_Msk
 
#define SWPMI_BRR_BR_Pos   (0U)
 
#define SWPMI_BRR_BR_Msk   (0x3FUL << SWPMI_BRR_BR_Pos)
 
#define SWPMI_BRR_BR   SWPMI_BRR_BR_Msk
 
#define SWPMI_ISR_RXBFF_Pos   (0U)
 
#define SWPMI_ISR_RXBFF_Msk   (0x1UL << SWPMI_ISR_RXBFF_Pos)
 
#define SWPMI_ISR_RXBFF   SWPMI_ISR_RXBFF_Msk
 
#define SWPMI_ISR_TXBEF_Pos   (1U)
 
#define SWPMI_ISR_TXBEF_Msk   (0x1UL << SWPMI_ISR_TXBEF_Pos)
 
#define SWPMI_ISR_TXBEF   SWPMI_ISR_TXBEF_Msk
 
#define SWPMI_ISR_RXBERF_Pos   (2U)
 
#define SWPMI_ISR_RXBERF_Msk   (0x1UL << SWPMI_ISR_RXBERF_Pos)
 
#define SWPMI_ISR_RXBERF   SWPMI_ISR_RXBERF_Msk
 
#define SWPMI_ISR_RXOVRF_Pos   (3U)
 
#define SWPMI_ISR_RXOVRF_Msk   (0x1UL << SWPMI_ISR_RXOVRF_Pos)
 
#define SWPMI_ISR_RXOVRF   SWPMI_ISR_RXOVRF_Msk
 
#define SWPMI_ISR_TXUNRF_Pos   (4U)
 
#define SWPMI_ISR_TXUNRF_Msk   (0x1UL << SWPMI_ISR_TXUNRF_Pos)
 
#define SWPMI_ISR_TXUNRF   SWPMI_ISR_TXUNRF_Msk
 
#define SWPMI_ISR_RXNE_Pos   (5U)
 
#define SWPMI_ISR_RXNE_Msk   (0x1UL << SWPMI_ISR_RXNE_Pos)
 
#define SWPMI_ISR_RXNE   SWPMI_ISR_RXNE_Msk
 
#define SWPMI_ISR_TXE_Pos   (6U)
 
#define SWPMI_ISR_TXE_Msk   (0x1UL << SWPMI_ISR_TXE_Pos)
 
#define SWPMI_ISR_TXE   SWPMI_ISR_TXE_Msk
 
#define SWPMI_ISR_TCF_Pos   (7U)
 
#define SWPMI_ISR_TCF_Msk   (0x1UL << SWPMI_ISR_TCF_Pos)
 
#define SWPMI_ISR_TCF   SWPMI_ISR_TCF_Msk
 
#define SWPMI_ISR_SRF_Pos   (8U)
 
#define SWPMI_ISR_SRF_Msk   (0x1UL << SWPMI_ISR_SRF_Pos)
 
#define SWPMI_ISR_SRF   SWPMI_ISR_SRF_Msk
 
#define SWPMI_ISR_SUSP_Pos   (9U)
 
#define SWPMI_ISR_SUSP_Msk   (0x1UL << SWPMI_ISR_SUSP_Pos)
 
#define SWPMI_ISR_SUSP   SWPMI_ISR_SUSP_Msk
 
#define SWPMI_ISR_DEACTF_Pos   (10U)
 
#define SWPMI_ISR_DEACTF_Msk   (0x1UL << SWPMI_ISR_DEACTF_Pos)
 
#define SWPMI_ISR_DEACTF   SWPMI_ISR_DEACTF_Msk
 
#define SWPMI_ICR_CRXBFF_Pos   (0U)
 
#define SWPMI_ICR_CRXBFF_Msk   (0x1UL << SWPMI_ICR_CRXBFF_Pos)
 
#define SWPMI_ICR_CRXBFF   SWPMI_ICR_CRXBFF_Msk
 
#define SWPMI_ICR_CTXBEF_Pos   (1U)
 
#define SWPMI_ICR_CTXBEF_Msk   (0x1UL << SWPMI_ICR_CTXBEF_Pos)
 
#define SWPMI_ICR_CTXBEF   SWPMI_ICR_CTXBEF_Msk
 
#define SWPMI_ICR_CRXBERF_Pos   (2U)
 
#define SWPMI_ICR_CRXBERF_Msk   (0x1UL << SWPMI_ICR_CRXBERF_Pos)
 
#define SWPMI_ICR_CRXBERF   SWPMI_ICR_CRXBERF_Msk
 
#define SWPMI_ICR_CRXOVRF_Pos   (3U)
 
#define SWPMI_ICR_CRXOVRF_Msk   (0x1UL << SWPMI_ICR_CRXOVRF_Pos)
 
#define SWPMI_ICR_CRXOVRF   SWPMI_ICR_CRXOVRF_Msk
 
#define SWPMI_ICR_CTXUNRF_Pos   (4U)
 
#define SWPMI_ICR_CTXUNRF_Msk   (0x1UL << SWPMI_ICR_CTXUNRF_Pos)
 
#define SWPMI_ICR_CTXUNRF   SWPMI_ICR_CTXUNRF_Msk
 
#define SWPMI_ICR_CTCF_Pos   (7U)
 
#define SWPMI_ICR_CTCF_Msk   (0x1UL << SWPMI_ICR_CTCF_Pos)
 
#define SWPMI_ICR_CTCF   SWPMI_ICR_CTCF_Msk
 
#define SWPMI_ICR_CSRF_Pos   (8U)
 
#define SWPMI_ICR_CSRF_Msk   (0x1UL << SWPMI_ICR_CSRF_Pos)
 
#define SWPMI_ICR_CSRF   SWPMI_ICR_CSRF_Msk
 
#define SWPMI_IER_SRIE_Pos   (8U)
 
#define SWPMI_IER_SRIE_Msk   (0x1UL << SWPMI_IER_SRIE_Pos)
 
#define SWPMI_IER_SRIE   SWPMI_IER_SRIE_Msk
 
#define SWPMI_IER_TCIE_Pos   (7U)
 
#define SWPMI_IER_TCIE_Msk   (0x1UL << SWPMI_IER_TCIE_Pos)
 
#define SWPMI_IER_TCIE   SWPMI_IER_TCIE_Msk
 
#define SWPMI_IER_TIE_Pos   (6U)
 
#define SWPMI_IER_TIE_Msk   (0x1UL << SWPMI_IER_TIE_Pos)
 
#define SWPMI_IER_TIE   SWPMI_IER_TIE_Msk
 
#define SWPMI_IER_RIE_Pos   (5U)
 
#define SWPMI_IER_RIE_Msk   (0x1UL << SWPMI_IER_RIE_Pos)
 
#define SWPMI_IER_RIE   SWPMI_IER_RIE_Msk
 
#define SWPMI_IER_TXUNRIE_Pos   (4U)
 
#define SWPMI_IER_TXUNRIE_Msk   (0x1UL << SWPMI_IER_TXUNRIE_Pos)
 
#define SWPMI_IER_TXUNRIE   SWPMI_IER_TXUNRIE_Msk
 
#define SWPMI_IER_RXOVRIE_Pos   (3U)
 
#define SWPMI_IER_RXOVRIE_Msk   (0x1UL << SWPMI_IER_RXOVRIE_Pos)
 
#define SWPMI_IER_RXOVRIE   SWPMI_IER_RXOVRIE_Msk
 
#define SWPMI_IER_RXBERIE_Pos   (2U)
 
#define SWPMI_IER_RXBERIE_Msk   (0x1UL << SWPMI_IER_RXBERIE_Pos)
 
#define SWPMI_IER_RXBERIE   SWPMI_IER_RXBERIE_Msk
 
#define SWPMI_IER_TXBEIE_Pos   (1U)
 
#define SWPMI_IER_TXBEIE_Msk   (0x1UL << SWPMI_IER_TXBEIE_Pos)
 
#define SWPMI_IER_TXBEIE   SWPMI_IER_TXBEIE_Msk
 
#define SWPMI_IER_RXBFIE_Pos   (0U)
 
#define SWPMI_IER_RXBFIE_Msk   (0x1UL << SWPMI_IER_RXBFIE_Pos)
 
#define SWPMI_IER_RXBFIE   SWPMI_IER_RXBFIE_Msk
 
#define SWPMI_RFL_RFL_Pos   (0U)
 
#define SWPMI_RFL_RFL_Msk   (0x1FUL << SWPMI_RFL_RFL_Pos)
 
#define SWPMI_RFL_RFL   SWPMI_RFL_RFL_Msk
 
#define SWPMI_RFL_RFL_0_1_Pos   (0U)
 
#define SWPMI_RFL_RFL_0_1_Msk   (0x3UL << SWPMI_RFL_RFL_0_1_Pos)
 
#define SWPMI_RFL_RFL_0_1   SWPMI_RFL_RFL_0_1_Msk
 
#define SWPMI_TDR_TD_Pos   (0U)
 
#define SWPMI_TDR_TD_Msk   (0xFFFFFFFFUL << SWPMI_TDR_TD_Pos)
 
#define SWPMI_TDR_TD   SWPMI_TDR_TD_Msk
 
#define SWPMI_RDR_RD_Pos   (0U)
 
#define SWPMI_RDR_RD_Msk   (0xFFFFFFFFUL << SWPMI_RDR_RD_Pos)
 
#define SWPMI_RDR_RD   SWPMI_RDR_RD_Msk
 
#define SWPMI_OR_TBYP_Pos   (0U)
 
#define SWPMI_OR_TBYP_Msk   (0x1UL << SWPMI_OR_TBYP_Pos)
 
#define SWPMI_OR_TBYP   SWPMI_OR_TBYP_Msk
 
#define SWPMI_OR_CLASS_Pos   (1U)
 
#define SWPMI_OR_CLASS_Msk   (0x1UL << SWPMI_OR_CLASS_Pos)
 
#define SWPMI_OR_CLASS   SWPMI_OR_CLASS_Msk
 
#define VREFBUF_CSR_ENVR_Pos   (0U)
 
#define VREFBUF_CSR_ENVR_Msk   (0x1UL << VREFBUF_CSR_ENVR_Pos)
 
#define VREFBUF_CSR_ENVR   VREFBUF_CSR_ENVR_Msk
 
#define VREFBUF_CSR_HIZ_Pos   (1U)
 
#define VREFBUF_CSR_HIZ_Msk   (0x1UL << VREFBUF_CSR_HIZ_Pos)
 
#define VREFBUF_CSR_HIZ   VREFBUF_CSR_HIZ_Msk
 
#define VREFBUF_CSR_VRS_Pos   (2U)
 
#define VREFBUF_CSR_VRS_Msk   (0x1UL << VREFBUF_CSR_VRS_Pos)
 
#define VREFBUF_CSR_VRS   VREFBUF_CSR_VRS_Msk
 
#define VREFBUF_CSR_VRR_Pos   (3U)
 
#define VREFBUF_CSR_VRR_Msk   (0x1UL << VREFBUF_CSR_VRR_Pos)
 
#define VREFBUF_CSR_VRR   VREFBUF_CSR_VRR_Msk
 
#define VREFBUF_CCR_TRIM_Pos   (0U)
 
#define VREFBUF_CCR_TRIM_Msk   (0x3FUL << VREFBUF_CCR_TRIM_Pos)
 
#define VREFBUF_CCR_TRIM   VREFBUF_CCR_TRIM_Msk
 
#define WWDG_CR_T_Pos   (0U)
 
#define WWDG_CR_T_Msk   (0x7FUL << WWDG_CR_T_Pos)
 
#define WWDG_CR_T   WWDG_CR_T_Msk
 
#define WWDG_CR_T_0   (0x01UL << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_1   (0x02UL << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_2   (0x04UL << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_3   (0x08UL << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_4   (0x10UL << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_5   (0x20UL << WWDG_CR_T_Pos)
 
#define WWDG_CR_T_6   (0x40UL << WWDG_CR_T_Pos)
 
#define WWDG_CR_WDGA_Pos   (7U)
 
#define WWDG_CR_WDGA_Msk   (0x1UL << WWDG_CR_WDGA_Pos)
 
#define WWDG_CR_WDGA   WWDG_CR_WDGA_Msk
 
#define WWDG_CFR_W_Pos   (0U)
 
#define WWDG_CFR_W_Msk   (0x7FUL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W   WWDG_CFR_W_Msk
 
#define WWDG_CFR_W_0   (0x01UL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_1   (0x02UL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_2   (0x04UL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_3   (0x08UL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_4   (0x10UL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_5   (0x20UL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_W_6   (0x40UL << WWDG_CFR_W_Pos)
 
#define WWDG_CFR_WDGTB_Pos   (7U)
 
#define WWDG_CFR_WDGTB_Msk   (0x3UL << WWDG_CFR_WDGTB_Pos)
 
#define WWDG_CFR_WDGTB   WWDG_CFR_WDGTB_Msk
 
#define WWDG_CFR_WDGTB_0   (0x1UL << WWDG_CFR_WDGTB_Pos)
 
#define WWDG_CFR_WDGTB_1   (0x2UL << WWDG_CFR_WDGTB_Pos)
 
#define WWDG_CFR_EWI_Pos   (9U)
 
#define WWDG_CFR_EWI_Msk   (0x1UL << WWDG_CFR_EWI_Pos)
 
#define WWDG_CFR_EWI   WWDG_CFR_EWI_Msk
 
#define WWDG_SR_EWIF_Pos   (0U)
 
#define WWDG_SR_EWIF_Msk   (0x1UL << WWDG_SR_EWIF_Pos)
 
#define WWDG_SR_EWIF   WWDG_SR_EWIF_Msk
 
#define DBGMCU_IDCODE_DEV_ID_Pos   (0U)
 
#define DBGMCU_IDCODE_DEV_ID_Msk   (0xFFFUL << DBGMCU_IDCODE_DEV_ID_Pos)
 
#define DBGMCU_IDCODE_DEV_ID   DBGMCU_IDCODE_DEV_ID_Msk
 
#define DBGMCU_IDCODE_REV_ID_Pos   (16U)
 
#define DBGMCU_IDCODE_REV_ID_Msk   (0xFFFFUL << DBGMCU_IDCODE_REV_ID_Pos)
 
#define DBGMCU_IDCODE_REV_ID   DBGMCU_IDCODE_REV_ID_Msk
 
#define DBGMCU_CR_DBG_SLEEP_Pos   (0U)
 
#define DBGMCU_CR_DBG_SLEEP_Msk   (0x1UL << DBGMCU_CR_DBG_SLEEP_Pos)
 
#define DBGMCU_CR_DBG_SLEEP   DBGMCU_CR_DBG_SLEEP_Msk
 
#define DBGMCU_CR_DBG_STOP_Pos   (1U)
 
#define DBGMCU_CR_DBG_STOP_Msk   (0x1UL << DBGMCU_CR_DBG_STOP_Pos)
 
#define DBGMCU_CR_DBG_STOP   DBGMCU_CR_DBG_STOP_Msk
 
#define DBGMCU_CR_DBG_STANDBY_Pos   (2U)
 
#define DBGMCU_CR_DBG_STANDBY_Msk   (0x1UL << DBGMCU_CR_DBG_STANDBY_Pos)
 
#define DBGMCU_CR_DBG_STANDBY   DBGMCU_CR_DBG_STANDBY_Msk
 
#define DBGMCU_CR_TRACE_IOEN_Pos   (5U)
 
#define DBGMCU_CR_TRACE_IOEN_Msk   (0x1UL << DBGMCU_CR_TRACE_IOEN_Pos)
 
#define DBGMCU_CR_TRACE_IOEN   DBGMCU_CR_TRACE_IOEN_Msk
 
#define DBGMCU_CR_TRACE_MODE_Pos   (6U)
 
#define DBGMCU_CR_TRACE_MODE_Msk   (0x3UL << DBGMCU_CR_TRACE_MODE_Pos)
 
#define DBGMCU_CR_TRACE_MODE   DBGMCU_CR_TRACE_MODE_Msk
 
#define DBGMCU_CR_TRACE_MODE_0   (0x1UL << DBGMCU_CR_TRACE_MODE_Pos)
 
#define DBGMCU_CR_TRACE_MODE_1   (0x2UL << DBGMCU_CR_TRACE_MODE_Pos)
 
#define DBGMCU_APB1FZR1_DBG_TIM2_STOP_Pos   (0U)
 
#define DBGMCU_APB1FZR1_DBG_TIM2_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_TIM2_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_TIM2_STOP   DBGMCU_APB1FZR1_DBG_TIM2_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_TIM3_STOP_Pos   (1U)
 
#define DBGMCU_APB1FZR1_DBG_TIM3_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_TIM3_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_TIM3_STOP   DBGMCU_APB1FZR1_DBG_TIM3_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_TIM4_STOP_Pos   (2U)
 
#define DBGMCU_APB1FZR1_DBG_TIM4_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_TIM4_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_TIM4_STOP   DBGMCU_APB1FZR1_DBG_TIM4_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_TIM5_STOP_Pos   (3U)
 
#define DBGMCU_APB1FZR1_DBG_TIM5_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_TIM5_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_TIM5_STOP   DBGMCU_APB1FZR1_DBG_TIM5_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_TIM6_STOP_Pos   (4U)
 
#define DBGMCU_APB1FZR1_DBG_TIM6_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_TIM6_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_TIM6_STOP   DBGMCU_APB1FZR1_DBG_TIM6_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_TIM7_STOP_Pos   (5U)
 
#define DBGMCU_APB1FZR1_DBG_TIM7_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_TIM7_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_TIM7_STOP   DBGMCU_APB1FZR1_DBG_TIM7_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_RTC_STOP_Pos   (10U)
 
#define DBGMCU_APB1FZR1_DBG_RTC_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_RTC_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_RTC_STOP   DBGMCU_APB1FZR1_DBG_RTC_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_WWDG_STOP_Pos   (11U)
 
#define DBGMCU_APB1FZR1_DBG_WWDG_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_WWDG_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_WWDG_STOP   DBGMCU_APB1FZR1_DBG_WWDG_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_IWDG_STOP_Pos   (12U)
 
#define DBGMCU_APB1FZR1_DBG_IWDG_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_IWDG_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_IWDG_STOP   DBGMCU_APB1FZR1_DBG_IWDG_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_I2C1_STOP_Pos   (21U)
 
#define DBGMCU_APB1FZR1_DBG_I2C1_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_I2C1_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_I2C1_STOP   DBGMCU_APB1FZR1_DBG_I2C1_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_I2C2_STOP_Pos   (22U)
 
#define DBGMCU_APB1FZR1_DBG_I2C2_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_I2C2_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_I2C2_STOP   DBGMCU_APB1FZR1_DBG_I2C2_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_I2C3_STOP_Pos   (23U)
 
#define DBGMCU_APB1FZR1_DBG_I2C3_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_I2C3_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_I2C3_STOP   DBGMCU_APB1FZR1_DBG_I2C3_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_CAN_STOP_Pos   (25U)
 
#define DBGMCU_APB1FZR1_DBG_CAN_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_CAN_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_CAN_STOP   DBGMCU_APB1FZR1_DBG_CAN_STOP_Msk
 
#define DBGMCU_APB1FZR1_DBG_LPTIM1_STOP_Pos   (31U)
 
#define DBGMCU_APB1FZR1_DBG_LPTIM1_STOP_Msk   (0x1UL << DBGMCU_APB1FZR1_DBG_LPTIM1_STOP_Pos)
 
#define DBGMCU_APB1FZR1_DBG_LPTIM1_STOP   DBGMCU_APB1FZR1_DBG_LPTIM1_STOP_Msk
 
#define DBGMCU_APB1FZR2_DBG_LPTIM2_STOP_Pos   (5U)
 
#define DBGMCU_APB1FZR2_DBG_LPTIM2_STOP_Msk   (0x1UL << DBGMCU_APB1FZR2_DBG_LPTIM2_STOP_Pos)
 
#define DBGMCU_APB1FZR2_DBG_LPTIM2_STOP   DBGMCU_APB1FZR2_DBG_LPTIM2_STOP_Msk
 
#define DBGMCU_APB2FZ_DBG_TIM1_STOP_Pos   (11U)
 
#define DBGMCU_APB2FZ_DBG_TIM1_STOP_Msk   (0x1UL << DBGMCU_APB2FZ_DBG_TIM1_STOP_Pos)
 
#define DBGMCU_APB2FZ_DBG_TIM1_STOP   DBGMCU_APB2FZ_DBG_TIM1_STOP_Msk
 
#define DBGMCU_APB2FZ_DBG_TIM8_STOP_Pos   (13U)
 
#define DBGMCU_APB2FZ_DBG_TIM8_STOP_Msk   (0x1UL << DBGMCU_APB2FZ_DBG_TIM8_STOP_Pos)
 
#define DBGMCU_APB2FZ_DBG_TIM8_STOP   DBGMCU_APB2FZ_DBG_TIM8_STOP_Msk
 
#define DBGMCU_APB2FZ_DBG_TIM15_STOP_Pos   (16U)
 
#define DBGMCU_APB2FZ_DBG_TIM15_STOP_Msk   (0x1UL << DBGMCU_APB2FZ_DBG_TIM15_STOP_Pos)
 
#define DBGMCU_APB2FZ_DBG_TIM15_STOP   DBGMCU_APB2FZ_DBG_TIM15_STOP_Msk
 
#define DBGMCU_APB2FZ_DBG_TIM16_STOP_Pos   (17U)
 
#define DBGMCU_APB2FZ_DBG_TIM16_STOP_Msk   (0x1UL << DBGMCU_APB2FZ_DBG_TIM16_STOP_Pos)
 
#define DBGMCU_APB2FZ_DBG_TIM16_STOP   DBGMCU_APB2FZ_DBG_TIM16_STOP_Msk
 
#define DBGMCU_APB2FZ_DBG_TIM17_STOP_Pos   (18U)
 
#define DBGMCU_APB2FZ_DBG_TIM17_STOP_Msk   (0x1UL << DBGMCU_APB2FZ_DBG_TIM17_STOP_Pos)
 
#define DBGMCU_APB2FZ_DBG_TIM17_STOP   DBGMCU_APB2FZ_DBG_TIM17_STOP_Msk
 
#define USB_OTG_GOTGCTL_SRQSCS_Pos   (0U)
 
#define USB_OTG_GOTGCTL_SRQSCS_Msk   (0x1UL << USB_OTG_GOTGCTL_SRQSCS_Pos)
 
#define USB_OTG_GOTGCTL_SRQSCS   USB_OTG_GOTGCTL_SRQSCS_Msk
 
#define USB_OTG_GOTGCTL_SRQ_Pos   (1U)
 
#define USB_OTG_GOTGCTL_SRQ_Msk   (0x1UL << USB_OTG_GOTGCTL_SRQ_Pos)
 
#define USB_OTG_GOTGCTL_SRQ   USB_OTG_GOTGCTL_SRQ_Msk
 
#define USB_OTG_GOTGCTL_VBVALOEN_Pos   (2U)
 
#define USB_OTG_GOTGCTL_VBVALOEN_Msk   (0x1UL << USB_OTG_GOTGCTL_VBVALOEN_Pos)
 
#define USB_OTG_GOTGCTL_VBVALOEN   USB_OTG_GOTGCTL_VBVALOEN_Msk
 
#define USB_OTG_GOTGCTL_VBVALOVAL_Pos   (3U)
 
#define USB_OTG_GOTGCTL_VBVALOVAL_Msk   (0x1UL << USB_OTG_GOTGCTL_VBVALOVAL_Pos)
 
#define USB_OTG_GOTGCTL_VBVALOVAL   USB_OTG_GOTGCTL_VBVALOVAL_Msk
 
#define USB_OTG_GOTGCTL_AVALOEN_Pos   (4U)
 
#define USB_OTG_GOTGCTL_AVALOEN_Msk   (0x1UL << USB_OTG_GOTGCTL_AVALOEN_Pos)
 
#define USB_OTG_GOTGCTL_AVALOEN   USB_OTG_GOTGCTL_AVALOEN_Msk
 
#define USB_OTG_GOTGCTL_AVALOVAL_Pos   (5U)
 
#define USB_OTG_GOTGCTL_AVALOVAL_Msk   (0x1UL << USB_OTG_GOTGCTL_AVALOVAL_Pos)
 
#define USB_OTG_GOTGCTL_AVALOVAL   USB_OTG_GOTGCTL_AVALOVAL_Msk
 
#define USB_OTG_GOTGCTL_BVALOEN_Pos   (6U)
 
#define USB_OTG_GOTGCTL_BVALOEN_Msk   (0x1UL << USB_OTG_GOTGCTL_BVALOEN_Pos)
 
#define USB_OTG_GOTGCTL_BVALOEN   USB_OTG_GOTGCTL_BVALOEN_Msk
 
#define USB_OTG_GOTGCTL_BVALOVAL_Pos   (7U)
 
#define USB_OTG_GOTGCTL_BVALOVAL_Msk   (0x1UL << USB_OTG_GOTGCTL_BVALOVAL_Pos)
 
#define USB_OTG_GOTGCTL_BVALOVAL   USB_OTG_GOTGCTL_BVALOVAL_Msk
 
#define USB_OTG_GOTGCTL_BSESVLD_Pos   (19U)
 
#define USB_OTG_GOTGCTL_BSESVLD_Msk   (0x1UL << USB_OTG_GOTGCTL_BSESVLD_Pos)
 
#define USB_OTG_GOTGCTL_BSESVLD   USB_OTG_GOTGCTL_BSESVLD_Msk
 
#define USB_OTG_GOTGINT_SEDET_Pos   (2U)
 
#define USB_OTG_GOTGINT_SEDET_Msk   (0x1UL << USB_OTG_GOTGINT_SEDET_Pos)
 
#define USB_OTG_GOTGINT_SEDET   USB_OTG_GOTGINT_SEDET_Msk
 
#define USB_OTG_GOTGINT_SRSSCHG_Pos   (8U)
 
#define USB_OTG_GOTGINT_SRSSCHG_Msk   (0x1UL << USB_OTG_GOTGINT_SRSSCHG_Pos)
 
#define USB_OTG_GOTGINT_SRSSCHG   USB_OTG_GOTGINT_SRSSCHG_Msk
 
#define USB_OTG_GOTGINT_HNSSCHG_Pos   (9U)
 
#define USB_OTG_GOTGINT_HNSSCHG_Msk   (0x1UL << USB_OTG_GOTGINT_HNSSCHG_Pos)
 
#define USB_OTG_GOTGINT_HNSSCHG   USB_OTG_GOTGINT_HNSSCHG_Msk
 
#define USB_OTG_GOTGINT_HNGDET_Pos   (17U)
 
#define USB_OTG_GOTGINT_HNGDET_Msk   (0x1UL << USB_OTG_GOTGINT_HNGDET_Pos)
 
#define USB_OTG_GOTGINT_HNGDET   USB_OTG_GOTGINT_HNGDET_Msk
 
#define USB_OTG_GOTGINT_ADTOCHG_Pos   (18U)
 
#define USB_OTG_GOTGINT_ADTOCHG_Msk   (0x1UL << USB_OTG_GOTGINT_ADTOCHG_Pos)
 
#define USB_OTG_GOTGINT_ADTOCHG   USB_OTG_GOTGINT_ADTOCHG_Msk
 
#define USB_OTG_GOTGINT_DBCDNE_Pos   (19U)
 
#define USB_OTG_GOTGINT_DBCDNE_Msk   (0x1UL << USB_OTG_GOTGINT_DBCDNE_Pos)
 
#define USB_OTG_GOTGINT_DBCDNE   USB_OTG_GOTGINT_DBCDNE_Msk
 
#define USB_OTG_GAHBCFG_GINT_Pos   (0U)
 
#define USB_OTG_GAHBCFG_GINT_Msk   (0x1UL << USB_OTG_GAHBCFG_GINT_Pos)
 
#define USB_OTG_GAHBCFG_GINT   USB_OTG_GAHBCFG_GINT_Msk
 
#define USB_OTG_GAHBCFG_HBSTLEN_Pos   (1U)
 
#define USB_OTG_GAHBCFG_HBSTLEN_Msk   (0xFUL << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN   USB_OTG_GAHBCFG_HBSTLEN_Msk
 
#define USB_OTG_GAHBCFG_HBSTLEN_0   (0x1UL << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN_1   (0x2UL << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN_2   (0x4UL << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_HBSTLEN_3   (0x8UL << USB_OTG_GAHBCFG_HBSTLEN_Pos)
 
#define USB_OTG_GAHBCFG_DMAEN_Pos   (5U)
 
#define USB_OTG_GAHBCFG_DMAEN_Msk   (0x1UL << USB_OTG_GAHBCFG_DMAEN_Pos)
 
#define USB_OTG_GAHBCFG_DMAEN   USB_OTG_GAHBCFG_DMAEN_Msk
 
#define USB_OTG_GAHBCFG_TXFELVL_Pos   (7U)
 
#define USB_OTG_GAHBCFG_TXFELVL_Msk   (0x1UL << USB_OTG_GAHBCFG_TXFELVL_Pos)
 
#define USB_OTG_GAHBCFG_TXFELVL   USB_OTG_GAHBCFG_TXFELVL_Msk
 
#define USB_OTG_GAHBCFG_PTXFELVL_Pos   (8U)
 
#define USB_OTG_GAHBCFG_PTXFELVL_Msk   (0x1UL << USB_OTG_GAHBCFG_PTXFELVL_Pos)
 
#define USB_OTG_GAHBCFG_PTXFELVL   USB_OTG_GAHBCFG_PTXFELVL_Msk
 
#define USB_OTG_GUSBCFG_TOCAL_Pos   (0U)
 
#define USB_OTG_GUSBCFG_TOCAL_Msk   (0x7UL << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_TOCAL   USB_OTG_GUSBCFG_TOCAL_Msk
 
#define USB_OTG_GUSBCFG_TOCAL_0   (0x1UL << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_TOCAL_1   (0x2UL << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_TOCAL_2   (0x4UL << USB_OTG_GUSBCFG_TOCAL_Pos)
 
#define USB_OTG_GUSBCFG_PHYSEL_Pos   (6U)
 
#define USB_OTG_GUSBCFG_PHYSEL_Msk   (0x1UL << USB_OTG_GUSBCFG_PHYSEL_Pos)
 
#define USB_OTG_GUSBCFG_PHYSEL   USB_OTG_GUSBCFG_PHYSEL_Msk
 
#define USB_OTG_GUSBCFG_SRPCAP_Pos   (8U)
 
#define USB_OTG_GUSBCFG_SRPCAP_Msk   (0x1UL << USB_OTG_GUSBCFG_SRPCAP_Pos)
 
#define USB_OTG_GUSBCFG_SRPCAP   USB_OTG_GUSBCFG_SRPCAP_Msk
 
#define USB_OTG_GUSBCFG_HNPCAP_Pos   (9U)
 
#define USB_OTG_GUSBCFG_HNPCAP_Msk   (0x1UL << USB_OTG_GUSBCFG_HNPCAP_Pos)
 
#define USB_OTG_GUSBCFG_HNPCAP   USB_OTG_GUSBCFG_HNPCAP_Msk
 
#define USB_OTG_GUSBCFG_TRDT_Pos   (10U)
 
#define USB_OTG_GUSBCFG_TRDT_Msk   (0xFUL << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT   USB_OTG_GUSBCFG_TRDT_Msk
 
#define USB_OTG_GUSBCFG_TRDT_0   (0x1UL << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT_1   (0x2UL << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT_2   (0x4UL << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_TRDT_3   (0x8UL << USB_OTG_GUSBCFG_TRDT_Pos)
 
#define USB_OTG_GUSBCFG_PHYLPCS_Pos   (15U)
 
#define USB_OTG_GUSBCFG_PHYLPCS_Msk   (0x1UL << USB_OTG_GUSBCFG_PHYLPCS_Pos)
 
#define USB_OTG_GUSBCFG_PHYLPCS   USB_OTG_GUSBCFG_PHYLPCS_Msk
 
#define USB_OTG_GUSBCFG_ULPIFSLS_Pos   (17U)
 
#define USB_OTG_GUSBCFG_ULPIFSLS_Msk   (0x1UL << USB_OTG_GUSBCFG_ULPIFSLS_Pos)
 
#define USB_OTG_GUSBCFG_ULPIFSLS   USB_OTG_GUSBCFG_ULPIFSLS_Msk
 
#define USB_OTG_GUSBCFG_ULPIAR_Pos   (18U)
 
#define USB_OTG_GUSBCFG_ULPIAR_Msk   (0x1UL << USB_OTG_GUSBCFG_ULPIAR_Pos)
 
#define USB_OTG_GUSBCFG_ULPIAR   USB_OTG_GUSBCFG_ULPIAR_Msk
 
#define USB_OTG_GUSBCFG_ULPICSM_Pos   (19U)
 
#define USB_OTG_GUSBCFG_ULPICSM_Msk   (0x1UL << USB_OTG_GUSBCFG_ULPICSM_Pos)
 
#define USB_OTG_GUSBCFG_ULPICSM   USB_OTG_GUSBCFG_ULPICSM_Msk
 
#define USB_OTG_GUSBCFG_ULPIEVBUSD_Pos   (20U)
 
#define USB_OTG_GUSBCFG_ULPIEVBUSD_Msk   (0x1UL << USB_OTG_GUSBCFG_ULPIEVBUSD_Pos)
 
#define USB_OTG_GUSBCFG_ULPIEVBUSD   USB_OTG_GUSBCFG_ULPIEVBUSD_Msk
 
#define USB_OTG_GUSBCFG_ULPIEVBUSI_Pos   (21U)
 
#define USB_OTG_GUSBCFG_ULPIEVBUSI_Msk   (0x1UL << USB_OTG_GUSBCFG_ULPIEVBUSI_Pos)
 
#define USB_OTG_GUSBCFG_ULPIEVBUSI   USB_OTG_GUSBCFG_ULPIEVBUSI_Msk
 
#define USB_OTG_GUSBCFG_TSDPS_Pos   (22U)
 
#define USB_OTG_GUSBCFG_TSDPS_Msk   (0x1UL << USB_OTG_GUSBCFG_TSDPS_Pos)
 
#define USB_OTG_GUSBCFG_TSDPS   USB_OTG_GUSBCFG_TSDPS_Msk
 
#define USB_OTG_GUSBCFG_PCCI_Pos   (23U)
 
#define USB_OTG_GUSBCFG_PCCI_Msk   (0x1UL << USB_OTG_GUSBCFG_PCCI_Pos)
 
#define USB_OTG_GUSBCFG_PCCI   USB_OTG_GUSBCFG_PCCI_Msk
 
#define USB_OTG_GUSBCFG_PTCI_Pos   (24U)
 
#define USB_OTG_GUSBCFG_PTCI_Msk   (0x1UL << USB_OTG_GUSBCFG_PTCI_Pos)
 
#define USB_OTG_GUSBCFG_PTCI   USB_OTG_GUSBCFG_PTCI_Msk
 
#define USB_OTG_GUSBCFG_ULPIIPD_Pos   (25U)
 
#define USB_OTG_GUSBCFG_ULPIIPD_Msk   (0x1UL << USB_OTG_GUSBCFG_ULPIIPD_Pos)
 
#define USB_OTG_GUSBCFG_ULPIIPD   USB_OTG_GUSBCFG_ULPIIPD_Msk
 
#define USB_OTG_GUSBCFG_FHMOD_Pos   (29U)
 
#define USB_OTG_GUSBCFG_FHMOD_Msk   (0x1UL << USB_OTG_GUSBCFG_FHMOD_Pos)
 
#define USB_OTG_GUSBCFG_FHMOD   USB_OTG_GUSBCFG_FHMOD_Msk
 
#define USB_OTG_GUSBCFG_FDMOD_Pos   (30U)
 
#define USB_OTG_GUSBCFG_FDMOD_Msk   (0x1UL << USB_OTG_GUSBCFG_FDMOD_Pos)
 
#define USB_OTG_GUSBCFG_FDMOD   USB_OTG_GUSBCFG_FDMOD_Msk
 
#define USB_OTG_GUSBCFG_CTXPKT_Pos   (31U)
 
#define USB_OTG_GUSBCFG_CTXPKT_Msk   (0x1UL << USB_OTG_GUSBCFG_CTXPKT_Pos)
 
#define USB_OTG_GUSBCFG_CTXPKT   USB_OTG_GUSBCFG_CTXPKT_Msk
 
#define USB_OTG_GRSTCTL_CSRST_Pos   (0U)
 
#define USB_OTG_GRSTCTL_CSRST_Msk   (0x1UL << USB_OTG_GRSTCTL_CSRST_Pos)
 
#define USB_OTG_GRSTCTL_CSRST   USB_OTG_GRSTCTL_CSRST_Msk
 
#define USB_OTG_GRSTCTL_HSRST_Pos   (1U)
 
#define USB_OTG_GRSTCTL_HSRST_Msk   (0x1UL << USB_OTG_GRSTCTL_HSRST_Pos)
 
#define USB_OTG_GRSTCTL_HSRST   USB_OTG_GRSTCTL_HSRST_Msk
 
#define USB_OTG_GRSTCTL_FCRST_Pos   (2U)
 
#define USB_OTG_GRSTCTL_FCRST_Msk   (0x1UL << USB_OTG_GRSTCTL_FCRST_Pos)
 
#define USB_OTG_GRSTCTL_FCRST   USB_OTG_GRSTCTL_FCRST_Msk
 
#define USB_OTG_GRSTCTL_RXFFLSH_Pos   (4U)
 
#define USB_OTG_GRSTCTL_RXFFLSH_Msk   (0x1UL << USB_OTG_GRSTCTL_RXFFLSH_Pos)
 
#define USB_OTG_GRSTCTL_RXFFLSH   USB_OTG_GRSTCTL_RXFFLSH_Msk
 
#define USB_OTG_GRSTCTL_TXFFLSH_Pos   (5U)
 
#define USB_OTG_GRSTCTL_TXFFLSH_Msk   (0x1UL << USB_OTG_GRSTCTL_TXFFLSH_Pos)
 
#define USB_OTG_GRSTCTL_TXFFLSH   USB_OTG_GRSTCTL_TXFFLSH_Msk
 
#define USB_OTG_GRSTCTL_TXFNUM_Pos   (6U)
 
#define USB_OTG_GRSTCTL_TXFNUM_Msk   (0x1FUL << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM   USB_OTG_GRSTCTL_TXFNUM_Msk
 
#define USB_OTG_GRSTCTL_TXFNUM_0   (0x01UL << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_1   (0x02UL << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_2   (0x04UL << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_3   (0x08UL << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_TXFNUM_4   (0x10UL << USB_OTG_GRSTCTL_TXFNUM_Pos)
 
#define USB_OTG_GRSTCTL_DMAREQ_Pos   (30U)
 
#define USB_OTG_GRSTCTL_DMAREQ_Msk   (0x1UL << USB_OTG_GRSTCTL_DMAREQ_Pos)
 
#define USB_OTG_GRSTCTL_DMAREQ   USB_OTG_GRSTCTL_DMAREQ_Msk
 
#define USB_OTG_GRSTCTL_AHBIDL_Pos   (31U)
 
#define USB_OTG_GRSTCTL_AHBIDL_Msk   (0x1UL << USB_OTG_GRSTCTL_AHBIDL_Pos)
 
#define USB_OTG_GRSTCTL_AHBIDL   USB_OTG_GRSTCTL_AHBIDL_Msk
 
#define USB_OTG_GINTSTS_CMOD_Pos   (0U)
 
#define USB_OTG_GINTSTS_CMOD_Msk   (0x1UL << USB_OTG_GINTSTS_CMOD_Pos)
 
#define USB_OTG_GINTSTS_CMOD   USB_OTG_GINTSTS_CMOD_Msk
 
#define USB_OTG_GINTSTS_MMIS_Pos   (1U)
 
#define USB_OTG_GINTSTS_MMIS_Msk   (0x1UL << USB_OTG_GINTSTS_MMIS_Pos)
 
#define USB_OTG_GINTSTS_MMIS   USB_OTG_GINTSTS_MMIS_Msk
 
#define USB_OTG_GINTSTS_OTGINT_Pos   (2U)
 
#define USB_OTG_GINTSTS_OTGINT_Msk   (0x1UL << USB_OTG_GINTSTS_OTGINT_Pos)
 
#define USB_OTG_GINTSTS_OTGINT   USB_OTG_GINTSTS_OTGINT_Msk
 
#define USB_OTG_GINTSTS_SOF_Pos   (3U)
 
#define USB_OTG_GINTSTS_SOF_Msk   (0x1UL << USB_OTG_GINTSTS_SOF_Pos)
 
#define USB_OTG_GINTSTS_SOF   USB_OTG_GINTSTS_SOF_Msk
 
#define USB_OTG_GINTSTS_RXFLVL_Pos   (4U)
 
#define USB_OTG_GINTSTS_RXFLVL_Msk   (0x1UL << USB_OTG_GINTSTS_RXFLVL_Pos)
 
#define USB_OTG_GINTSTS_RXFLVL   USB_OTG_GINTSTS_RXFLVL_Msk
 
#define USB_OTG_GINTSTS_NPTXFE_Pos   (5U)
 
#define USB_OTG_GINTSTS_NPTXFE_Msk   (0x1UL << USB_OTG_GINTSTS_NPTXFE_Pos)
 
#define USB_OTG_GINTSTS_NPTXFE   USB_OTG_GINTSTS_NPTXFE_Msk
 
#define USB_OTG_GINTSTS_GINAKEFF_Pos   (6U)
 
#define USB_OTG_GINTSTS_GINAKEFF_Msk   (0x1UL << USB_OTG_GINTSTS_GINAKEFF_Pos)
 
#define USB_OTG_GINTSTS_GINAKEFF   USB_OTG_GINTSTS_GINAKEFF_Msk
 
#define USB_OTG_GINTSTS_BOUTNAKEFF_Pos   (7U)
 
#define USB_OTG_GINTSTS_BOUTNAKEFF_Msk   (0x1UL << USB_OTG_GINTSTS_BOUTNAKEFF_Pos)
 
#define USB_OTG_GINTSTS_BOUTNAKEFF   USB_OTG_GINTSTS_BOUTNAKEFF_Msk
 
#define USB_OTG_GINTSTS_ESUSP_Pos   (10U)
 
#define USB_OTG_GINTSTS_ESUSP_Msk   (0x1UL << USB_OTG_GINTSTS_ESUSP_Pos)
 
#define USB_OTG_GINTSTS_ESUSP   USB_OTG_GINTSTS_ESUSP_Msk
 
#define USB_OTG_GINTSTS_USBSUSP_Pos   (11U)
 
#define USB_OTG_GINTSTS_USBSUSP_Msk   (0x1UL << USB_OTG_GINTSTS_USBSUSP_Pos)
 
#define USB_OTG_GINTSTS_USBSUSP   USB_OTG_GINTSTS_USBSUSP_Msk
 
#define USB_OTG_GINTSTS_USBRST_Pos   (12U)
 
#define USB_OTG_GINTSTS_USBRST_Msk   (0x1UL << USB_OTG_GINTSTS_USBRST_Pos)
 
#define USB_OTG_GINTSTS_USBRST   USB_OTG_GINTSTS_USBRST_Msk
 
#define USB_OTG_GINTSTS_ENUMDNE_Pos   (13U)
 
#define USB_OTG_GINTSTS_ENUMDNE_Msk   (0x1UL << USB_OTG_GINTSTS_ENUMDNE_Pos)
 
#define USB_OTG_GINTSTS_ENUMDNE   USB_OTG_GINTSTS_ENUMDNE_Msk
 
#define USB_OTG_GINTSTS_ISOODRP_Pos   (14U)
 
#define USB_OTG_GINTSTS_ISOODRP_Msk   (0x1UL << USB_OTG_GINTSTS_ISOODRP_Pos)
 
#define USB_OTG_GINTSTS_ISOODRP   USB_OTG_GINTSTS_ISOODRP_Msk
 
#define USB_OTG_GINTSTS_EOPF_Pos   (15U)
 
#define USB_OTG_GINTSTS_EOPF_Msk   (0x1UL << USB_OTG_GINTSTS_EOPF_Pos)
 
#define USB_OTG_GINTSTS_EOPF   USB_OTG_GINTSTS_EOPF_Msk
 
#define USB_OTG_GINTSTS_IEPINT_Pos   (18U)
 
#define USB_OTG_GINTSTS_IEPINT_Msk   (0x1UL << USB_OTG_GINTSTS_IEPINT_Pos)
 
#define USB_OTG_GINTSTS_IEPINT   USB_OTG_GINTSTS_IEPINT_Msk
 
#define USB_OTG_GINTSTS_OEPINT_Pos   (19U)
 
#define USB_OTG_GINTSTS_OEPINT_Msk   (0x1UL << USB_OTG_GINTSTS_OEPINT_Pos)
 
#define USB_OTG_GINTSTS_OEPINT   USB_OTG_GINTSTS_OEPINT_Msk
 
#define USB_OTG_GINTSTS_IISOIXFR_Pos   (20U)
 
#define USB_OTG_GINTSTS_IISOIXFR_Msk   (0x1UL << USB_OTG_GINTSTS_IISOIXFR_Pos)
 
#define USB_OTG_GINTSTS_IISOIXFR   USB_OTG_GINTSTS_IISOIXFR_Msk
 
#define USB_OTG_GINTSTS_PXFR_INCOMPISOOUT_Pos   (21U)
 
#define USB_OTG_GINTSTS_PXFR_INCOMPISOOUT_Msk   (0x1UL << USB_OTG_GINTSTS_PXFR_INCOMPISOOUT_Pos)
 
#define USB_OTG_GINTSTS_PXFR_INCOMPISOOUT   USB_OTG_GINTSTS_PXFR_INCOMPISOOUT_Msk
 
#define USB_OTG_GINTSTS_DATAFSUSP_Pos   (22U)
 
#define USB_OTG_GINTSTS_DATAFSUSP_Msk   (0x1UL << USB_OTG_GINTSTS_DATAFSUSP_Pos)
 
#define USB_OTG_GINTSTS_DATAFSUSP   USB_OTG_GINTSTS_DATAFSUSP_Msk
 
#define USB_OTG_GINTSTS_HPRTINT_Pos   (24U)
 
#define USB_OTG_GINTSTS_HPRTINT_Msk   (0x1UL << USB_OTG_GINTSTS_HPRTINT_Pos)
 
#define USB_OTG_GINTSTS_HPRTINT   USB_OTG_GINTSTS_HPRTINT_Msk
 
#define USB_OTG_GINTSTS_HCINT_Pos   (25U)
 
#define USB_OTG_GINTSTS_HCINT_Msk   (0x1UL << USB_OTG_GINTSTS_HCINT_Pos)
 
#define USB_OTG_GINTSTS_HCINT   USB_OTG_GINTSTS_HCINT_Msk
 
#define USB_OTG_GINTSTS_PTXFE_Pos   (26U)
 
#define USB_OTG_GINTSTS_PTXFE_Msk   (0x1UL << USB_OTG_GINTSTS_PTXFE_Pos)
 
#define USB_OTG_GINTSTS_PTXFE   USB_OTG_GINTSTS_PTXFE_Msk
 
#define USB_OTG_GINTSTS_LPMINT_Pos   (27U)
 
#define USB_OTG_GINTSTS_LPMINT_Msk   (0x1UL << USB_OTG_GINTSTS_LPMINT_Pos)
 
#define USB_OTG_GINTSTS_LPMINT   USB_OTG_GINTSTS_LPMINT_Msk
 
#define USB_OTG_GINTSTS_CIDSCHG_Pos   (28U)
 
#define USB_OTG_GINTSTS_CIDSCHG_Msk   (0x1UL << USB_OTG_GINTSTS_CIDSCHG_Pos)
 
#define USB_OTG_GINTSTS_CIDSCHG   USB_OTG_GINTSTS_CIDSCHG_Msk
 
#define USB_OTG_GINTSTS_DISCINT_Pos   (29U)
 
#define USB_OTG_GINTSTS_DISCINT_Msk   (0x1UL << USB_OTG_GINTSTS_DISCINT_Pos)
 
#define USB_OTG_GINTSTS_DISCINT   USB_OTG_GINTSTS_DISCINT_Msk
 
#define USB_OTG_GINTSTS_SRQINT_Pos   (30U)
 
#define USB_OTG_GINTSTS_SRQINT_Msk   (0x1UL << USB_OTG_GINTSTS_SRQINT_Pos)
 
#define USB_OTG_GINTSTS_SRQINT   USB_OTG_GINTSTS_SRQINT_Msk
 
#define USB_OTG_GINTSTS_WKUINT_Pos   (31U)
 
#define USB_OTG_GINTSTS_WKUINT_Msk   (0x1UL << USB_OTG_GINTSTS_WKUINT_Pos)
 
#define USB_OTG_GINTSTS_WKUINT   USB_OTG_GINTSTS_WKUINT_Msk
 
#define USB_OTG_GINTMSK_MMISM_Pos   (1U)
 
#define USB_OTG_GINTMSK_MMISM_Msk   (0x1UL << USB_OTG_GINTMSK_MMISM_Pos)
 
#define USB_OTG_GINTMSK_MMISM   USB_OTG_GINTMSK_MMISM_Msk
 
#define USB_OTG_GINTMSK_OTGINT_Pos   (2U)
 
#define USB_OTG_GINTMSK_OTGINT_Msk   (0x1UL << USB_OTG_GINTMSK_OTGINT_Pos)
 
#define USB_OTG_GINTMSK_OTGINT   USB_OTG_GINTMSK_OTGINT_Msk
 
#define USB_OTG_GINTMSK_SOFM_Pos   (3U)
 
#define USB_OTG_GINTMSK_SOFM_Msk   (0x1UL << USB_OTG_GINTMSK_SOFM_Pos)
 
#define USB_OTG_GINTMSK_SOFM   USB_OTG_GINTMSK_SOFM_Msk
 
#define USB_OTG_GINTMSK_RXFLVLM_Pos   (4U)
 
#define USB_OTG_GINTMSK_RXFLVLM_Msk   (0x1UL << USB_OTG_GINTMSK_RXFLVLM_Pos)
 
#define USB_OTG_GINTMSK_RXFLVLM   USB_OTG_GINTMSK_RXFLVLM_Msk
 
#define USB_OTG_GINTMSK_NPTXFEM_Pos   (5U)
 
#define USB_OTG_GINTMSK_NPTXFEM_Msk   (0x1UL << USB_OTG_GINTMSK_NPTXFEM_Pos)
 
#define USB_OTG_GINTMSK_NPTXFEM   USB_OTG_GINTMSK_NPTXFEM_Msk
 
#define USB_OTG_GINTMSK_GINAKEFFM_Pos   (6U)
 
#define USB_OTG_GINTMSK_GINAKEFFM_Msk   (0x1UL << USB_OTG_GINTMSK_GINAKEFFM_Pos)
 
#define USB_OTG_GINTMSK_GINAKEFFM   USB_OTG_GINTMSK_GINAKEFFM_Msk
 
#define USB_OTG_GINTMSK_GONAKEFFM_Pos   (7U)
 
#define USB_OTG_GINTMSK_GONAKEFFM_Msk   (0x1UL << USB_OTG_GINTMSK_GONAKEFFM_Pos)
 
#define USB_OTG_GINTMSK_GONAKEFFM   USB_OTG_GINTMSK_GONAKEFFM_Msk
 
#define USB_OTG_GINTMSK_ESUSPM_Pos   (10U)
 
#define USB_OTG_GINTMSK_ESUSPM_Msk   (0x1UL << USB_OTG_GINTMSK_ESUSPM_Pos)
 
#define USB_OTG_GINTMSK_ESUSPM   USB_OTG_GINTMSK_ESUSPM_Msk
 
#define USB_OTG_GINTMSK_USBSUSPM_Pos   (11U)
 
#define USB_OTG_GINTMSK_USBSUSPM_Msk   (0x1UL << USB_OTG_GINTMSK_USBSUSPM_Pos)
 
#define USB_OTG_GINTMSK_USBSUSPM   USB_OTG_GINTMSK_USBSUSPM_Msk
 
#define USB_OTG_GINTMSK_USBRST_Pos   (12U)
 
#define USB_OTG_GINTMSK_USBRST_Msk   (0x1UL << USB_OTG_GINTMSK_USBRST_Pos)
 
#define USB_OTG_GINTMSK_USBRST   USB_OTG_GINTMSK_USBRST_Msk
 
#define USB_OTG_GINTMSK_ENUMDNEM_Pos   (13U)
 
#define USB_OTG_GINTMSK_ENUMDNEM_Msk   (0x1UL << USB_OTG_GINTMSK_ENUMDNEM_Pos)
 
#define USB_OTG_GINTMSK_ENUMDNEM   USB_OTG_GINTMSK_ENUMDNEM_Msk
 
#define USB_OTG_GINTMSK_ISOODRPM_Pos   (14U)
 
#define USB_OTG_GINTMSK_ISOODRPM_Msk   (0x1UL << USB_OTG_GINTMSK_ISOODRPM_Pos)
 
#define USB_OTG_GINTMSK_ISOODRPM   USB_OTG_GINTMSK_ISOODRPM_Msk
 
#define USB_OTG_GINTMSK_EOPFM_Pos   (15U)
 
#define USB_OTG_GINTMSK_EOPFM_Msk   (0x1UL << USB_OTG_GINTMSK_EOPFM_Pos)
 
#define USB_OTG_GINTMSK_EOPFM   USB_OTG_GINTMSK_EOPFM_Msk
 
#define USB_OTG_GINTMSK_EPMISM_Pos   (17U)
 
#define USB_OTG_GINTMSK_EPMISM_Msk   (0x1UL << USB_OTG_GINTMSK_EPMISM_Pos)
 
#define USB_OTG_GINTMSK_EPMISM   USB_OTG_GINTMSK_EPMISM_Msk
 
#define USB_OTG_GINTMSK_IEPINT_Pos   (18U)
 
#define USB_OTG_GINTMSK_IEPINT_Msk   (0x1UL << USB_OTG_GINTMSK_IEPINT_Pos)
 
#define USB_OTG_GINTMSK_IEPINT   USB_OTG_GINTMSK_IEPINT_Msk
 
#define USB_OTG_GINTMSK_OEPINT_Pos   (19U)
 
#define USB_OTG_GINTMSK_OEPINT_Msk   (0x1UL << USB_OTG_GINTMSK_OEPINT_Pos)
 
#define USB_OTG_GINTMSK_OEPINT   USB_OTG_GINTMSK_OEPINT_Msk
 
#define USB_OTG_GINTMSK_IISOIXFRM_Pos   (20U)
 
#define USB_OTG_GINTMSK_IISOIXFRM_Msk   (0x1UL << USB_OTG_GINTMSK_IISOIXFRM_Pos)
 
#define USB_OTG_GINTMSK_IISOIXFRM   USB_OTG_GINTMSK_IISOIXFRM_Msk
 
#define USB_OTG_GINTMSK_PXFRM_IISOOXFRM_Pos   (21U)
 
#define USB_OTG_GINTMSK_PXFRM_IISOOXFRM_Msk   (0x1UL << USB_OTG_GINTMSK_PXFRM_IISOOXFRM_Pos)
 
#define USB_OTG_GINTMSK_PXFRM_IISOOXFRM   USB_OTG_GINTMSK_PXFRM_IISOOXFRM_Msk
 
#define USB_OTG_GINTMSK_FSUSPM_Pos   (22U)
 
#define USB_OTG_GINTMSK_FSUSPM_Msk   (0x1UL << USB_OTG_GINTMSK_FSUSPM_Pos)
 
#define USB_OTG_GINTMSK_FSUSPM   USB_OTG_GINTMSK_FSUSPM_Msk
 
#define USB_OTG_GINTMSK_PRTIM_Pos   (24U)
 
#define USB_OTG_GINTMSK_PRTIM_Msk   (0x1UL << USB_OTG_GINTMSK_PRTIM_Pos)
 
#define USB_OTG_GINTMSK_PRTIM   USB_OTG_GINTMSK_PRTIM_Msk
 
#define USB_OTG_GINTMSK_HCIM_Pos   (25U)
 
#define USB_OTG_GINTMSK_HCIM_Msk   (0x1UL << USB_OTG_GINTMSK_HCIM_Pos)
 
#define USB_OTG_GINTMSK_HCIM   USB_OTG_GINTMSK_HCIM_Msk
 
#define USB_OTG_GINTMSK_PTXFEM_Pos   (26U)
 
#define USB_OTG_GINTMSK_PTXFEM_Msk   (0x1UL << USB_OTG_GINTMSK_PTXFEM_Pos)
 
#define USB_OTG_GINTMSK_PTXFEM   USB_OTG_GINTMSK_PTXFEM_Msk
 
#define USB_OTG_GINTMSK_LPMINTM_Pos   (27U)
 
#define USB_OTG_GINTMSK_LPMINTM_Msk   (0x1UL << USB_OTG_GINTMSK_LPMINTM_Pos)
 
#define USB_OTG_GINTMSK_LPMINTM   USB_OTG_GINTMSK_LPMINTM_Msk
 
#define USB_OTG_GINTMSK_CIDSCHGM_Pos   (28U)
 
#define USB_OTG_GINTMSK_CIDSCHGM_Msk   (0x1UL << USB_OTG_GINTMSK_CIDSCHGM_Pos)
 
#define USB_OTG_GINTMSK_CIDSCHGM   USB_OTG_GINTMSK_CIDSCHGM_Msk
 
#define USB_OTG_GINTMSK_DISCINT_Pos   (29U)
 
#define USB_OTG_GINTMSK_DISCINT_Msk   (0x1UL << USB_OTG_GINTMSK_DISCINT_Pos)
 
#define USB_OTG_GINTMSK_DISCINT   USB_OTG_GINTMSK_DISCINT_Msk
 
#define USB_OTG_GINTMSK_SRQIM_Pos   (30U)
 
#define USB_OTG_GINTMSK_SRQIM_Msk   (0x1UL << USB_OTG_GINTMSK_SRQIM_Pos)
 
#define USB_OTG_GINTMSK_SRQIM   USB_OTG_GINTMSK_SRQIM_Msk
 
#define USB_OTG_GINTMSK_WUIM_Pos   (31U)
 
#define USB_OTG_GINTMSK_WUIM_Msk   (0x1UL << USB_OTG_GINTMSK_WUIM_Pos)
 
#define USB_OTG_GINTMSK_WUIM   USB_OTG_GINTMSK_WUIM_Msk
 
#define USB_OTG_CHNUM_Pos   (0U)
 
#define USB_OTG_CHNUM_Msk   (0xFUL << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM   USB_OTG_CHNUM_Msk
 
#define USB_OTG_CHNUM_0   (0x1UL << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_1   (0x2UL << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_2   (0x4UL << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_CHNUM_3   (0x8UL << USB_OTG_CHNUM_Pos)
 
#define USB_OTG_EPNUM_Pos   (0U)
 
#define USB_OTG_EPNUM_Msk   (0xFUL << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM   USB_OTG_EPNUM_Msk
 
#define USB_OTG_EPNUM_0   (0x1UL << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_1   (0x2UL << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_2   (0x4UL << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_EPNUM_3   (0x8UL << USB_OTG_EPNUM_Pos)
 
#define USB_OTG_FRMNUM_Pos   (21U)
 
#define USB_OTG_FRMNUM_Msk   (0xFUL << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM   USB_OTG_FRMNUM_Msk
 
#define USB_OTG_FRMNUM_0   (0x1UL << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_1   (0x2UL << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_2   (0x4UL << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_FRMNUM_3   (0x8UL << USB_OTG_FRMNUM_Pos)
 
#define USB_OTG_BCNT_Pos   (4U)
 
#define USB_OTG_BCNT_Msk   (0x7FFUL << USB_OTG_BCNT_Pos)
 
#define USB_OTG_BCNT   USB_OTG_BCNT_Msk
 
#define USB_OTG_DPID_Pos   (15U)
 
#define USB_OTG_DPID_Msk   (0x3UL << USB_OTG_DPID_Pos)
 
#define USB_OTG_DPID   USB_OTG_DPID_Msk
 
#define USB_OTG_DPID_0   (0x1UL << USB_OTG_DPID_Pos)
 
#define USB_OTG_DPID_1   (0x2UL << USB_OTG_DPID_Pos)
 
#define USB_OTG_PKTSTS_Pos   (17U)
 
#define USB_OTG_PKTSTS_Msk   (0xFUL << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS   USB_OTG_PKTSTS_Msk
 
#define USB_OTG_PKTSTS_0   (0x1UL << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_1   (0x2UL << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_2   (0x4UL << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_PKTSTS_3   (0x8UL << USB_OTG_PKTSTS_Pos)
 
#define USB_OTG_GRXSTSP_EPNUM_Pos   (0U)
 
#define USB_OTG_GRXSTSP_EPNUM_Msk   (0xFUL << USB_OTG_GRXSTSP_EPNUM_Pos)
 
#define USB_OTG_GRXSTSP_EPNUM   USB_OTG_GRXSTSP_EPNUM_Msk
 
#define USB_OTG_GRXSTSP_BCNT_Pos   (4U)
 
#define USB_OTG_GRXSTSP_BCNT_Msk   (0x7FFUL << USB_OTG_GRXSTSP_BCNT_Pos)
 
#define USB_OTG_GRXSTSP_BCNT   USB_OTG_GRXSTSP_BCNT_Msk
 
#define USB_OTG_GRXSTSP_DPID_Pos   (15U)
 
#define USB_OTG_GRXSTSP_DPID_Msk   (0x3UL << USB_OTG_GRXSTSP_DPID_Pos)
 
#define USB_OTG_GRXSTSP_DPID   USB_OTG_GRXSTSP_DPID_Msk
 
#define USB_OTG_GRXSTSP_PKTSTS_Pos   (17U)
 
#define USB_OTG_GRXSTSP_PKTSTS_Msk   (0xFUL << USB_OTG_GRXSTSP_PKTSTS_Pos)
 
#define USB_OTG_GRXSTSP_PKTSTS   USB_OTG_GRXSTSP_PKTSTS_Msk
 
#define USB_OTG_GRXFSIZ_RXFD_Pos   (0U)
 
#define USB_OTG_GRXFSIZ_RXFD_Msk   (0xFFFFUL << USB_OTG_GRXFSIZ_RXFD_Pos)
 
#define USB_OTG_GRXFSIZ_RXFD   USB_OTG_GRXFSIZ_RXFD_Msk
 
#define USB_OTG_NPTXFSA_Pos   (0U)
 
#define USB_OTG_NPTXFSA_Msk   (0xFFFFUL << USB_OTG_NPTXFSA_Pos)
 
#define USB_OTG_NPTXFSA   USB_OTG_NPTXFSA_Msk
 
#define USB_OTG_NPTXFD_Pos   (16U)
 
#define USB_OTG_NPTXFD_Msk   (0xFFFFUL << USB_OTG_NPTXFD_Pos)
 
#define USB_OTG_NPTXFD   USB_OTG_NPTXFD_Msk
 
#define USB_OTG_TX0FSA_Pos   (0U)
 
#define USB_OTG_TX0FSA_Msk   (0xFFFFUL << USB_OTG_TX0FSA_Pos)
 
#define USB_OTG_TX0FSA   USB_OTG_TX0FSA_Msk
 
#define USB_OTG_TX0FD_Pos   (16U)
 
#define USB_OTG_TX0FD_Msk   (0xFFFFUL << USB_OTG_TX0FD_Pos)
 
#define USB_OTG_TX0FD   USB_OTG_TX0FD_Msk
 
#define USB_OTG_GNPTXSTS_NPTXFSAV_Pos   (0U)
 
#define USB_OTG_GNPTXSTS_NPTXFSAV_Msk   (0xFFFFUL << USB_OTG_GNPTXSTS_NPTXFSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXFSAV   USB_OTG_GNPTXSTS_NPTXFSAV_Msk
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_Pos   (16U)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_Msk   (0xFFUL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV   USB_OTG_GNPTXSTS_NPTQXSAV_Msk
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_0   (0x01UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_1   (0x02UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_2   (0x04UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_3   (0x08UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_4   (0x10UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_5   (0x20UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_6   (0x40UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTQXSAV_7   (0x80UL << USB_OTG_GNPTXSTS_NPTQXSAV_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_Pos   (24U)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_Msk   (0x7FUL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP   USB_OTG_GNPTXSTS_NPTXQTOP_Msk
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_0   (0x01UL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_1   (0x02UL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_2   (0x04UL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_3   (0x08UL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_4   (0x10UL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_5   (0x20UL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GNPTXSTS_NPTXQTOP_6   (0x40UL << USB_OTG_GNPTXSTS_NPTXQTOP_Pos)
 
#define USB_OTG_GCCFG_DCDET_Pos   (0U)
 
#define USB_OTG_GCCFG_DCDET_Msk   (0x1UL << USB_OTG_GCCFG_DCDET_Pos)
 
#define USB_OTG_GCCFG_DCDET   USB_OTG_GCCFG_DCDET_Msk
 
#define USB_OTG_GCCFG_PDET_Pos   (1U)
 
#define USB_OTG_GCCFG_PDET_Msk   (0x1UL << USB_OTG_GCCFG_PDET_Pos)
 
#define USB_OTG_GCCFG_PDET   USB_OTG_GCCFG_PDET_Msk
 
#define USB_OTG_GCCFG_SDET_Pos   (2U)
 
#define USB_OTG_GCCFG_SDET_Msk   (0x1UL << USB_OTG_GCCFG_SDET_Pos)
 
#define USB_OTG_GCCFG_SDET   USB_OTG_GCCFG_SDET_Msk
 
#define USB_OTG_GCCFG_PS2DET_Pos   (3U)
 
#define USB_OTG_GCCFG_PS2DET_Msk   (0x1UL << USB_OTG_GCCFG_PS2DET_Pos)
 
#define USB_OTG_GCCFG_PS2DET   USB_OTG_GCCFG_PS2DET_Msk
 
#define USB_OTG_GCCFG_PWRDWN_Pos   (16U)
 
#define USB_OTG_GCCFG_PWRDWN_Msk   (0x1UL << USB_OTG_GCCFG_PWRDWN_Pos)
 
#define USB_OTG_GCCFG_PWRDWN   USB_OTG_GCCFG_PWRDWN_Msk
 
#define USB_OTG_GCCFG_BCDEN_Pos   (17U)
 
#define USB_OTG_GCCFG_BCDEN_Msk   (0x1UL << USB_OTG_GCCFG_BCDEN_Pos)
 
#define USB_OTG_GCCFG_BCDEN   USB_OTG_GCCFG_BCDEN_Msk
 
#define USB_OTG_GCCFG_DCDEN_Pos   (18U)
 
#define USB_OTG_GCCFG_DCDEN_Msk   (0x1UL << USB_OTG_GCCFG_DCDEN_Pos)
 
#define USB_OTG_GCCFG_DCDEN   USB_OTG_GCCFG_DCDEN_Msk
 
#define USB_OTG_GCCFG_PDEN_Pos   (19U)
 
#define USB_OTG_GCCFG_PDEN_Msk   (0x1UL << USB_OTG_GCCFG_PDEN_Pos)
 
#define USB_OTG_GCCFG_PDEN   USB_OTG_GCCFG_PDEN_Msk
 
#define USB_OTG_GCCFG_SDEN_Pos   (20U)
 
#define USB_OTG_GCCFG_SDEN_Msk   (0x1UL << USB_OTG_GCCFG_SDEN_Pos)
 
#define USB_OTG_GCCFG_SDEN   USB_OTG_GCCFG_SDEN_Msk
 
#define USB_OTG_GCCFG_VBDEN_Pos   (21U)
 
#define USB_OTG_GCCFG_VBDEN_Msk   (0x1UL << USB_OTG_GCCFG_VBDEN_Pos)
 
#define USB_OTG_GCCFG_VBDEN   USB_OTG_GCCFG_VBDEN_Msk
 
#define USB_OTG_CID_PRODUCT_ID_Pos   (0U)
 
#define USB_OTG_CID_PRODUCT_ID_Msk   (0xFFFFFFFFUL << USB_OTG_CID_PRODUCT_ID_Pos)
 
#define USB_OTG_CID_PRODUCT_ID   USB_OTG_CID_PRODUCT_ID_Msk
 
#define USB_OTG_GLPMCFG_ENBESL_Pos   (28U)
 
#define USB_OTG_GLPMCFG_ENBESL_Msk   (0x1UL << USB_OTG_GLPMCFG_ENBESL_Pos)
 
#define USB_OTG_GLPMCFG_ENBESL   USB_OTG_GLPMCFG_ENBESL_Msk /* Enable best effort service latency */
 
#define USB_OTG_GLPMCFG_LPMRCNTSTS_Pos   (25U)
 
#define USB_OTG_GLPMCFG_LPMRCNTSTS_Msk   (0x7UL << USB_OTG_GLPMCFG_LPMRCNTSTS_Pos)
 
#define USB_OTG_GLPMCFG_LPMRCNTSTS   USB_OTG_GLPMCFG_LPMRCNTSTS_Msk /* LPM retry count status */
 
#define USB_OTG_GLPMCFG_SNDLPM_Pos   (24U)
 
#define USB_OTG_GLPMCFG_SNDLPM_Msk   (0x1UL << USB_OTG_GLPMCFG_SNDLPM_Pos)
 
#define USB_OTG_GLPMCFG_SNDLPM   USB_OTG_GLPMCFG_SNDLPM_Msk /* Send LPM transaction */
 
#define USB_OTG_GLPMCFG_LPMRCNT_Pos   (21U)
 
#define USB_OTG_GLPMCFG_LPMRCNT_Msk   (0x7UL << USB_OTG_GLPMCFG_LPMRCNT_Pos)
 
#define USB_OTG_GLPMCFG_LPMRCNT   USB_OTG_GLPMCFG_LPMRCNT_Msk /* LPM retry count */
 
#define USB_OTG_GLPMCFG_LPMCHIDX_Pos   (17U)
 
#define USB_OTG_GLPMCFG_LPMCHIDX_Msk   (0xFUL << USB_OTG_GLPMCFG_LPMCHIDX_Pos)
 
#define USB_OTG_GLPMCFG_LPMCHIDX   USB_OTG_GLPMCFG_LPMCHIDX_Msk /* LPMCHIDX: */
 
#define USB_OTG_GLPMCFG_L1RSMOK_Pos   (16U)
 
#define USB_OTG_GLPMCFG_L1RSMOK_Msk   (0x1UL << USB_OTG_GLPMCFG_L1RSMOK_Pos)
 
#define USB_OTG_GLPMCFG_L1RSMOK   USB_OTG_GLPMCFG_L1RSMOK_Msk /* Sleep State Resume OK */
 
#define USB_OTG_GLPMCFG_SLPSTS_Pos   (15U)
 
#define USB_OTG_GLPMCFG_SLPSTS_Msk   (0x1UL << USB_OTG_GLPMCFG_SLPSTS_Pos)
 
#define USB_OTG_GLPMCFG_SLPSTS   USB_OTG_GLPMCFG_SLPSTS_Msk /* Port sleep status */
 
#define USB_OTG_GLPMCFG_LPMRSP_Pos   (13U)
 
#define USB_OTG_GLPMCFG_LPMRSP_Msk   (0x3UL << USB_OTG_GLPMCFG_LPMRSP_Pos)
 
#define USB_OTG_GLPMCFG_LPMRSP   USB_OTG_GLPMCFG_LPMRSP_Msk /* LPM response */
 
#define USB_OTG_GLPMCFG_L1DSEN_Pos   (12U)
 
#define USB_OTG_GLPMCFG_L1DSEN_Msk   (0x1UL << USB_OTG_GLPMCFG_L1DSEN_Pos)
 
#define USB_OTG_GLPMCFG_L1DSEN   USB_OTG_GLPMCFG_L1DSEN_Msk /* L1 deep sleep enable */
 
#define USB_OTG_GLPMCFG_BESLTHRS_Pos   (8U)
 
#define USB_OTG_GLPMCFG_BESLTHRS_Msk   (0xFUL << USB_OTG_GLPMCFG_BESLTHRS_Pos)
 
#define USB_OTG_GLPMCFG_BESLTHRS   USB_OTG_GLPMCFG_BESLTHRS_Msk /* BESL threshold */
 
#define USB_OTG_GLPMCFG_L1SSEN_Pos   (7U)
 
#define USB_OTG_GLPMCFG_L1SSEN_Msk   (0x1UL << USB_OTG_GLPMCFG_L1SSEN_Pos)
 
#define USB_OTG_GLPMCFG_L1SSEN   USB_OTG_GLPMCFG_L1SSEN_Msk /* L1 shallow sleep enable */
 
#define USB_OTG_GLPMCFG_REMWAKE_Pos   (6U)
 
#define USB_OTG_GLPMCFG_REMWAKE_Msk   (0x1UL << USB_OTG_GLPMCFG_REMWAKE_Pos)
 
#define USB_OTG_GLPMCFG_REMWAKE   USB_OTG_GLPMCFG_REMWAKE_Msk /* bRemoteWake value received with last ACKed LPM Token */
 
#define USB_OTG_GLPMCFG_BESL_Pos   (2U)
 
#define USB_OTG_GLPMCFG_BESL_Msk   (0xFUL << USB_OTG_GLPMCFG_BESL_Pos)
 
#define USB_OTG_GLPMCFG_BESL   USB_OTG_GLPMCFG_BESL_Msk /* BESL value received with last ACKed LPM Token */
 
#define USB_OTG_GLPMCFG_LPMACK_Pos   (1U)
 
#define USB_OTG_GLPMCFG_LPMACK_Msk   (0x1UL << USB_OTG_GLPMCFG_LPMACK_Pos)
 
#define USB_OTG_GLPMCFG_LPMACK   USB_OTG_GLPMCFG_LPMACK_Msk /* LPM Token acknowledge enable*/
 
#define USB_OTG_GLPMCFG_LPMEN_Pos   (0U)
 
#define USB_OTG_GLPMCFG_LPMEN_Msk   (0x1UL << USB_OTG_GLPMCFG_LPMEN_Pos)
 
#define USB_OTG_GLPMCFG_LPMEN   USB_OTG_GLPMCFG_LPMEN_Msk /* LPM support enable */
 
#define USB_OTG_GLPMCFG_L1ResumeOK_Pos   USB_OTG_GLPMCFG_L1RSMOK_Pos
 
#define USB_OTG_GLPMCFG_L1ResumeOK_Msk   USB_OTG_GLPMCFG_L1RSMOK_Msk
 
#define USB_OTG_GLPMCFG_L1ResumeOK   USB_OTG_GLPMCFG_L1RSMOK
 
#define USB_OTG_GPWRDN_DISABLEVBUS_Pos   (6U)
 
#define USB_OTG_GPWRDN_DISABLEVBUS_Msk   (0x1UL << USB_OTG_GPWRDN_DISABLEVBUS_Pos)
 
#define USB_OTG_GPWRDN_DISABLEVBUS   USB_OTG_GPWRDN_DISABLEVBUS_Msk
 
#define USB_OTG_HPTXFSIZ_PTXSA_Pos   (0U)
 
#define USB_OTG_HPTXFSIZ_PTXSA_Msk   (0xFFFFUL << USB_OTG_HPTXFSIZ_PTXSA_Pos)
 
#define USB_OTG_HPTXFSIZ_PTXSA   USB_OTG_HPTXFSIZ_PTXSA_Msk
 
#define USB_OTG_HPTXFSIZ_PTXFD_Pos   (16U)
 
#define USB_OTG_HPTXFSIZ_PTXFD_Msk   (0xFFFFUL << USB_OTG_HPTXFSIZ_PTXFD_Pos)
 
#define USB_OTG_HPTXFSIZ_PTXFD   USB_OTG_HPTXFSIZ_PTXFD_Msk
 
#define USB_OTG_DIEPTXF_INEPTXSA_Pos   (0U)
 
#define USB_OTG_DIEPTXF_INEPTXSA_Msk   (0xFFFFUL << USB_OTG_DIEPTXF_INEPTXSA_Pos)
 
#define USB_OTG_DIEPTXF_INEPTXSA   USB_OTG_DIEPTXF_INEPTXSA_Msk
 
#define USB_OTG_DIEPTXF_INEPTXFD_Pos   (16U)
 
#define USB_OTG_DIEPTXF_INEPTXFD_Msk   (0xFFFFUL << USB_OTG_DIEPTXF_INEPTXFD_Pos)
 
#define USB_OTG_DIEPTXF_INEPTXFD   USB_OTG_DIEPTXF_INEPTXFD_Msk
 
#define USB_OTG_HCFG_FSLSPCS_Pos   (0U)
 
#define USB_OTG_HCFG_FSLSPCS_Msk   (0x3UL << USB_OTG_HCFG_FSLSPCS_Pos)
 
#define USB_OTG_HCFG_FSLSPCS   USB_OTG_HCFG_FSLSPCS_Msk
 
#define USB_OTG_HCFG_FSLSPCS_0   (0x1UL << USB_OTG_HCFG_FSLSPCS_Pos)
 
#define USB_OTG_HCFG_FSLSPCS_1   (0x2UL << USB_OTG_HCFG_FSLSPCS_Pos)
 
#define USB_OTG_HCFG_FSLSS_Pos   (2U)
 
#define USB_OTG_HCFG_FSLSS_Msk   (0x1UL << USB_OTG_HCFG_FSLSS_Pos)
 
#define USB_OTG_HCFG_FSLSS   USB_OTG_HCFG_FSLSS_Msk
 
#define USB_OTG_HFIR_FRIVL_Pos   (0U)
 
#define USB_OTG_HFIR_FRIVL_Msk   (0xFFFFUL << USB_OTG_HFIR_FRIVL_Pos)
 
#define USB_OTG_HFIR_FRIVL   USB_OTG_HFIR_FRIVL_Msk
 
#define USB_OTG_HFNUM_FRNUM_Pos   (0U)
 
#define USB_OTG_HFNUM_FRNUM_Msk   (0xFFFFUL << USB_OTG_HFNUM_FRNUM_Pos)
 
#define USB_OTG_HFNUM_FRNUM   USB_OTG_HFNUM_FRNUM_Msk
 
#define USB_OTG_HFNUM_FTREM_Pos   (16U)
 
#define USB_OTG_HFNUM_FTREM_Msk   (0xFFFFUL << USB_OTG_HFNUM_FTREM_Pos)
 
#define USB_OTG_HFNUM_FTREM   USB_OTG_HFNUM_FTREM_Msk
 
#define USB_OTG_HPTXSTS_PTXFSAVL_Pos   (0U)
 
#define USB_OTG_HPTXSTS_PTXFSAVL_Msk   (0xFFFFUL << USB_OTG_HPTXSTS_PTXFSAVL_Pos)
 
#define USB_OTG_HPTXSTS_PTXFSAVL   USB_OTG_HPTXSTS_PTXFSAVL_Msk
 
#define USB_OTG_HPTXSTS_PTXQSAV_Pos   (16U)
 
#define USB_OTG_HPTXSTS_PTXQSAV_Msk   (0xFFUL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV   USB_OTG_HPTXSTS_PTXQSAV_Msk
 
#define USB_OTG_HPTXSTS_PTXQSAV_0   (0x01UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_1   (0x02UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_2   (0x04UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_3   (0x08UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_4   (0x10UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_5   (0x20UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_6   (0x40UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQSAV_7   (0x80UL << USB_OTG_HPTXSTS_PTXQSAV_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_Pos   (24U)
 
#define USB_OTG_HPTXSTS_PTXQTOP_Msk   (0xFFUL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP   USB_OTG_HPTXSTS_PTXQTOP_Msk
 
#define USB_OTG_HPTXSTS_PTXQTOP_0   (0x01UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_1   (0x02UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_2   (0x04UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_3   (0x08UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_4   (0x10UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_5   (0x20UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_6   (0x40UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HPTXSTS_PTXQTOP_7   (0x80UL << USB_OTG_HPTXSTS_PTXQTOP_Pos)
 
#define USB_OTG_HAINT_HAINT_Pos   (0U)
 
#define USB_OTG_HAINT_HAINT_Msk   (0xFFFFUL << USB_OTG_HAINT_HAINT_Pos)
 
#define USB_OTG_HAINT_HAINT   USB_OTG_HAINT_HAINT_Msk
 
#define USB_OTG_HAINTMSK_HAINTM_Pos   (0U)
 
#define USB_OTG_HAINTMSK_HAINTM_Msk   (0xFFFFUL << USB_OTG_HAINTMSK_HAINTM_Pos)
 
#define USB_OTG_HAINTMSK_HAINTM   USB_OTG_HAINTMSK_HAINTM_Msk
 
#define USB_OTG_HPRT_PCSTS_Pos   (0U)
 
#define USB_OTG_HPRT_PCSTS_Msk   (0x1UL << USB_OTG_HPRT_PCSTS_Pos)
 
#define USB_OTG_HPRT_PCSTS   USB_OTG_HPRT_PCSTS_Msk
 
#define USB_OTG_HPRT_PCDET_Pos   (1U)
 
#define USB_OTG_HPRT_PCDET_Msk   (0x1UL << USB_OTG_HPRT_PCDET_Pos)
 
#define USB_OTG_HPRT_PCDET   USB_OTG_HPRT_PCDET_Msk
 
#define USB_OTG_HPRT_PENA_Pos   (2U)
 
#define USB_OTG_HPRT_PENA_Msk   (0x1UL << USB_OTG_HPRT_PENA_Pos)
 
#define USB_OTG_HPRT_PENA   USB_OTG_HPRT_PENA_Msk
 
#define USB_OTG_HPRT_PENCHNG_Pos   (3U)
 
#define USB_OTG_HPRT_PENCHNG_Msk   (0x1UL << USB_OTG_HPRT_PENCHNG_Pos)
 
#define USB_OTG_HPRT_PENCHNG   USB_OTG_HPRT_PENCHNG_Msk
 
#define USB_OTG_HPRT_POCA_Pos   (4U)
 
#define USB_OTG_HPRT_POCA_Msk   (0x1UL << USB_OTG_HPRT_POCA_Pos)
 
#define USB_OTG_HPRT_POCA   USB_OTG_HPRT_POCA_Msk
 
#define USB_OTG_HPRT_POCCHNG_Pos   (5U)
 
#define USB_OTG_HPRT_POCCHNG_Msk   (0x1UL << USB_OTG_HPRT_POCCHNG_Pos)
 
#define USB_OTG_HPRT_POCCHNG   USB_OTG_HPRT_POCCHNG_Msk
 
#define USB_OTG_HPRT_PRES_Pos   (6U)
 
#define USB_OTG_HPRT_PRES_Msk   (0x1UL << USB_OTG_HPRT_PRES_Pos)
 
#define USB_OTG_HPRT_PRES   USB_OTG_HPRT_PRES_Msk
 
#define USB_OTG_HPRT_PSUSP_Pos   (7U)
 
#define USB_OTG_HPRT_PSUSP_Msk   (0x1UL << USB_OTG_HPRT_PSUSP_Pos)
 
#define USB_OTG_HPRT_PSUSP   USB_OTG_HPRT_PSUSP_Msk
 
#define USB_OTG_HPRT_PRST_Pos   (8U)
 
#define USB_OTG_HPRT_PRST_Msk   (0x1UL << USB_OTG_HPRT_PRST_Pos)
 
#define USB_OTG_HPRT_PRST   USB_OTG_HPRT_PRST_Msk
 
#define USB_OTG_HPRT_PLSTS_Pos   (10U)
 
#define USB_OTG_HPRT_PLSTS_Msk   (0x3UL << USB_OTG_HPRT_PLSTS_Pos)
 
#define USB_OTG_HPRT_PLSTS   USB_OTG_HPRT_PLSTS_Msk
 
#define USB_OTG_HPRT_PLSTS_0   (0x1UL << USB_OTG_HPRT_PLSTS_Pos)
 
#define USB_OTG_HPRT_PLSTS_1   (0x2UL << USB_OTG_HPRT_PLSTS_Pos)
 
#define USB_OTG_HPRT_PPWR_Pos   (12U)
 
#define USB_OTG_HPRT_PPWR_Msk   (0x1UL << USB_OTG_HPRT_PPWR_Pos)
 
#define USB_OTG_HPRT_PPWR   USB_OTG_HPRT_PPWR_Msk
 
#define USB_OTG_HPRT_PTCTL_Pos   (13U)
 
#define USB_OTG_HPRT_PTCTL_Msk   (0xFUL << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL   USB_OTG_HPRT_PTCTL_Msk
 
#define USB_OTG_HPRT_PTCTL_0   (0x1UL << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL_1   (0x2UL << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL_2   (0x4UL << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PTCTL_3   (0x8UL << USB_OTG_HPRT_PTCTL_Pos)
 
#define USB_OTG_HPRT_PSPD_Pos   (17U)
 
#define USB_OTG_HPRT_PSPD_Msk   (0x3UL << USB_OTG_HPRT_PSPD_Pos)
 
#define USB_OTG_HPRT_PSPD   USB_OTG_HPRT_PSPD_Msk
 
#define USB_OTG_HPRT_PSPD_0   (0x1UL << USB_OTG_HPRT_PSPD_Pos)
 
#define USB_OTG_HPRT_PSPD_1   (0x2UL << USB_OTG_HPRT_PSPD_Pos)
 
#define USB_OTG_HCCHAR_MPSIZ_Pos   (0U)
 
#define USB_OTG_HCCHAR_MPSIZ_Msk   (0x7FFUL << USB_OTG_HCCHAR_MPSIZ_Pos)
 
#define USB_OTG_HCCHAR_MPSIZ   USB_OTG_HCCHAR_MPSIZ_Msk
 
#define USB_OTG_HCCHAR_EPNUM_Pos   (11U)
 
#define USB_OTG_HCCHAR_EPNUM_Msk   (0xFUL << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM   USB_OTG_HCCHAR_EPNUM_Msk
 
#define USB_OTG_HCCHAR_EPNUM_0   (0x1UL << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM_1   (0x2UL << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM_2   (0x4UL << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPNUM_3   (0x8UL << USB_OTG_HCCHAR_EPNUM_Pos)
 
#define USB_OTG_HCCHAR_EPDIR_Pos   (15U)
 
#define USB_OTG_HCCHAR_EPDIR_Msk   (0x1UL << USB_OTG_HCCHAR_EPDIR_Pos)
 
#define USB_OTG_HCCHAR_EPDIR   USB_OTG_HCCHAR_EPDIR_Msk
 
#define USB_OTG_HCCHAR_LSDEV_Pos   (17U)
 
#define USB_OTG_HCCHAR_LSDEV_Msk   (0x1UL << USB_OTG_HCCHAR_LSDEV_Pos)
 
#define USB_OTG_HCCHAR_LSDEV   USB_OTG_HCCHAR_LSDEV_Msk
 
#define USB_OTG_HCCHAR_EPTYP_Pos   (18U)
 
#define USB_OTG_HCCHAR_EPTYP_Msk   (0x3UL << USB_OTG_HCCHAR_EPTYP_Pos)
 
#define USB_OTG_HCCHAR_EPTYP   USB_OTG_HCCHAR_EPTYP_Msk
 
#define USB_OTG_HCCHAR_EPTYP_0   (0x1UL << USB_OTG_HCCHAR_EPTYP_Pos)
 
#define USB_OTG_HCCHAR_EPTYP_1   (0x2UL << USB_OTG_HCCHAR_EPTYP_Pos)
 
#define USB_OTG_HCCHAR_MC_Pos   (20U)
 
#define USB_OTG_HCCHAR_MC_Msk   (0x3UL << USB_OTG_HCCHAR_MC_Pos)
 
#define USB_OTG_HCCHAR_MC   USB_OTG_HCCHAR_MC_Msk
 
#define USB_OTG_HCCHAR_MC_0   (0x1UL << USB_OTG_HCCHAR_MC_Pos)
 
#define USB_OTG_HCCHAR_MC_1   (0x2UL << USB_OTG_HCCHAR_MC_Pos)
 
#define USB_OTG_HCCHAR_DAD_Pos   (22U)
 
#define USB_OTG_HCCHAR_DAD_Msk   (0x7FUL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD   USB_OTG_HCCHAR_DAD_Msk
 
#define USB_OTG_HCCHAR_DAD_0   (0x01UL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_1   (0x02UL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_2   (0x04UL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_3   (0x08UL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_4   (0x10UL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_5   (0x20UL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_DAD_6   (0x40UL << USB_OTG_HCCHAR_DAD_Pos)
 
#define USB_OTG_HCCHAR_ODDFRM_Pos   (29U)
 
#define USB_OTG_HCCHAR_ODDFRM_Msk   (0x1UL << USB_OTG_HCCHAR_ODDFRM_Pos)
 
#define USB_OTG_HCCHAR_ODDFRM   USB_OTG_HCCHAR_ODDFRM_Msk
 
#define USB_OTG_HCCHAR_CHDIS_Pos   (30U)
 
#define USB_OTG_HCCHAR_CHDIS_Msk   (0x1UL << USB_OTG_HCCHAR_CHDIS_Pos)
 
#define USB_OTG_HCCHAR_CHDIS   USB_OTG_HCCHAR_CHDIS_Msk
 
#define USB_OTG_HCCHAR_CHENA_Pos   (31U)
 
#define USB_OTG_HCCHAR_CHENA_Msk   (0x1UL << USB_OTG_HCCHAR_CHENA_Pos)
 
#define USB_OTG_HCCHAR_CHENA   USB_OTG_HCCHAR_CHENA_Msk
 
#define USB_OTG_HCINT_XFRC_Pos   (0U)
 
#define USB_OTG_HCINT_XFRC_Msk   (0x1UL << USB_OTG_HCINT_XFRC_Pos)
 
#define USB_OTG_HCINT_XFRC   USB_OTG_HCINT_XFRC_Msk
 
#define USB_OTG_HCINT_CHH_Pos   (1U)
 
#define USB_OTG_HCINT_CHH_Msk   (0x1UL << USB_OTG_HCINT_CHH_Pos)
 
#define USB_OTG_HCINT_CHH   USB_OTG_HCINT_CHH_Msk
 
#define USB_OTG_HCINT_AHBERR_Pos   (2U)
 
#define USB_OTG_HCINT_AHBERR_Msk   (0x1UL << USB_OTG_HCINT_AHBERR_Pos)
 
#define USB_OTG_HCINT_AHBERR   USB_OTG_HCINT_AHBERR_Msk
 
#define USB_OTG_HCINT_STALL_Pos   (3U)
 
#define USB_OTG_HCINT_STALL_Msk   (0x1UL << USB_OTG_HCINT_STALL_Pos)
 
#define USB_OTG_HCINT_STALL   USB_OTG_HCINT_STALL_Msk
 
#define USB_OTG_HCINT_NAK_Pos   (4U)
 
#define USB_OTG_HCINT_NAK_Msk   (0x1UL << USB_OTG_HCINT_NAK_Pos)
 
#define USB_OTG_HCINT_NAK   USB_OTG_HCINT_NAK_Msk
 
#define USB_OTG_HCINT_ACK_Pos   (5U)
 
#define USB_OTG_HCINT_ACK_Msk   (0x1UL << USB_OTG_HCINT_ACK_Pos)
 
#define USB_OTG_HCINT_ACK   USB_OTG_HCINT_ACK_Msk
 
#define USB_OTG_HCINT_NYET_Pos   (6U)
 
#define USB_OTG_HCINT_NYET_Msk   (0x1UL << USB_OTG_HCINT_NYET_Pos)
 
#define USB_OTG_HCINT_NYET   USB_OTG_HCINT_NYET_Msk
 
#define USB_OTG_HCINT_TXERR_Pos   (7U)
 
#define USB_OTG_HCINT_TXERR_Msk   (0x1UL << USB_OTG_HCINT_TXERR_Pos)
 
#define USB_OTG_HCINT_TXERR   USB_OTG_HCINT_TXERR_Msk
 
#define USB_OTG_HCINT_BBERR_Pos   (8U)
 
#define USB_OTG_HCINT_BBERR_Msk   (0x1UL << USB_OTG_HCINT_BBERR_Pos)
 
#define USB_OTG_HCINT_BBERR   USB_OTG_HCINT_BBERR_Msk
 
#define USB_OTG_HCINT_FRMOR_Pos   (9U)
 
#define USB_OTG_HCINT_FRMOR_Msk   (0x1UL << USB_OTG_HCINT_FRMOR_Pos)
 
#define USB_OTG_HCINT_FRMOR   USB_OTG_HCINT_FRMOR_Msk
 
#define USB_OTG_HCINT_DTERR_Pos   (10U)
 
#define USB_OTG_HCINT_DTERR_Msk   (0x1UL << USB_OTG_HCINT_DTERR_Pos)
 
#define USB_OTG_HCINT_DTERR   USB_OTG_HCINT_DTERR_Msk
 
#define USB_OTG_HCINTMSK_XFRCM_Pos   (0U)
 
#define USB_OTG_HCINTMSK_XFRCM_Msk   (0x1UL << USB_OTG_HCINTMSK_XFRCM_Pos)
 
#define USB_OTG_HCINTMSK_XFRCM   USB_OTG_HCINTMSK_XFRCM_Msk
 
#define USB_OTG_HCINTMSK_CHHM_Pos   (1U)
 
#define USB_OTG_HCINTMSK_CHHM_Msk   (0x1UL << USB_OTG_HCINTMSK_CHHM_Pos)
 
#define USB_OTG_HCINTMSK_CHHM   USB_OTG_HCINTMSK_CHHM_Msk
 
#define USB_OTG_HCINTMSK_AHBERR_Pos   (2U)
 
#define USB_OTG_HCINTMSK_AHBERR_Msk   (0x1UL << USB_OTG_HCINTMSK_AHBERR_Pos)
 
#define USB_OTG_HCINTMSK_AHBERR   USB_OTG_HCINTMSK_AHBERR_Msk
 
#define USB_OTG_HCINTMSK_STALLM_Pos   (3U)
 
#define USB_OTG_HCINTMSK_STALLM_Msk   (0x1UL << USB_OTG_HCINTMSK_STALLM_Pos)
 
#define USB_OTG_HCINTMSK_STALLM   USB_OTG_HCINTMSK_STALLM_Msk
 
#define USB_OTG_HCINTMSK_NAKM_Pos   (4U)
 
#define USB_OTG_HCINTMSK_NAKM_Msk   (0x1UL << USB_OTG_HCINTMSK_NAKM_Pos)
 
#define USB_OTG_HCINTMSK_NAKM   USB_OTG_HCINTMSK_NAKM_Msk
 
#define USB_OTG_HCINTMSK_ACKM_Pos   (5U)
 
#define USB_OTG_HCINTMSK_ACKM_Msk   (0x1UL << USB_OTG_HCINTMSK_ACKM_Pos)
 
#define USB_OTG_HCINTMSK_ACKM   USB_OTG_HCINTMSK_ACKM_Msk
 
#define USB_OTG_HCINTMSK_NYET_Pos   (6U)
 
#define USB_OTG_HCINTMSK_NYET_Msk   (0x1UL << USB_OTG_HCINTMSK_NYET_Pos)
 
#define USB_OTG_HCINTMSK_NYET   USB_OTG_HCINTMSK_NYET_Msk
 
#define USB_OTG_HCINTMSK_TXERRM_Pos   (7U)
 
#define USB_OTG_HCINTMSK_TXERRM_Msk   (0x1UL << USB_OTG_HCINTMSK_TXERRM_Pos)
 
#define USB_OTG_HCINTMSK_TXERRM   USB_OTG_HCINTMSK_TXERRM_Msk
 
#define USB_OTG_HCINTMSK_BBERRM_Pos   (8U)
 
#define USB_OTG_HCINTMSK_BBERRM_Msk   (0x1UL << USB_OTG_HCINTMSK_BBERRM_Pos)
 
#define USB_OTG_HCINTMSK_BBERRM   USB_OTG_HCINTMSK_BBERRM_Msk
 
#define USB_OTG_HCINTMSK_FRMORM_Pos   (9U)
 
#define USB_OTG_HCINTMSK_FRMORM_Msk   (0x1UL << USB_OTG_HCINTMSK_FRMORM_Pos)
 
#define USB_OTG_HCINTMSK_FRMORM   USB_OTG_HCINTMSK_FRMORM_Msk
 
#define USB_OTG_HCINTMSK_DTERRM_Pos   (10U)
 
#define USB_OTG_HCINTMSK_DTERRM_Msk   (0x1UL << USB_OTG_HCINTMSK_DTERRM_Pos)
 
#define USB_OTG_HCINTMSK_DTERRM   USB_OTG_HCINTMSK_DTERRM_Msk
 
#define USB_OTG_HCTSIZ_XFRSIZ_Pos   (0U)
 
#define USB_OTG_HCTSIZ_XFRSIZ_Msk   (0x7FFFFUL << USB_OTG_HCTSIZ_XFRSIZ_Pos)
 
#define USB_OTG_HCTSIZ_XFRSIZ   USB_OTG_HCTSIZ_XFRSIZ_Msk
 
#define USB_OTG_HCTSIZ_PKTCNT_Pos   (19U)
 
#define USB_OTG_HCTSIZ_PKTCNT_Msk   (0x3FFUL << USB_OTG_HCTSIZ_PKTCNT_Pos)
 
#define USB_OTG_HCTSIZ_PKTCNT   USB_OTG_HCTSIZ_PKTCNT_Msk
 
#define USB_OTG_HCTSIZ_DOPING_Pos   (31U)
 
#define USB_OTG_HCTSIZ_DOPING_Msk   (0x1UL << USB_OTG_HCTSIZ_DOPING_Pos)
 
#define USB_OTG_HCTSIZ_DOPING   USB_OTG_HCTSIZ_DOPING_Msk
 
#define USB_OTG_HCTSIZ_DPID_Pos   (29U)
 
#define USB_OTG_HCTSIZ_DPID_Msk   (0x3UL << USB_OTG_HCTSIZ_DPID_Pos)
 
#define USB_OTG_HCTSIZ_DPID   USB_OTG_HCTSIZ_DPID_Msk
 
#define USB_OTG_HCTSIZ_DPID_0   (0x1UL << USB_OTG_HCTSIZ_DPID_Pos)
 
#define USB_OTG_HCTSIZ_DPID_1   (0x2UL << USB_OTG_HCTSIZ_DPID_Pos)
 
#define USB_OTG_HCDMA_DMAADDR_Pos   (0U)
 
#define USB_OTG_HCDMA_DMAADDR_Msk   (0xFFFFFFFFUL << USB_OTG_HCDMA_DMAADDR_Pos)
 
#define USB_OTG_HCDMA_DMAADDR   USB_OTG_HCDMA_DMAADDR_Msk
 
#define USB_OTG_DCFG_DSPD_Pos   (0U)
 
#define USB_OTG_DCFG_DSPD_Msk   (0x3UL << USB_OTG_DCFG_DSPD_Pos)
 
#define USB_OTG_DCFG_DSPD   USB_OTG_DCFG_DSPD_Msk
 
#define USB_OTG_DCFG_DSPD_0   (0x1UL << USB_OTG_DCFG_DSPD_Pos)
 
#define USB_OTG_DCFG_DSPD_1   (0x2UL << USB_OTG_DCFG_DSPD_Pos)
 
#define USB_OTG_DCFG_NZLSOHSK_Pos   (2U)
 
#define USB_OTG_DCFG_NZLSOHSK_Msk   (0x1UL << USB_OTG_DCFG_NZLSOHSK_Pos)
 
#define USB_OTG_DCFG_NZLSOHSK   USB_OTG_DCFG_NZLSOHSK_Msk
 
#define USB_OTG_DCFG_DAD_Pos   (4U)
 
#define USB_OTG_DCFG_DAD_Msk   (0x7FUL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD   USB_OTG_DCFG_DAD_Msk
 
#define USB_OTG_DCFG_DAD_0   (0x01UL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_1   (0x02UL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_2   (0x04UL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_3   (0x08UL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_4   (0x10UL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_5   (0x20UL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_DAD_6   (0x40UL << USB_OTG_DCFG_DAD_Pos)
 
#define USB_OTG_DCFG_PFIVL_Pos   (11U)
 
#define USB_OTG_DCFG_PFIVL_Msk   (0x3UL << USB_OTG_DCFG_PFIVL_Pos)
 
#define USB_OTG_DCFG_PFIVL   USB_OTG_DCFG_PFIVL_Msk
 
#define USB_OTG_DCFG_PFIVL_0   (0x1UL << USB_OTG_DCFG_PFIVL_Pos)
 
#define USB_OTG_DCFG_PFIVL_1   (0x2UL << USB_OTG_DCFG_PFIVL_Pos)
 
#define USB_OTG_DCFG_PERSCHIVL_Pos   (24U)
 
#define USB_OTG_DCFG_PERSCHIVL_Msk   (0x3UL << USB_OTG_DCFG_PERSCHIVL_Pos)
 
#define USB_OTG_DCFG_PERSCHIVL   USB_OTG_DCFG_PERSCHIVL_Msk
 
#define USB_OTG_DCFG_PERSCHIVL_0   (0x1UL << USB_OTG_DCFG_PERSCHIVL_Pos)
 
#define USB_OTG_DCFG_PERSCHIVL_1   (0x2UL << USB_OTG_DCFG_PERSCHIVL_Pos)
 
#define USB_OTG_DCTL_RWUSIG_Pos   (0U)
 
#define USB_OTG_DCTL_RWUSIG_Msk   (0x1UL << USB_OTG_DCTL_RWUSIG_Pos)
 
#define USB_OTG_DCTL_RWUSIG   USB_OTG_DCTL_RWUSIG_Msk
 
#define USB_OTG_DCTL_SDIS_Pos   (1U)
 
#define USB_OTG_DCTL_SDIS_Msk   (0x1UL << USB_OTG_DCTL_SDIS_Pos)
 
#define USB_OTG_DCTL_SDIS   USB_OTG_DCTL_SDIS_Msk
 
#define USB_OTG_DCTL_GINSTS_Pos   (2U)
 
#define USB_OTG_DCTL_GINSTS_Msk   (0x1UL << USB_OTG_DCTL_GINSTS_Pos)
 
#define USB_OTG_DCTL_GINSTS   USB_OTG_DCTL_GINSTS_Msk
 
#define USB_OTG_DCTL_GONSTS_Pos   (3U)
 
#define USB_OTG_DCTL_GONSTS_Msk   (0x1UL << USB_OTG_DCTL_GONSTS_Pos)
 
#define USB_OTG_DCTL_GONSTS   USB_OTG_DCTL_GONSTS_Msk
 
#define USB_OTG_DCTL_TCTL_Pos   (4U)
 
#define USB_OTG_DCTL_TCTL_Msk   (0x7UL << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_TCTL   USB_OTG_DCTL_TCTL_Msk
 
#define USB_OTG_DCTL_TCTL_0   (0x1UL << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_TCTL_1   (0x2UL << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_TCTL_2   (0x4UL << USB_OTG_DCTL_TCTL_Pos)
 
#define USB_OTG_DCTL_SGINAK_Pos   (7U)
 
#define USB_OTG_DCTL_SGINAK_Msk   (0x1UL << USB_OTG_DCTL_SGINAK_Pos)
 
#define USB_OTG_DCTL_SGINAK   USB_OTG_DCTL_SGINAK_Msk
 
#define USB_OTG_DCTL_CGINAK_Pos   (8U)
 
#define USB_OTG_DCTL_CGINAK_Msk   (0x1UL << USB_OTG_DCTL_CGINAK_Pos)
 
#define USB_OTG_DCTL_CGINAK   USB_OTG_DCTL_CGINAK_Msk
 
#define USB_OTG_DCTL_SGONAK_Pos   (9U)
 
#define USB_OTG_DCTL_SGONAK_Msk   (0x1UL << USB_OTG_DCTL_SGONAK_Pos)
 
#define USB_OTG_DCTL_SGONAK   USB_OTG_DCTL_SGONAK_Msk
 
#define USB_OTG_DCTL_CGONAK_Pos   (10U)
 
#define USB_OTG_DCTL_CGONAK_Msk   (0x1UL << USB_OTG_DCTL_CGONAK_Pos)
 
#define USB_OTG_DCTL_CGONAK   USB_OTG_DCTL_CGONAK_Msk
 
#define USB_OTG_DCTL_POPRGDNE_Pos   (11U)
 
#define USB_OTG_DCTL_POPRGDNE_Msk   (0x1UL << USB_OTG_DCTL_POPRGDNE_Pos)
 
#define USB_OTG_DCTL_POPRGDNE   USB_OTG_DCTL_POPRGDNE_Msk
 
#define USB_OTG_DSTS_SUSPSTS_Pos   (0U)
 
#define USB_OTG_DSTS_SUSPSTS_Msk   (0x1UL << USB_OTG_DSTS_SUSPSTS_Pos)
 
#define USB_OTG_DSTS_SUSPSTS   USB_OTG_DSTS_SUSPSTS_Msk
 
#define USB_OTG_DSTS_ENUMSPD_Pos   (1U)
 
#define USB_OTG_DSTS_ENUMSPD_Msk   (0x3UL << USB_OTG_DSTS_ENUMSPD_Pos)
 
#define USB_OTG_DSTS_ENUMSPD   USB_OTG_DSTS_ENUMSPD_Msk
 
#define USB_OTG_DSTS_ENUMSPD_0   (0x1UL << USB_OTG_DSTS_ENUMSPD_Pos)
 
#define USB_OTG_DSTS_ENUMSPD_1   (0x2UL << USB_OTG_DSTS_ENUMSPD_Pos)
 
#define USB_OTG_DSTS_EERR_Pos   (3U)
 
#define USB_OTG_DSTS_EERR_Msk   (0x1UL << USB_OTG_DSTS_EERR_Pos)
 
#define USB_OTG_DSTS_EERR   USB_OTG_DSTS_EERR_Msk
 
#define USB_OTG_DSTS_FNSOF_Pos   (8U)
 
#define USB_OTG_DSTS_FNSOF_Msk   (0x3FFFUL << USB_OTG_DSTS_FNSOF_Pos)
 
#define USB_OTG_DSTS_FNSOF   USB_OTG_DSTS_FNSOF_Msk
 
#define USB_OTG_DIEPMSK_XFRCM_Pos   (0U)
 
#define USB_OTG_DIEPMSK_XFRCM_Msk   (0x1UL << USB_OTG_DIEPMSK_XFRCM_Pos)
 
#define USB_OTG_DIEPMSK_XFRCM   USB_OTG_DIEPMSK_XFRCM_Msk
 
#define USB_OTG_DIEPMSK_EPDM_Pos   (1U)
 
#define USB_OTG_DIEPMSK_EPDM_Msk   (0x1UL << USB_OTG_DIEPMSK_EPDM_Pos)
 
#define USB_OTG_DIEPMSK_EPDM   USB_OTG_DIEPMSK_EPDM_Msk
 
#define USB_OTG_DIEPMSK_TOM_Pos   (3U)
 
#define USB_OTG_DIEPMSK_TOM_Msk   (0x1UL << USB_OTG_DIEPMSK_TOM_Pos)
 
#define USB_OTG_DIEPMSK_TOM   USB_OTG_DIEPMSK_TOM_Msk
 
#define USB_OTG_DIEPMSK_ITTXFEMSK_Pos   (4U)
 
#define USB_OTG_DIEPMSK_ITTXFEMSK_Msk   (0x1UL << USB_OTG_DIEPMSK_ITTXFEMSK_Pos)
 
#define USB_OTG_DIEPMSK_ITTXFEMSK   USB_OTG_DIEPMSK_ITTXFEMSK_Msk
 
#define USB_OTG_DIEPMSK_INEPNMM_Pos   (5U)
 
#define USB_OTG_DIEPMSK_INEPNMM_Msk   (0x1UL << USB_OTG_DIEPMSK_INEPNMM_Pos)
 
#define USB_OTG_DIEPMSK_INEPNMM   USB_OTG_DIEPMSK_INEPNMM_Msk
 
#define USB_OTG_DIEPMSK_INEPNEM_Pos   (6U)
 
#define USB_OTG_DIEPMSK_INEPNEM_Msk   (0x1UL << USB_OTG_DIEPMSK_INEPNEM_Pos)
 
#define USB_OTG_DIEPMSK_INEPNEM   USB_OTG_DIEPMSK_INEPNEM_Msk
 
#define USB_OTG_DIEPMSK_TXFURM_Pos   (8U)
 
#define USB_OTG_DIEPMSK_TXFURM_Msk   (0x1UL << USB_OTG_DIEPMSK_TXFURM_Pos)
 
#define USB_OTG_DIEPMSK_TXFURM   USB_OTG_DIEPMSK_TXFURM_Msk
 
#define USB_OTG_DIEPMSK_BIM_Pos   (9U)
 
#define USB_OTG_DIEPMSK_BIM_Msk   (0x1UL << USB_OTG_DIEPMSK_BIM_Pos)
 
#define USB_OTG_DIEPMSK_BIM   USB_OTG_DIEPMSK_BIM_Msk
 
#define USB_OTG_DIEPEACHMSK1_XFRCM_Pos   USB_OTG_DIEPMSK_XFRCM_Pos
 
#define USB_OTG_DIEPEACHMSK1_XFRCM_Msk   USB_OTG_DIEPMSK_XFRCM_Msk
 
#define USB_OTG_DIEPEACHMSK1_XFRCM   USB_OTG_DIEPMSK_XFRCM
 
#define USB_OTG_DIEPEACHMSK1_EPDM_Pos   USB_OTG_DIEPMSK_EPDM_Pos
 
#define USB_OTG_DIEPEACHMSK1_EPDM_Msk   USB_OTG_DIEPMSK_EPDM_Msk
 
#define USB_OTG_DIEPEACHMSK1_EPDM   USB_OTG_DIEPMSK_EPDM
 
#define USB_OTG_DIEPEACHMSK1_TOM_Pos   USB_OTG_DIEPMSK_TOM_Pos
 
#define USB_OTG_DIEPEACHMSK1_TOM_Msk   USB_OTG_DIEPMSK_TOM_Msk
 
#define USB_OTG_DIEPEACHMSK1_TOM   USB_OTG_DIEPMSK_TOM
 
#define USB_OTG_DIEPEACHMSK1_ITTXFEMSK_Pos   USB_OTG_DIEPMSK_ITTXFEMSK_Pos
 
#define USB_OTG_DIEPEACHMSK1_ITTXFEMSK_Msk   USB_OTG_DIEPMSK_ITTXFEMSK_Msk
 
#define USB_OTG_DIEPEACHMSK1_ITTXFEMSK   USB_OTG_DIEPMSK_ITTXFEMSK
 
#define USB_OTG_DIEPEACHMSK1_INEPNMM_Pos   USB_OTG_DIEPMSK_INEPNMM_Pos
 
#define USB_OTG_DIEPEACHMSK1_INEPNMM_Msk   USB_OTG_DIEPMSK_INEPNMM_Msk
 
#define USB_OTG_DIEPEACHMSK1_INEPNMM   USB_OTG_DIEPMSK_INEPNMM
 
#define USB_OTG_DIEPEACHMSK1_INEPNEM_Pos   USB_OTG_DIEPMSK_INEPNEM_Pos
 
#define USB_OTG_DIEPEACHMSK1_INEPNEM_Msk   USB_OTG_DIEPMSK_INEPNEM_Pos
 
#define USB_OTG_DIEPEACHMSK1_INEPNEM   USB_OTG_DIEPMSK_INEPNEM
 
#define USB_OTG_DIEPEACHMSK1_TXFURM_Pos   USB_OTG_DIEPMSK_TXFURM_Pos
 
#define USB_OTG_DIEPEACHMSK1_TXFURM_Msk   USB_OTG_DIEPMSK_TXFURM_Msk
 
#define USB_OTG_DIEPEACHMSK1_TXFURM   USB_OTG_DIEPMSK_TXFURM
 
#define USB_OTG_DIEPEACHMSK1_BIM_Pos   USB_OTG_DIEPMSK_BIM_Pos
 
#define USB_OTG_DIEPEACHMSK1_BIM_Msk   USB_OTG_DIEPMSK_BIM_Msk
 
#define USB_OTG_DIEPEACHMSK1_BIM   USB_OTG_DIEPMSK_BIM
 
#define USB_OTG_DIEPEACHMSK1_NAKM_Pos   (13U)
 
#define USB_OTG_DIEPEACHMSK1_NAKM_Msk   (0x1UL << USB_OTG_DIEPEACHMSK1_NAKM_Pos)
 
#define USB_OTG_DIEPEACHMSK1_NAKM   USB_OTG_DIEPEACHMSK1_NAKM_Msk
 
#define USB_OTG_DOEPMSK_XFRCM_Pos   (0U)
 
#define USB_OTG_DOEPMSK_XFRCM_Msk   (0x1UL << USB_OTG_DOEPMSK_XFRCM_Pos)
 
#define USB_OTG_DOEPMSK_XFRCM   USB_OTG_DOEPMSK_XFRCM_Msk
 
#define USB_OTG_DOEPMSK_EPDM_Pos   (1U)
 
#define USB_OTG_DOEPMSK_EPDM_Msk   (0x1UL << USB_OTG_DOEPMSK_EPDM_Pos)
 
#define USB_OTG_DOEPMSK_EPDM   USB_OTG_DOEPMSK_EPDM_Msk
 
#define USB_OTG_DOEPMSK_STUPM_Pos   (3U)
 
#define USB_OTG_DOEPMSK_STUPM_Msk   (0x1UL << USB_OTG_DOEPMSK_STUPM_Pos)
 
#define USB_OTG_DOEPMSK_STUPM   USB_OTG_DOEPMSK_STUPM_Msk
 
#define USB_OTG_DOEPMSK_OTEPDM_Pos   (4U)
 
#define USB_OTG_DOEPMSK_OTEPDM_Msk   (0x1UL << USB_OTG_DOEPMSK_OTEPDM_Pos)
 
#define USB_OTG_DOEPMSK_OTEPDM   USB_OTG_DOEPMSK_OTEPDM_Msk
 
#define USB_OTG_DOEPMSK_B2BSTUP_Pos   (6U)
 
#define USB_OTG_DOEPMSK_B2BSTUP_Msk   (0x1UL << USB_OTG_DOEPMSK_B2BSTUP_Pos)
 
#define USB_OTG_DOEPMSK_B2BSTUP   USB_OTG_DOEPMSK_B2BSTUP_Msk
 
#define USB_OTG_DOEPMSK_OPEM_Pos   (8U)
 
#define USB_OTG_DOEPMSK_OPEM_Msk   (0x1UL << USB_OTG_DOEPMSK_OPEM_Pos)
 
#define USB_OTG_DOEPMSK_OPEM   USB_OTG_DOEPMSK_OPEM_Msk
 
#define USB_OTG_DOEPMSK_BOIM_Pos   (9U)
 
#define USB_OTG_DOEPMSK_BOIM_Msk   (0x1UL << USB_OTG_DOEPMSK_BOIM_Pos)
 
#define USB_OTG_DOEPMSK_BOIM   USB_OTG_DOEPMSK_BOIM_Msk
 
#define USB_OTG_DOEPEACHMSK1_XFRCM_Pos   USB_OTG_DOEPMSK_XFRCM_Pos
 
#define USB_OTG_DOEPEACHMSK1_XFRCM_Msk   USB_OTG_DOEPMSK_XFRCM_Msk
 
#define USB_OTG_DOEPEACHMSK1_XFRCM   USB_OTG_DOEPMSK_XFRCM
 
#define USB_OTG_DOEPEACHMSK1_EPDM_Pos   USB_OTG_DOEPMSK_EPDM_Pos
 
#define USB_OTG_DOEPEACHMSK1_EPDM_Msk   USB_OTG_DOEPMSK_EPDM_Msk
 
#define USB_OTG_DOEPEACHMSK1_EPDM   USB_OTG_DOEPMSK_EPDM
 
#define USB_OTG_DOEPEACHMSK1_TOM_Pos   USB_OTG_DOEPMSK_STUPM_Pos
 
#define USB_OTG_DOEPEACHMSK1_TOM_Msk   USB_OTG_DOEPMSK_STUPM_Msk
 
#define USB_OTG_DOEPEACHMSK1_TOM   USB_OTG_DOEPMSK_STUPM
 
#define USB_OTG_DOEPEACHMSK1_ITTXFEMSK_Pos   USB_OTG_DOEPMSK_OTEPDM_Pos
 
#define USB_OTG_DOEPEACHMSK1_ITTXFEMSK_Msk   USB_OTG_DOEPMSK_OTEPDM_Msk
 
#define USB_OTG_DOEPEACHMSK1_ITTXFEMSK   USB_OTG_DOEPMSK_OTEPDM
 
#define USB_OTG_DOEPEACHMSK1_INEPNMM_Pos   (5U)
 
#define USB_OTG_DOEPEACHMSK1_INEPNMM_Msk   (0x1UL << USB_OTG_DOEPEACHMSK1_INEPNMM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_INEPNMM   USB_OTG_DOEPEACHMSK1_INEPNMM_Msk
 
#define USB_OTG_DOEPEACHMSK1_INEPNEM_Pos   USB_OTG_DOEPMSK_B2BSTUP_Pos
 
#define USB_OTG_DOEPEACHMSK1_INEPNEM_Msk   USB_OTG_DOEPMSK_B2BSTUP_Msk
 
#define USB_OTG_DOEPEACHMSK1_INEPNEM   USB_OTG_DOEPMSK_B2BSTUP
 
#define USB_OTG_DOEPEACHMSK1_TXFURM_Pos   USB_OTG_DOEPMSK_OPEM_Pos
 
#define USB_OTG_DOEPEACHMSK1_TXFURM_Msk   USB_OTG_DOEPMSK_OPEM_Msk
 
#define USB_OTG_DOEPEACHMSK1_TXFURM   USB_OTG_DOEPMSK_OPEM
 
#define USB_OTG_DOEPEACHMSK1_BIM_Pos   USB_OTG_DOEPMSK_BOIM_Pos
 
#define USB_OTG_DOEPEACHMSK1_BIM_Msk   USB_OTG_DOEPMSK_BOIM_Msk
 
#define USB_OTG_DOEPEACHMSK1_BIM   USB_OTG_DOEPMSK_BOIM
 
#define USB_OTG_DOEPEACHMSK1_BERRM_Pos   (12U)
 
#define USB_OTG_DOEPEACHMSK1_BERRM_Msk   (0x1UL << USB_OTG_DOEPEACHMSK1_BERRM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_BERRM   USB_OTG_DOEPEACHMSK1_BERRM_Msk
 
#define USB_OTG_DOEPEACHMSK1_NAKM_Pos   (13U)
 
#define USB_OTG_DOEPEACHMSK1_NAKM_Msk   (0x1UL << USB_OTG_DOEPEACHMSK1_NAKM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_NAKM   USB_OTG_DOEPEACHMSK1_NAKM_Msk
 
#define USB_OTG_DOEPEACHMSK1_NYETM_Pos   (14U)
 
#define USB_OTG_DOEPEACHMSK1_NYETM_Msk   (0x1UL << USB_OTG_DOEPEACHMSK1_NYETM_Pos)
 
#define USB_OTG_DOEPEACHMSK1_NYETM   USB_OTG_DOEPEACHMSK1_NYETM_Msk
 
#define USB_OTG_DAINT_IEPINT_Pos   (0U)
 
#define USB_OTG_DAINT_IEPINT_Msk   (0xFFFFUL << USB_OTG_DAINT_IEPINT_Pos)
 
#define USB_OTG_DAINT_IEPINT   USB_OTG_DAINT_IEPINT_Msk
 
#define USB_OTG_DAINT_OEPINT_Pos   (16U)
 
#define USB_OTG_DAINT_OEPINT_Msk   (0xFFFFUL << USB_OTG_DAINT_OEPINT_Pos)
 
#define USB_OTG_DAINT_OEPINT   USB_OTG_DAINT_OEPINT_Msk
 
#define USB_OTG_DAINTMSK_IEPM_Pos   (0U)
 
#define USB_OTG_DAINTMSK_IEPM_Msk   (0xFFFFUL << USB_OTG_DAINTMSK_IEPM_Pos)
 
#define USB_OTG_DAINTMSK_IEPM   USB_OTG_DAINTMSK_IEPM_Msk
 
#define USB_OTG_DAINTMSK_OEPM_Pos   (16U)
 
#define USB_OTG_DAINTMSK_OEPM_Msk   (0xFFFFUL << USB_OTG_DAINTMSK_OEPM_Pos)
 
#define USB_OTG_DAINTMSK_OEPM   USB_OTG_DAINTMSK_OEPM_Msk
 
#define USB_OTG_DVBUSDIS_VBUSDT_Pos   (0U)
 
#define USB_OTG_DVBUSDIS_VBUSDT_Msk   (0xFFFFUL << USB_OTG_DVBUSDIS_VBUSDT_Pos)
 
#define USB_OTG_DVBUSDIS_VBUSDT   USB_OTG_DVBUSDIS_VBUSDT_Msk
 
#define USB_OTG_DVBUSPULSE_DVBUSP_Pos   (0U)
 
#define USB_OTG_DVBUSPULSE_DVBUSP_Msk   (0xFFFUL << USB_OTG_DVBUSPULSE_DVBUSP_Pos)
 
#define USB_OTG_DVBUSPULSE_DVBUSP   USB_OTG_DVBUSPULSE_DVBUSP_Msk
 
#define USB_OTG_DTHRCTL_NONISOTHREN_Pos   (0U)
 
#define USB_OTG_DTHRCTL_NONISOTHREN_Msk   (0x1UL << USB_OTG_DTHRCTL_NONISOTHREN_Pos)
 
#define USB_OTG_DTHRCTL_NONISOTHREN   USB_OTG_DTHRCTL_NONISOTHREN_Msk
 
#define USB_OTG_DTHRCTL_ISOTHREN_Pos   (1U)
 
#define USB_OTG_DTHRCTL_ISOTHREN_Msk   (0x1UL << USB_OTG_DTHRCTL_ISOTHREN_Pos)
 
#define USB_OTG_DTHRCTL_ISOTHREN   USB_OTG_DTHRCTL_ISOTHREN_Msk
 
#define USB_OTG_DTHRCTL_TXTHRLEN_Pos   (2U)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_Msk   (0x1FFUL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN   USB_OTG_DTHRCTL_TXTHRLEN_Msk
 
#define USB_OTG_DTHRCTL_TXTHRLEN_0   (0x001UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_1   (0x002UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_2   (0x004UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_3   (0x008UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_4   (0x010UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_5   (0x020UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_6   (0x040UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_7   (0x080UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_TXTHRLEN_8   (0x100UL << USB_OTG_DTHRCTL_TXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHREN_Pos   (16U)
 
#define USB_OTG_DTHRCTL_RXTHREN_Msk   (0x1UL << USB_OTG_DTHRCTL_RXTHREN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHREN   USB_OTG_DTHRCTL_RXTHREN_Msk
 
#define USB_OTG_DTHRCTL_RXTHRLEN_Pos   (17U)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_Msk   (0x1FFUL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN   USB_OTG_DTHRCTL_RXTHRLEN_Msk
 
#define USB_OTG_DTHRCTL_RXTHRLEN_0   (0x001UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_1   (0x002UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_2   (0x004UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_3   (0x008UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_4   (0x010UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_5   (0x020UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_6   (0x040UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_7   (0x080UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_RXTHRLEN_8   (0x100UL << USB_OTG_DTHRCTL_RXTHRLEN_Pos)
 
#define USB_OTG_DTHRCTL_ARPEN_Pos   (27U)
 
#define USB_OTG_DTHRCTL_ARPEN_Msk   (0x1UL << USB_OTG_DTHRCTL_ARPEN_Pos)
 
#define USB_OTG_DTHRCTL_ARPEN   USB_OTG_DTHRCTL_ARPEN_Msk
 
#define USB_OTG_DIEPEMPMSK_INEPTXFEM_Pos   (0U)
 
#define USB_OTG_DIEPEMPMSK_INEPTXFEM_Msk   (0xFFFFUL << USB_OTG_DIEPEMPMSK_INEPTXFEM_Pos)
 
#define USB_OTG_DIEPEMPMSK_INEPTXFEM   USB_OTG_DIEPEMPMSK_INEPTXFEM_Msk
 
#define USB_OTG_DEACHINT_IEP1INT_Pos   (1U)
 
#define USB_OTG_DEACHINT_IEP1INT_Msk   (0x1UL << USB_OTG_DEACHINT_IEP1INT_Pos)
 
#define USB_OTG_DEACHINT_IEP1INT   USB_OTG_DEACHINT_IEP1INT_Msk
 
#define USB_OTG_DEACHINT_OEP1INT_Pos   (17U)
 
#define USB_OTG_DEACHINT_OEP1INT_Msk   (0x1UL << USB_OTG_DEACHINT_OEP1INT_Pos)
 
#define USB_OTG_DEACHINT_OEP1INT   USB_OTG_DEACHINT_OEP1INT_Msk
 
#define USB_OTG_DEACHINTMSK_IEP1INTM_Pos   (1U)
 
#define USB_OTG_DEACHINTMSK_IEP1INTM_Msk   (0x1UL << USB_OTG_DEACHINTMSK_IEP1INTM_Pos)
 
#define USB_OTG_DEACHINTMSK_IEP1INTM   USB_OTG_DEACHINTMSK_IEP1INTM_Msk
 
#define USB_OTG_DEACHINTMSK_OEP1INTM_Pos   (17U)
 
#define USB_OTG_DEACHINTMSK_OEP1INTM_Msk   (0x1UL << USB_OTG_DEACHINTMSK_OEP1INTM_Pos)
 
#define USB_OTG_DEACHINTMSK_OEP1INTM   USB_OTG_DEACHINTMSK_OEP1INTM_Msk
 
#define USB_OTG_DIEPCTL_MPSIZ_Pos   (0U)
 
#define USB_OTG_DIEPCTL_MPSIZ_Msk   (0x7FFUL << USB_OTG_DIEPCTL_MPSIZ_Pos)
 
#define USB_OTG_DIEPCTL_MPSIZ   USB_OTG_DIEPCTL_MPSIZ_Msk
 
#define USB_OTG_DIEPCTL_USBAEP_Pos   (15U)
 
#define USB_OTG_DIEPCTL_USBAEP_Msk   (0x1UL << USB_OTG_DIEPCTL_USBAEP_Pos)
 
#define USB_OTG_DIEPCTL_USBAEP   USB_OTG_DIEPCTL_USBAEP_Msk
 
#define USB_OTG_DIEPCTL_EONUM_DPID_Pos   (16U)
 
#define USB_OTG_DIEPCTL_EONUM_DPID_Msk   (0x1UL << USB_OTG_DIEPCTL_EONUM_DPID_Pos)
 
#define USB_OTG_DIEPCTL_EONUM_DPID   USB_OTG_DIEPCTL_EONUM_DPID_Msk
 
#define USB_OTG_DIEPCTL_NAKSTS_Pos   (17U)
 
#define USB_OTG_DIEPCTL_NAKSTS_Msk   (0x1UL << USB_OTG_DIEPCTL_NAKSTS_Pos)
 
#define USB_OTG_DIEPCTL_NAKSTS   USB_OTG_DIEPCTL_NAKSTS_Msk
 
#define USB_OTG_DIEPCTL_EPTYP_Pos   (18U)
 
#define USB_OTG_DIEPCTL_EPTYP_Msk   (0x3UL << USB_OTG_DIEPCTL_EPTYP_Pos)
 
#define USB_OTG_DIEPCTL_EPTYP   USB_OTG_DIEPCTL_EPTYP_Msk
 
#define USB_OTG_DIEPCTL_EPTYP_0   (0x1UL << USB_OTG_DIEPCTL_EPTYP_Pos)
 
#define USB_OTG_DIEPCTL_EPTYP_1   (0x2UL << USB_OTG_DIEPCTL_EPTYP_Pos)
 
#define USB_OTG_DIEPCTL_STALL_Pos   (21U)
 
#define USB_OTG_DIEPCTL_STALL_Msk   (0x1UL << USB_OTG_DIEPCTL_STALL_Pos)
 
#define USB_OTG_DIEPCTL_STALL   USB_OTG_DIEPCTL_STALL_Msk
 
#define USB_OTG_DIEPCTL_TXFNUM_Pos   (22U)
 
#define USB_OTG_DIEPCTL_TXFNUM_Msk   (0xFUL << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM   USB_OTG_DIEPCTL_TXFNUM_Msk
 
#define USB_OTG_DIEPCTL_TXFNUM_0   (0x1UL << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM_1   (0x2UL << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM_2   (0x4UL << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_TXFNUM_3   (0x8UL << USB_OTG_DIEPCTL_TXFNUM_Pos)
 
#define USB_OTG_DIEPCTL_CNAK_Pos   (26U)
 
#define USB_OTG_DIEPCTL_CNAK_Msk   (0x1UL << USB_OTG_DIEPCTL_CNAK_Pos)
 
#define USB_OTG_DIEPCTL_CNAK   USB_OTG_DIEPCTL_CNAK_Msk
 
#define USB_OTG_DIEPCTL_SNAK_Pos   (27U)
 
#define USB_OTG_DIEPCTL_SNAK_Msk   (0x1UL << USB_OTG_DIEPCTL_SNAK_Pos)
 
#define USB_OTG_DIEPCTL_SNAK   USB_OTG_DIEPCTL_SNAK_Msk
 
#define USB_OTG_DIEPCTL_SD0PID_SEVNFRM_Pos   (28U)
 
#define USB_OTG_DIEPCTL_SD0PID_SEVNFRM_Msk   (0x1UL << USB_OTG_DIEPCTL_SD0PID_SEVNFRM_Pos)
 
#define USB_OTG_DIEPCTL_SD0PID_SEVNFRM   USB_OTG_DIEPCTL_SD0PID_SEVNFRM_Msk
 
#define USB_OTG_DIEPCTL_SODDFRM_Pos   (29U)
 
#define USB_OTG_DIEPCTL_SODDFRM_Msk   (0x1UL << USB_OTG_DIEPCTL_SODDFRM_Pos)
 
#define USB_OTG_DIEPCTL_SODDFRM   USB_OTG_DIEPCTL_SODDFRM_Msk
 
#define USB_OTG_DIEPCTL_EPDIS_Pos   (30U)
 
#define USB_OTG_DIEPCTL_EPDIS_Msk   (0x1UL << USB_OTG_DIEPCTL_EPDIS_Pos)
 
#define USB_OTG_DIEPCTL_EPDIS   USB_OTG_DIEPCTL_EPDIS_Msk
 
#define USB_OTG_DIEPCTL_EPENA_Pos   (31U)
 
#define USB_OTG_DIEPCTL_EPENA_Msk   (0x1UL << USB_OTG_DIEPCTL_EPENA_Pos)
 
#define USB_OTG_DIEPCTL_EPENA   USB_OTG_DIEPCTL_EPENA_Msk
 
#define USB_OTG_DIEPINT_XFRC_Pos   (0U)
 
#define USB_OTG_DIEPINT_XFRC_Msk   (0x1UL << USB_OTG_DIEPINT_XFRC_Pos)
 
#define USB_OTG_DIEPINT_XFRC   USB_OTG_DIEPINT_XFRC_Msk
 
#define USB_OTG_DIEPINT_EPDISD_Pos   (1U)
 
#define USB_OTG_DIEPINT_EPDISD_Msk   (0x1UL << USB_OTG_DIEPINT_EPDISD_Pos)
 
#define USB_OTG_DIEPINT_EPDISD   USB_OTG_DIEPINT_EPDISD_Msk
 
#define USB_OTG_DIEPINT_TOC_Pos   (3U)
 
#define USB_OTG_DIEPINT_TOC_Msk   (0x1UL << USB_OTG_DIEPINT_TOC_Pos)
 
#define USB_OTG_DIEPINT_TOC   USB_OTG_DIEPINT_TOC_Msk
 
#define USB_OTG_DIEPINT_ITTXFE_Pos   (4U)
 
#define USB_OTG_DIEPINT_ITTXFE_Msk   (0x1UL << USB_OTG_DIEPINT_ITTXFE_Pos)
 
#define USB_OTG_DIEPINT_ITTXFE   USB_OTG_DIEPINT_ITTXFE_Msk
 
#define USB_OTG_DIEPINT_INEPNE_Pos   (6U)
 
#define USB_OTG_DIEPINT_INEPNE_Msk   (0x1UL << USB_OTG_DIEPINT_INEPNE_Pos)
 
#define USB_OTG_DIEPINT_INEPNE   USB_OTG_DIEPINT_INEPNE_Msk
 
#define USB_OTG_DIEPINT_TXFE_Pos   (7U)
 
#define USB_OTG_DIEPINT_TXFE_Msk   (0x1UL << USB_OTG_DIEPINT_TXFE_Pos)
 
#define USB_OTG_DIEPINT_TXFE   USB_OTG_DIEPINT_TXFE_Msk
 
#define USB_OTG_DIEPINT_TXFIFOUDRN_Pos   (8U)
 
#define USB_OTG_DIEPINT_TXFIFOUDRN_Msk   (0x1UL << USB_OTG_DIEPINT_TXFIFOUDRN_Pos)
 
#define USB_OTG_DIEPINT_TXFIFOUDRN   USB_OTG_DIEPINT_TXFIFOUDRN_Msk
 
#define USB_OTG_DIEPINT_BNA_Pos   (9U)
 
#define USB_OTG_DIEPINT_BNA_Msk   (0x1UL << USB_OTG_DIEPINT_BNA_Pos)
 
#define USB_OTG_DIEPINT_BNA   USB_OTG_DIEPINT_BNA_Msk
 
#define USB_OTG_DIEPINT_PKTDRPSTS_Pos   (11U)
 
#define USB_OTG_DIEPINT_PKTDRPSTS_Msk   (0x1UL << USB_OTG_DIEPINT_PKTDRPSTS_Pos)
 
#define USB_OTG_DIEPINT_PKTDRPSTS   USB_OTG_DIEPINT_PKTDRPSTS_Msk
 
#define USB_OTG_DIEPINT_BERR_Pos   (12U)
 
#define USB_OTG_DIEPINT_BERR_Msk   (0x1UL << USB_OTG_DIEPINT_BERR_Pos)
 
#define USB_OTG_DIEPINT_BERR   USB_OTG_DIEPINT_BERR_Msk
 
#define USB_OTG_DIEPINT_NAK_Pos   (13U)
 
#define USB_OTG_DIEPINT_NAK_Msk   (0x1UL << USB_OTG_DIEPINT_NAK_Pos)
 
#define USB_OTG_DIEPINT_NAK   USB_OTG_DIEPINT_NAK_Msk
 
#define USB_OTG_DIEPTSIZ_XFRSIZ_Pos   (0U)
 
#define USB_OTG_DIEPTSIZ_XFRSIZ_Msk   (0x7FFFFUL << USB_OTG_DIEPTSIZ_XFRSIZ_Pos)
 
#define USB_OTG_DIEPTSIZ_XFRSIZ   USB_OTG_DIEPTSIZ_XFRSIZ_Msk
 
#define USB_OTG_DIEPTSIZ_PKTCNT_Pos   (19U)
 
#define USB_OTG_DIEPTSIZ_PKTCNT_Msk   (0x3FFUL << USB_OTG_DIEPTSIZ_PKTCNT_Pos)
 
#define USB_OTG_DIEPTSIZ_PKTCNT   USB_OTG_DIEPTSIZ_PKTCNT_Msk
 
#define USB_OTG_DIEPTSIZ_MULCNT_Pos   (29U)
 
#define USB_OTG_DIEPTSIZ_MULCNT_Msk   (0x3UL << USB_OTG_DIEPTSIZ_MULCNT_Pos)
 
#define USB_OTG_DIEPTSIZ_MULCNT   USB_OTG_DIEPTSIZ_MULCNT_Msk
 
#define USB_OTG_DIEPDMA_DMAADDR_Pos   (0U)
 
#define USB_OTG_DIEPDMA_DMAADDR_Msk   (0xFFFFFFFFUL << USB_OTG_DIEPDMA_DMAADDR_Pos)
 
#define USB_OTG_DIEPDMA_DMAADDR   USB_OTG_DIEPDMA_DMAADDR_Msk
 
#define USB_OTG_DTXFSTS_INEPTFSAV_Pos   (0U)
 
#define USB_OTG_DTXFSTS_INEPTFSAV_Msk   (0xFFFFUL << USB_OTG_DTXFSTS_INEPTFSAV_Pos)
 
#define USB_OTG_DTXFSTS_INEPTFSAV   USB_OTG_DTXFSTS_INEPTFSAV_Msk
 
#define USB_OTG_DOEPCTL_MPSIZ_Pos   (0U)
 
#define USB_OTG_DOEPCTL_MPSIZ_Msk   (0x7FFUL << USB_OTG_DOEPCTL_MPSIZ_Pos)
 
#define USB_OTG_DOEPCTL_MPSIZ   USB_OTG_DOEPCTL_MPSIZ_Msk /*!< Maximum packet size */
 
#define USB_OTG_DOEPCTL_USBAEP_Pos   (15U)
 
#define USB_OTG_DOEPCTL_USBAEP_Msk   (0x1UL << USB_OTG_DOEPCTL_USBAEP_Pos)
 
#define USB_OTG_DOEPCTL_USBAEP   USB_OTG_DOEPCTL_USBAEP_Msk
 
#define USB_OTG_DOEPCTL_NAKSTS_Pos   (17U)
 
#define USB_OTG_DOEPCTL_NAKSTS_Msk   (0x1UL << USB_OTG_DOEPCTL_NAKSTS_Pos)
 
#define USB_OTG_DOEPCTL_NAKSTS   USB_OTG_DOEPCTL_NAKSTS_Msk
 
#define USB_OTG_DOEPCTL_SD0PID_SEVNFRM_Pos   (28U)
 
#define USB_OTG_DOEPCTL_SD0PID_SEVNFRM_Msk   (0x1UL << USB_OTG_DOEPCTL_SD0PID_SEVNFRM_Pos)
 
#define USB_OTG_DOEPCTL_SD0PID_SEVNFRM   USB_OTG_DOEPCTL_SD0PID_SEVNFRM_Msk
 
#define USB_OTG_DOEPCTL_SODDFRM_Pos   (29U)
 
#define USB_OTG_DOEPCTL_SODDFRM_Msk   (0x1UL << USB_OTG_DOEPCTL_SODDFRM_Pos)
 
#define USB_OTG_DOEPCTL_SODDFRM   USB_OTG_DOEPCTL_SODDFRM_Msk
 
#define USB_OTG_DOEPCTL_EPTYP_Pos   (18U)
 
#define USB_OTG_DOEPCTL_EPTYP_Msk   (0x3UL << USB_OTG_DOEPCTL_EPTYP_Pos)
 
#define USB_OTG_DOEPCTL_EPTYP   USB_OTG_DOEPCTL_EPTYP_Msk
 
#define USB_OTG_DOEPCTL_EPTYP_0   (0x1UL << USB_OTG_DOEPCTL_EPTYP_Pos)
 
#define USB_OTG_DOEPCTL_EPTYP_1   (0x2UL << USB_OTG_DOEPCTL_EPTYP_Pos)
 
#define USB_OTG_DOEPCTL_SNPM_Pos   (20U)
 
#define USB_OTG_DOEPCTL_SNPM_Msk   (0x1UL << USB_OTG_DOEPCTL_SNPM_Pos)
 
#define USB_OTG_DOEPCTL_SNPM   USB_OTG_DOEPCTL_SNPM_Msk
 
#define USB_OTG_DOEPCTL_STALL_Pos   (21U)
 
#define USB_OTG_DOEPCTL_STALL_Msk   (0x1UL << USB_OTG_DOEPCTL_STALL_Pos)
 
#define USB_OTG_DOEPCTL_STALL   USB_OTG_DOEPCTL_STALL_Msk
 
#define USB_OTG_DOEPCTL_CNAK_Pos   (26U)
 
#define USB_OTG_DOEPCTL_CNAK_Msk   (0x1UL << USB_OTG_DOEPCTL_CNAK_Pos)
 
#define USB_OTG_DOEPCTL_CNAK   USB_OTG_DOEPCTL_CNAK_Msk
 
#define USB_OTG_DOEPCTL_SNAK_Pos   (27U)
 
#define USB_OTG_DOEPCTL_SNAK_Msk   (0x1UL << USB_OTG_DOEPCTL_SNAK_Pos)
 
#define USB_OTG_DOEPCTL_SNAK   USB_OTG_DOEPCTL_SNAK_Msk
 
#define USB_OTG_DOEPCTL_EPDIS_Pos   (30U)
 
#define USB_OTG_DOEPCTL_EPDIS_Msk   (0x1UL << USB_OTG_DOEPCTL_EPDIS_Pos)
 
#define USB_OTG_DOEPCTL_EPDIS   USB_OTG_DOEPCTL_EPDIS_Msk
 
#define USB_OTG_DOEPCTL_EPENA_Pos   (31U)
 
#define USB_OTG_DOEPCTL_EPENA_Msk   (0x1UL << USB_OTG_DOEPCTL_EPENA_Pos)
 
#define USB_OTG_DOEPCTL_EPENA   USB_OTG_DOEPCTL_EPENA_Msk
 
#define USB_OTG_DOEPINT_XFRC_Pos   (0U)
 
#define USB_OTG_DOEPINT_XFRC_Msk   (0x1UL << USB_OTG_DOEPINT_XFRC_Pos)
 
#define USB_OTG_DOEPINT_XFRC   USB_OTG_DOEPINT_XFRC_Msk
 
#define USB_OTG_DOEPINT_EPDISD_Pos   (1U)
 
#define USB_OTG_DOEPINT_EPDISD_Msk   (0x1UL << USB_OTG_DOEPINT_EPDISD_Pos)
 
#define USB_OTG_DOEPINT_EPDISD   USB_OTG_DOEPINT_EPDISD_Msk
 
#define USB_OTG_DOEPINT_STUP_Pos   (3U)
 
#define USB_OTG_DOEPINT_STUP_Msk   (0x1UL << USB_OTG_DOEPINT_STUP_Pos)
 
#define USB_OTG_DOEPINT_STUP   USB_OTG_DOEPINT_STUP_Msk
 
#define USB_OTG_DOEPINT_OTEPDIS_Pos   (4U)
 
#define USB_OTG_DOEPINT_OTEPDIS_Msk   (0x1UL << USB_OTG_DOEPINT_OTEPDIS_Pos)
 
#define USB_OTG_DOEPINT_OTEPDIS   USB_OTG_DOEPINT_OTEPDIS_Msk
 
#define USB_OTG_DOEPINT_B2BSTUP_Pos   (6U)
 
#define USB_OTG_DOEPINT_B2BSTUP_Msk   (0x1UL << USB_OTG_DOEPINT_B2BSTUP_Pos)
 
#define USB_OTG_DOEPINT_B2BSTUP   USB_OTG_DOEPINT_B2BSTUP_Msk
 
#define USB_OTG_DOEPINT_NYET_Pos   (14U)
 
#define USB_OTG_DOEPINT_NYET_Msk   (0x1UL << USB_OTG_DOEPINT_NYET_Pos)
 
#define USB_OTG_DOEPINT_NYET   USB_OTG_DOEPINT_NYET_Msk
 
#define USB_OTG_DOEPTSIZ_XFRSIZ_Pos   (0U)
 
#define USB_OTG_DOEPTSIZ_XFRSIZ_Msk   (0x7FFFFUL << USB_OTG_DOEPTSIZ_XFRSIZ_Pos)
 
#define USB_OTG_DOEPTSIZ_XFRSIZ   USB_OTG_DOEPTSIZ_XFRSIZ_Msk
 
#define USB_OTG_DOEPTSIZ_PKTCNT_Pos   (19U)
 
#define USB_OTG_DOEPTSIZ_PKTCNT_Msk   (0x3FFUL << USB_OTG_DOEPTSIZ_PKTCNT_Pos)
 
#define USB_OTG_DOEPTSIZ_PKTCNT   USB_OTG_DOEPTSIZ_PKTCNT_Msk
 
#define USB_OTG_DOEPTSIZ_STUPCNT_Pos   (29U)
 
#define USB_OTG_DOEPTSIZ_STUPCNT_Msk   (0x3UL << USB_OTG_DOEPTSIZ_STUPCNT_Pos)
 
#define USB_OTG_DOEPTSIZ_STUPCNT   USB_OTG_DOEPTSIZ_STUPCNT_Msk
 
#define USB_OTG_DOEPTSIZ_STUPCNT_0   (0x1UL << USB_OTG_DOEPTSIZ_STUPCNT_Pos)
 
#define USB_OTG_DOEPTSIZ_STUPCNT_1   (0x2UL << USB_OTG_DOEPTSIZ_STUPCNT_Pos)
 
#define USB_OTG_PCGCCTL_STPPCLK_Pos   (0U)
 
#define USB_OTG_PCGCCTL_STPPCLK_Msk   (0x1UL << USB_OTG_PCGCCTL_STPPCLK_Pos)
 
#define USB_OTG_PCGCCTL_STPPCLK   USB_OTG_PCGCCTL_STPPCLK_Msk
 
#define USB_OTG_PCGCCTL_GATEHCLK_Pos   (1U)
 
#define USB_OTG_PCGCCTL_GATEHCLK_Msk   (0x1UL << USB_OTG_PCGCCTL_GATEHCLK_Pos)
 
#define USB_OTG_PCGCCTL_GATEHCLK   USB_OTG_PCGCCTL_GATEHCLK_Msk
 
#define USB_OTG_PCGCCTL_PHYSUSP_Pos   (4U)
 
#define USB_OTG_PCGCCTL_PHYSUSP_Msk   (0x1UL << USB_OTG_PCGCCTL_PHYSUSP_Pos)
 
#define USB_OTG_PCGCCTL_PHYSUSP   USB_OTG_PCGCCTL_PHYSUSP_Msk
 
#define USB_OTG_PCGCCTL_STOPCLK_Pos   USB_OTG_PCGCCTL_STPPCLK_Pos
 
#define USB_OTG_PCGCCTL_STOPCLK_Msk   USB_OTG_PCGCCTL_STPPCLK_Msk
 
#define USB_OTG_PCGCCTL_STOPCLK   USB_OTG_PCGCCTL_STPPCLK
 
#define USB_OTG_PCGCCTL_GATECLK_Pos   USB_OTG_PCGCCTL_GATEHCLK_Pos
 
#define USB_OTG_PCGCCTL_GATECLK_Msk   USB_OTG_PCGCCTL_GATEHCLK_Msk
 
#define USB_OTG_PCGCCTL_GATECLK   USB_OTG_PCGCCTL_GATEHCLK
 
#define USB_OTG_PCGCR_STPPCLK_Pos   USB_OTG_PCGCCTL_STPPCLK_Pos
 
#define USB_OTG_PCGCR_STPPCLK_Msk   USB_OTG_PCGCCTL_STPPCLK_Msk
 
#define USB_OTG_PCGCR_STPPCLK   USB_OTG_PCGCCTL_STPPCLK
 
#define USB_OTG_PCGCR_GATEHCLK_Pos   USB_OTG_PCGCCTL_GATEHCLK_Pos
 
#define USB_OTG_PCGCR_GATEHCLK_Msk   USB_OTG_PCGCCTL_GATEHCLK_Msk
 
#define USB_OTG_PCGCR_GATEHCLK   USB_OTG_PCGCCTL_GATEHCLK
 
#define USB_OTG_PCGCR_PHYSUSP_Pos   USB_OTG_PCGCCTL_PHYSUSP_Pos
 
#define USB_OTG_PCGCR_PHYSUSP_Msk   USB_OTG_PCGCCTL_PHYSUSP_Msk
 
#define USB_OTG_PCGCR_PHYSUSP   USB_OTG_PCGCCTL_PHYSUSP
 
#define USB_OTG_GHWCFG3_LPMMode_Pos   (14U)
 
#define USB_OTG_GHWCFG3_LPMMode_Msk   (0x1UL << USB_OTG_GHWCFG3_LPMMode_Pos)
 
#define USB_OTG_GHWCFG3_LPMMode   USB_OTG_GHWCFG3_LPMMode_Msk /* LPM mode specified for Mode of Operation */
 
#define USB_OTG_HCSPLT_PRTADDR_Pos   (0U)
 
#define USB_OTG_HCSPLT_PRTADDR_Msk   (0x7FUL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR   USB_OTG_HCSPLT_PRTADDR_Msk
 
#define USB_OTG_HCSPLT_PRTADDR_0   (0x01UL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_1   (0x02UL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_2   (0x04UL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_3   (0x08UL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_4   (0x10UL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_5   (0x20UL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_PRTADDR_6   (0x40UL << USB_OTG_HCSPLT_PRTADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_Pos   (7U)
 
#define USB_OTG_HCSPLT_HUBADDR_Msk   (0x7FUL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR   USB_OTG_HCSPLT_HUBADDR_Msk
 
#define USB_OTG_HCSPLT_HUBADDR_0   (0x01UL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_1   (0x02UL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_2   (0x04UL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_3   (0x08UL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_4   (0x10UL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_5   (0x20UL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_HUBADDR_6   (0x40UL << USB_OTG_HCSPLT_HUBADDR_Pos)
 
#define USB_OTG_HCSPLT_XACTPOS_Pos   (14U)
 
#define USB_OTG_HCSPLT_XACTPOS_Msk   (0x3UL << USB_OTG_HCSPLT_XACTPOS_Pos)
 
#define USB_OTG_HCSPLT_XACTPOS   USB_OTG_HCSPLT_XACTPOS_Msk
 
#define USB_OTG_HCSPLT_XACTPOS_0   (0x1UL << USB_OTG_HCSPLT_XACTPOS_Pos)
 
#define USB_OTG_HCSPLT_XACTPOS_1   (0x2UL << USB_OTG_HCSPLT_XACTPOS_Pos)
 
#define USB_OTG_HCSPLT_COMPLSPLT_Pos   (16U)
 
#define USB_OTG_HCSPLT_COMPLSPLT_Msk   (0x1UL << USB_OTG_HCSPLT_COMPLSPLT_Pos)
 
#define USB_OTG_HCSPLT_COMPLSPLT   USB_OTG_HCSPLT_COMPLSPLT_Msk
 
#define USB_OTG_HCSPLT_SPLITEN_Pos   (31U)
 
#define USB_OTG_HCSPLT_SPLITEN_Msk   (0x1UL << USB_OTG_HCSPLT_SPLITEN_Pos)
 
#define USB_OTG_HCSPLT_SPLITEN   USB_OTG_HCSPLT_SPLITEN_Msk
 
#define IS_ADC_ALL_INSTANCE(INSTANCE)
 
#define IS_ADC_MULTIMODE_MASTER_INSTANCE(INSTANCE)   ((INSTANCE) == ADC1)
 
#define IS_ADC_COMMON_INSTANCE(INSTANCE)   ((INSTANCE) == ADC123_COMMON)
 
#define IS_CAN_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == CAN1)
 
#define IS_COMP_ALL_INSTANCE(INSTANCE)
 
#define IS_COMP_COMMON_INSTANCE(COMMON_INSTANCE)   ((COMMON_INSTANCE) == COMP12_COMMON)
 
#define IS_COMP_WINDOWMODE_INSTANCE(INSTANCE)   ((INSTANCE) == COMP2)
 
#define IS_CRC_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == CRC)
 
#define IS_DAC_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == DAC1)
 
#define IS_DFSDM_FILTER_ALL_INSTANCE(INSTANCE)
 
#define IS_DFSDM_CHANNEL_ALL_INSTANCE(INSTANCE)
 
#define IS_DMA_ALL_INSTANCE(INSTANCE)
 
#define IS_GPIO_ALL_INSTANCE(INSTANCE)
 
#define IS_GPIO_AF_INSTANCE(INSTANCE)   IS_GPIO_ALL_INSTANCE(INSTANCE)
 
#define IS_GPIO_LOCK_INSTANCE(INSTANCE)   IS_GPIO_ALL_INSTANCE(INSTANCE)
 
#define IS_I2C_ALL_INSTANCE(INSTANCE)
 
#define IS_I2C_WAKEUP_FROMSTOP_INSTANCE(INSTANCE)   IS_I2C_ALL_INSTANCE(INSTANCE)
 
#define IS_HCD_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == USB_OTG_FS)
 
#define IS_OPAMP_ALL_INSTANCE(INSTANCE)
 
#define IS_OPAMP_COMMON_INSTANCE(COMMON_INSTANCE)   ((COMMON_INSTANCE) == OPAMP12_COMMON)
 
#define IS_PCD_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == USB_OTG_FS)
 
#define IS_QSPI_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == QUADSPI)
 
#define IS_RNG_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == RNG)
 
#define IS_RTC_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == RTC)
 
#define IS_SAI_ALL_INSTANCE(INSTANCE)
 
#define IS_SDMMC_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == SDMMC1)
 
#define IS_SMBUS_ALL_INSTANCE(INSTANCE)
 
#define IS_SPI_ALL_INSTANCE(INSTANCE)
 
#define IS_SWPMI_INSTANCE(INSTANCE)   ((INSTANCE) == SWPMI1)
 
#define IS_LPTIM_INSTANCE(INSTANCE)
 
#define IS_LPTIM_ENCODER_INTERFACE_INSTANCE(INSTANCE)   ((INSTANCE) == LPTIM1)
 
#define IS_TIM_INSTANCE(INSTANCE)
 
#define IS_TIM_32B_COUNTER_INSTANCE(INSTANCE)
 
#define IS_TIM_BREAK_INSTANCE(INSTANCE)
 
#define IS_TIM_BREAKSOURCE_INSTANCE(INSTANCE)
 
#define IS_TIM_BKIN2_INSTANCE(INSTANCE)
 
#define IS_TIM_CC1_INSTANCE(INSTANCE)
 
#define IS_TIM_CC2_INSTANCE(INSTANCE)
 
#define IS_TIM_CC3_INSTANCE(INSTANCE)
 
#define IS_TIM_CC4_INSTANCE(INSTANCE)
 
#define IS_TIM_CC5_INSTANCE(INSTANCE)
 
#define IS_TIM_CC6_INSTANCE(INSTANCE)
 
#define IS_TIM_CCDMA_INSTANCE(INSTANCE)
 
#define IS_TIM_DMA_INSTANCE(INSTANCE)
 
#define IS_TIM_DMA_CC_INSTANCE(INSTANCE)
 
#define IS_TIM_DMABURST_INSTANCE(INSTANCE)
 
#define IS_TIM_CCX_INSTANCE(INSTANCE, CHANNEL)
 
#define IS_TIM_CCXN_INSTANCE(INSTANCE, CHANNEL)
 
#define IS_TIM_CLOCK_DIVISION_INSTANCE(INSTANCE)
 
#define IS_TIM_CLOCKSOURCE_ETRMODE1_INSTANCE(INSTANCE)
 
#define IS_TIM_CLOCKSOURCE_ETRMODE2_INSTANCE(INSTANCE)
 
#define IS_TIM_CLOCKSOURCE_TIX_INSTANCE(INSTANCE)
 
#define IS_TIM_CLOCKSOURCE_ITRX_INSTANCE(INSTANCE)
 
#define IS_TIM_COMBINED3PHASEPWM_INSTANCE(INSTANCE)
 
#define IS_TIM_COMMUTATION_EVENT_INSTANCE(INSTANCE)
 
#define IS_TIM_COUNTER_MODE_SELECT_INSTANCE(INSTANCE)
 
#define IS_TIM_ENCODER_INTERFACE_INSTANCE(INSTANCE)
 
#define IS_TIM_HALL_SENSOR_INTERFACE_INSTANCE(INSTANCE)
 
#define IS_TIM_ETR_INSTANCE(INSTANCE)
 
#define IS_TIM_ETRSEL_INSTANCE(INSTANCE)
 
#define IS_TIM_MASTER_INSTANCE(INSTANCE)
 
#define IS_TIM_SLAVE_INSTANCE(INSTANCE)
 
#define IS_TIM_OCXREF_CLEAR_INSTANCE(INSTANCE)
 
#define IS_TIM_REMAP_INSTANCE(INSTANCE)
 
#define IS_TIM_REPETITION_COUNTER_INSTANCE(INSTANCE)
 
#define IS_TIM_TRGO2_INSTANCE(INSTANCE)
 
#define IS_TIM_XOR_INSTANCE(INSTANCE)
 
#define IS_TIM_ADVANCED_INSTANCE(INSTANCE)
 
#define IS_TSC_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == TSC)
 
#define IS_USART_INSTANCE(INSTANCE)
 
#define IS_UART_INSTANCE(INSTANCE)
 
#define IS_USART_AUTOBAUDRATE_DETECTION_INSTANCE(INSTANCE)
 
#define IS_UART_DRIVER_ENABLE_INSTANCE(INSTANCE)
 
#define IS_UART_HALFDUPLEX_INSTANCE(INSTANCE)
 
#define IS_UART_HWFLOW_INSTANCE(INSTANCE)
 
#define IS_UART_LIN_INSTANCE(INSTANCE)
 
#define IS_UART_WAKEUP_FROMSTOP_INSTANCE(INSTANCE)
 
#define IS_IRDA_INSTANCE(INSTANCE)
 
#define IS_SMARTCARD_INSTANCE(INSTANCE)
 
#define IS_LPUART_INSTANCE(INSTANCE)   ((INSTANCE) == LPUART1)
 
#define IS_IWDG_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == IWDG)
 
#define IS_WWDG_ALL_INSTANCE(INSTANCE)   ((INSTANCE) == WWDG)
 
#define TIM6_IRQn   TIM6_DAC_IRQn
 
#define ADC1_IRQn   ADC1_2_IRQn
 
#define TIM1_TRG_COM_IRQn   TIM1_TRG_COM_TIM17_IRQn
 
#define TIM8_IRQn   TIM8_UP_IRQn
 
#define HASH_RNG_IRQn   RNG_IRQn
 
#define DFSDM0_IRQn   DFSDM1_FLT0_IRQn
 
#define DFSDM1_IRQn   DFSDM1_FLT1_IRQn
 
#define DFSDM2_IRQn   DFSDM1_FLT2_IRQn
 
#define DFSDM3_IRQn   DFSDM1_FLT3_IRQn
 
#define TIM6_IRQHandler   TIM6_DAC_IRQHandler
 
#define ADC1_IRQHandler   ADC1_2_IRQHandler
 
#define TIM1_TRG_COM_IRQHandler   TIM1_TRG_COM_TIM17_IRQHandler
 
#define TIM8_IRQHandler   TIM8_UP_IRQHandler
 
#define HASH_RNG_IRQHandler   RNG_IRQHandler
 
#define DFSDM0_IRQHandler   DFSDM1_FLT0_IRQHandler
 
#define DFSDM1_IRQHandler   DFSDM1_FLT1_IRQHandler
 
#define DFSDM2_IRQHandler   DFSDM1_FLT2_IRQHandler
 
#define DFSDM3_IRQHandler   DFSDM1_FLT3_IRQHandler
 

Enumerations

enum  IRQn_Type {
  NonMaskableInt_IRQn = -14 , HardFault_IRQn = -13 , MemoryManagement_IRQn = -12 , BusFault_IRQn = -11 ,
  UsageFault_IRQn = -10 , SVCall_IRQn = -5 , DebugMonitor_IRQn = -4 , PendSV_IRQn = -2 ,
  SysTick_IRQn = -1 , WWDG_IRQn = 0 , PVD_PVM_IRQn = 1 , TAMP_STAMP_IRQn = 2 ,
  RTC_WKUP_IRQn = 3 , FLASH_IRQn = 4 , RCC_IRQn = 5 , EXTI0_IRQn = 6 ,
  EXTI1_IRQn = 7 , EXTI2_IRQn = 8 , EXTI3_IRQn = 9 , EXTI4_IRQn = 10 ,
  DMA1_Channel1_IRQn = 11 , DMA1_Channel2_IRQn = 12 , DMA1_Channel3_IRQn = 13 , DMA1_Channel4_IRQn = 14 ,
  DMA1_Channel5_IRQn = 15 , DMA1_Channel6_IRQn = 16 , DMA1_Channel7_IRQn = 17 , ADC1_2_IRQn = 18 ,
  CAN1_TX_IRQn = 19 , CAN1_RX0_IRQn = 20 , CAN1_RX1_IRQn = 21 , CAN1_SCE_IRQn = 22 ,
  EXTI9_5_IRQn = 23 , TIM1_BRK_TIM15_IRQn = 24 , TIM1_UP_TIM16_IRQn = 25 , TIM1_TRG_COM_TIM17_IRQn = 26 ,
  TIM1_CC_IRQn = 27 , TIM2_IRQn = 28 , TIM3_IRQn = 29 , TIM4_IRQn = 30 ,
  I2C1_EV_IRQn = 31 , I2C1_ER_IRQn = 32 , I2C2_EV_IRQn = 33 , I2C2_ER_IRQn = 34 ,
  SPI1_IRQn = 35 , SPI2_IRQn = 36 , USART1_IRQn = 37 , USART2_IRQn = 38 ,
  USART3_IRQn = 39 , EXTI15_10_IRQn = 40 , RTC_Alarm_IRQn = 41 , DFSDM1_FLT3_IRQn = 42 ,
  TIM8_BRK_IRQn = 43 , TIM8_UP_IRQn = 44 , TIM8_TRG_COM_IRQn = 45 , TIM8_CC_IRQn = 46 ,
  ADC3_IRQn = 47 , FMC_IRQn = 48 , SDMMC1_IRQn = 49 , TIM5_IRQn = 50 ,
  SPI3_IRQn = 51 , UART4_IRQn = 52 , UART5_IRQn = 53 , TIM6_DAC_IRQn = 54 ,
  TIM7_IRQn = 55 , DMA2_Channel1_IRQn = 56 , DMA2_Channel2_IRQn = 57 , DMA2_Channel3_IRQn = 58 ,
  DMA2_Channel4_IRQn = 59 , DMA2_Channel5_IRQn = 60 , DFSDM1_FLT0_IRQn = 61 , DFSDM1_FLT1_IRQn = 62 ,
  DFSDM1_FLT2_IRQn = 63 , COMP_IRQn = 64 , LPTIM1_IRQn = 65 , LPTIM2_IRQn = 66 ,
  OTG_FS_IRQn = 67 , DMA2_Channel6_IRQn = 68 , DMA2_Channel7_IRQn = 69 , LPUART1_IRQn = 70 ,
  QUADSPI_IRQn = 71 , I2C3_EV_IRQn = 72 , I2C3_ER_IRQn = 73 , SAI1_IRQn = 74 ,
  SAI2_IRQn = 75 , SWPMI1_IRQn = 76 , TSC_IRQn = 77 , RNG_IRQn = 80 ,
  FPU_IRQn = 81
}
 STM32L4XX Interrupt Number Definition, according to the selected device in Library_configuration_section. More...
 

Detailed Description

CMSIS STM32L475xx Device Peripheral Access Layer Header File.

Author
MCD Application Team 
     This file contains:
      - Data structures and the address mapping for all peripherals
      - Peripheral's registers declarations and bits definition
      - Macros to access peripheral’s registers hardware
Attention

© Copyright (c) 2017 STMicroelectronics. All rights reserved.

This software component is licensed by ST under Apache License, Version 2.0, the "License"; You may not use this file except in compliance with the License. You may obtain a copy of the License at: opensource.org/licenses/Apache-2.0

Developed by   Centro universitário Católica de Santa Catarina